高移動度プレーナおよび複数ゲートのMOSFETのためのハイブリッド基板、基板構造およびその基板を形成する方法
【課題】プレーナあるいは複数ゲートまたはその両方の金属酸化膜半導体電界効果トランジスタ(MOSFET)で使用するための高移動度面を有するハイブリッド基板を提供すること。
【解決手段】ハイブリッド基板は、n型デバイスに最適な第1の表面部分と、p型デバイスに最適な第2の表面部分とを有する。ハイブリッド基板の各半導体層における適切な表面およびウェハ・フラットの方向により、デバイスのすべてのゲートは同じ方向に配向され、すべてのチャネルは高移動度面上に位置する。本発明は、ハイブリッド基板、ならびに、その上に少なくとも1つのプレーナまたは複数ゲートのMOSFETを集積する方法も提供する。
【解決手段】ハイブリッド基板は、n型デバイスに最適な第1の表面部分と、p型デバイスに最適な第2の表面部分とを有する。ハイブリッド基板の各半導体層における適切な表面およびウェハ・フラットの方向により、デバイスのすべてのゲートは同じ方向に配向され、すべてのチャネルは高移動度面上に位置する。本発明は、ハイブリッド基板、ならびに、その上に少なくとも1つのプレーナまたは複数ゲートのMOSFETを集積する方法も提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、相補型金属酸化膜半導体(CMOS)デバイス技術に関し、とりわけ、高性能CMOSアプリケーションで使用するためのCMOS構造およびプロセスに関する。具体的に言えば、本発明は、プレーナ(planar)および複数ゲートの金属酸化膜半導体電界効果トランジスタ(MOSFET)で使用するための高移動度(high-mobility)面を有するハイブリッド基板を提供する。
【背景技術】
【0002】
CMOSデバイス性能は、ゲート長を減少させること、あるいはキャリア(carrier)移動度を上げること、またはその両方によって向上させることができる。ゲート長を減少させるためには、デバイス構造が良好な静電整合性を有していなければならない。単一ゲートの極薄ボディMOSFET、ならびにFinFETおよびトライゲート(tri-gate)構造などの複数ゲートMOSFETは、従来のバルクCMOSデバイスに比べて、より良好な静電特性を有することが知られている。
【0003】
米国特許出願公開(Publication)第2004 0266076A1号は、プレーナ極薄ボディSOI MOSFETとFinFETデバイスとの両方を同じウェハ上に集積させるためのプロセスを開示している。この開示によれば、この構造は、埋没(buried)絶縁層上に位置する少なくとも最上位の半導体層を備えるSOI構造を提供するステップであって、この最上位半導体層が、構造のFinFET領域内に位置する少なくとも1つのパターン化ハード・マスクと、構造のFET領域内に位置する少なくとも1つのパターン化ハード・マスクとを有する、提供するステップと、FET領域を保護し、FinFET領域内の少なくとも1つのパターン化ハード・マスクをトリミングするステップと、埋没絶縁層上に留まるハード・マスクによって保護されない最上位半導体の露光部分をエッチングするステップであって、このエッチングはFinFETアクティブ・デバイス領域およびFETアクティブ・デバイス領域を画定し、FinFETアクティブ・デバイス領域はFETアクティブ・デバイス領域に対して垂直である、エッチングするステップと、FinFETアクティブ・デバイス領域を保護し、FETデバイス領域の高さがFinFETアクティブ・デバイス領域の高さよりも低くなるようにFETアクティブ・デバイス領域を薄くするステップと、FETデバイス領域の露光された水平面上にゲート誘電体を形成しながら、FinFETアクティブ・デバイス領域の露光された各垂直面上にゲート誘電体を形成するステップと、ゲート誘電体の露光された各表面上にパターン化ゲート電極を形成するステップと、を含む方法によって製造される。
【0004】
「極薄」という用語は、本明細書全体を通じて、約30nmまたはそれ未満の薄さを表すために使用される。「トライゲート」という用語は、本明細書全体を通じて、Finの1つの最上位面および2つの垂直面という3つの導電性チャネルを備えるトライゲート・デバイスを表すために使用される。「FinFET」という用語は、本明細書全体を通じて、高さはあるがそれでもなお薄い垂直チャネル領域を備えるダブルゲート・デバイスを表すために使用される。
【0005】
当技術分野では、キャリア移動度が表面の方向に依存することが知られている。たとえば、電子は(100)面の方向の場合は高移動度を有することが知られているが、ホールは(110)面の方向の場合に高移動度を有することが知られている。すなわち、(100)面上のホール移動度値は、この結晶学的(crystallographic)方向に関して対応する電子ホール移動度よりも、およそ2〜4倍低い。米国特許出願公開第20040256700A1号は、プレーナMOSFETが高移動度面上に構築されるように、これら2つの面を同じウェハ上に集積するための方法を開示する。すなわち、nFETが(100)面上に構築され、pFETが(110)面上に構築される。この開示によれば、異なる結晶学的方向を有する2つのウェハのウェハ接合、マスキング、その面を露光させるための1つのウェハを介した他のウェハまでのエッチング、および露光された面と同じ結晶学的方向を有する半導体材料の再成長によって、結晶の方向が異なる面を有するハイブリッド基板が提供される。
【0006】
<110>方向と平行の位置合わせウェハ・フラットを備える標準(100)ウェハ上にトライゲートが製造される場合、ゲートがウェハ・フラットと平行に配向されると、チャネルに関して混合する表面方向が形成される。すなわち、たとえば図1を参照されたい。このトライゲート・デバイス構造は、n型またはp型に最適な移動度を提供することはできない。最適なn型のトライゲートFETは、<110>方向と平行の位置合わせウェハ・フラットを備えた標準(100)ウェハ上に、n型のトライゲートFETを製造することによって取得が可能であり、ゲートは位置合わせウェハ・フラットから45度に配向される。たとえば図2を参照されたい。代替の方法として、最適なn型トライゲートFETは、<100>方向と平行の位置合わせウェハ・フラットを備えた(100)ウェハ上に、n型のトライゲートFETを製造することによって取得が可能であり、ゲートはウェハ・フラットと平行に配向される。たとえば図3を参照されたい。最適なp型トライゲートFETは、<110>方向と平行の位置合わせウェハ・フラットを備えた(110)ウェハ上に、p型のトライゲートFETを製造することによって取得が可能であり、ゲートは位置合わせウェハ・フラットと平行に配向される。たとえば図4を参照されたい。
【0007】
現在、高移動度nFETおよびpFETを取得するために、(100)面配向ウェハ上に45°の角度でn型FinFETおよびp型FinFETをレイアウトすることが可能であるが、現在のリソグラフィ技術を使用するこうしたレイアウトは好適でない。さらにこの手法では、高移動度プレーナ/複数ゲートのnFETおよびpFETを同時に提供することはできない。代わりに、nFETおよびpFETデバイスのゲートがどちらも同じ方向に配向されながらも、すべてのチャネルがnFETおよびpFETの両方について高移動度面上に存在する方法を提供することが望まれる。現在、この要件を達成できる従来技術は知られていない。
【特許文献1】米国特許出願公開第2004 0266076A1号
【特許文献2】米国特許出願公開第2004 0256700A1号
【発明の概要】
【発明が解決しようとする課題】
【0008】
したがって、すべてのチャネルが高移動度面上でゲートと同じ方向に配向される、FinFETおよびトライゲートMOSFETなどの、プレーナあるいは複数ゲートまたはその両方のMOSFETを作成するための、基板構造およびこれを製造する方法が求められている。
【課題を解決するための手段】
【0009】
本発明は、プレーナあるいは複数ゲートまたはその両方のMOSFETのすべてのチャネルおよびゲートが同じ方向に配向されるように、異なる結晶学的方向の領域を有する上面を有し、n型デバイスはそれらの型のデバイスの性能を強化する表面方向に位置し、p型デバイスはそれらの型のデバイスの性能を強化する表面方向に位置する、ハイブリッド基板を提供する。すなわち本発明は、プレーナあるいは複数ゲートまたはその両方のMOSFETが高移動度面上に位置するように集積された、異なる結晶学的方向の上面を有する、ハイブリッド基板を提供する。通常、n型デバイスは最適なデバイス性能のために(100)半導体表面に構築され、p型デバイスは最適なデバイス性能のために(110)半導体表面に構築される。
【0010】
すべての様々なデバイスのチャネルおよびゲートが同じ方向に配向可能な、異なる結晶学的方向を有するハイブリッド基板は、どちらもSOI状であるか、または別の方法として表面のうちの1つがバルク状であり、他方の表面がSOI状であることが可能である。
【0011】
広義には、本発明は、表面上に高移動度の結晶学的方向を有し、
第2の半導体層および再成長半導体層を備える表面であって、当該第2の半導体層は第2の結晶学的方向を有し、再成長半導体層は第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、
少なくとも当該第2の半導体層と当該再成長半導体層とを分離するライナまたはスペーサと、
当該第2の半導体層の下に位置する絶縁層と、
当該絶縁層および当該再成長半導体層の下に位置する第1の半導体層であって、当該第1の半導体層は再成長半導体層と接触しており、再成長半導体層と同じ結晶学的方向を有し、当該第1の半導体層および当該第2の半導体層は、それぞれ互いに位置合わせされたウェハ・フラットを含む、第1の半導体層と、
を含む、ハイブリッド基板を提供する。
【0012】
前述のハイブリッド基板に加え、本発明は、
第2の半導体層および再成長半導体層を備える表面であって、当該第2の半導体層は第2の結晶学的方向を有し、再成長半導体層は第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、少なくとも当該第2の半導体層と当該再成長半導体層とを分離するライナまたはスペーサと、当該第2の半導体層の下に位置する絶縁層と、当該絶縁層および当該再成長半導体層の下に位置する第1の半導体層であって、当該第1の半導体層は再成長半導体層と接触しており、再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、を含むハイブリッド基板、および
当該第2の半導体層および当該再成長半導体層の両方に存在するプレーナまたは複数ゲートのMOSFETデバイスであって、当該デバイスは、同じ方向に配向され当該MOSFETデバイスに最適な表面上に存在するチャネルおよびゲートを有する、プレーナまたは複数ゲートのMOSFETデバイス、
を備える、高移動度構造にも関する。
【0013】
本発明は、前述のハイブリッド基板を形成する方法、ならびにプレーナあるいは複数ゲート、またはその両方のMOSFETを、ハイブリッド基板上で集積するための方法も提供する。
【0014】
ハイブリッド基板は、
絶縁層で分離された、第1のウェハ・フラットを備えた第1の結晶学的方向の第1の半導体層と、第2のウェハ・フラットを備えた第2の結晶学的方向の第2の半導体層と、を備える構造を形成するステップであって、当該第1の結晶学的方向は第2の結晶学的方向とは異なり、第2の半導体層は当該第1の半導体層の上に位置し、それぞれの半導体層上のウェハ・フラットは表面と同じ結晶学的方向である、形成するステップと、
構造の保護されていない第2の部分を残しながら、第1のデバイス領域を画定するために構造の第1の部分を保護するステップであって、当該構造の保護されていない部分が第2のデバイス領域を画定する、保護するステップと、
第1の半導体層の表面を露光させるために、当該構造の保護されていない部分をエッチングするステップと、
第1の半導体層の当該露光面上に、第1の結晶学的方向と同じ結晶学的方向を有する半導体材料を再成長させるステップと、
第2の半導体層の上面が半導体材料の上面とほぼ平面となるように、半導体材料を含む構造を平坦化するステップと、
によって提供される。
【0015】
<110>方向と平行のウェハ・フラットを備える標準(100)ウェハの場合、ウェハ・フラットが<110>方向と平行のウェハ・フラットを備える(110)ウェハと45°で位置合わせされるように、ウェハは45°回転される。代替の方法として、<100>方向と平行のウェハ・フラットを備える(100)ウェハは、<110>方向と平行のウェハ・フラットを備える(110)ウェハと位置合わせされる。
【0016】
本発明のいくつかの実施形態では、埋没した酸化領域は、当該平坦化ステップが実行された後に、イオン注入およびアニーリングによって形成される。
【0017】
プレーナあるいは複数ゲートまたはその両方のMOSFETは、その後、第2の再成長された半導体材料の上面上に形成される。具体的に言えば、
第2の半導体層および再成長半導体層を備える表面であって、当該第2の半導体層は第2の結晶学的方向を有し、再成長半導体層は第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、少なくとも当該第2の半導体層と当該再成長半導体層とを分離するライナまたはスペーサと、当該第2の半導体層の下に位置する絶縁層と、当該絶縁層および当該再成長半導体層の下に位置する第1の半導体層であって、当該第1の半導体層は再成長半導体層と接触しており、再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、を含むハイブリッド基板を提供するステップ、および
当該第2の半導体層および当該再成長半導体層の両方にプレーナまたは複数ゲートのMOSFETを形成するステップであって、当該プレーナまたは複数ゲートのMOSFETは、同じ方向に配向され当該MOSFETに最適な表面上に存在するチャネルおよびゲートを有する、形成するステップ、
を有する、高移動度半導体構造を形成する方法が提供される。
【図面の簡単な説明】
【0018】
【図1】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図2】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図3】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図4】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図5】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図6】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図7】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図8】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図9】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図10】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図11】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図12】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図13】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図14】本発明で採用可能な初期基板を示す、(3D側面図を介した)絵画図である。
【図15】本発明で採用可能な初期基板を示す、(3D側面図を介した)絵画図である。
【図16】本発明のハイブリッド基板上にプレーナあるいは複数ゲートまたはその両方のMOSFETを製造した後に形成される構造を示す、(トップダウン図を介した)絵画図である。
【発明を実施するための形態】
【0019】
次に、高移動度のプレーナあるいは複数ゲートまたはその両方のMOSFET用のハイブリッド基板と、ハイブリッド基板ならびにその上のデバイスを形成する方法とを提供する、本発明について、本明細書に添付の図面を参照することによって、より詳細に説明する。
【0020】
図5は、本発明で採用される初期基板を示す。図に示されるように、本発明の初期基板10は、第1(すなわち下部)の半導体層12、絶縁層14、および第2(すなわち上部)の半導体層16を備える。初期基板は、第1(すなわち下部)の半導体層の下に位置するオプションの半導体層(図示せず)をさらに含むことができる。このオプションの初期基板では、他の絶縁層が、第1(すなわち下部)の半導体層とオプションの半導体層とを分離する。
【0021】
第1の半導体層12は、たとえばSi、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、ならびに他のIII/VまたはII/VI化合物半導体を含む、任意の半導体材料からなる。第1の半導体層12は、事前に形成されたSOI基板のシリコン・オン・インシュレータ(SOI)層またはたとえばSi/SiGeなどの層状半導体を備えることもできる。第1の半導体層12は、(100)または(110)とすることが可能な第1の結晶学的方向を有するものとも特徴付けられる。第1の半導体層12が(110)方向を有する場合、位置合わせウェハ・フラットは<110>方向に提供される。第1の半導体層12が(100)結晶方向を有する場合、位置合わせウェハ・フラットは<100>方向に提供される。第1の半導体層は、ひずみ(strained)層または非ひずみ(unstrained)層とするか、あるいはひずみ/非ひずみ層の組み合わせを含むことができる。好ましい実施形態では、第1の半導体層12は、<110>方向のウェハ・フラットを備えた(110)方向を有するSi含有基板である。このウェハ・フラットは、当業者に周知の標準技法を使用して半導体層内に形成される。
【0022】
第1の半導体層12の厚さは、図5に示された基板を形成するために使用される初期開始ウェハに応じて変化する可能性がある。しかしながら、通常、第1の半導体層12は約5nmから約200μmの厚さを有し、約5から約100nmの厚さがより一般的である。
【0023】
第1の半導体層12と第2の半導体層16との間に存在する絶縁層14は、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせとすることができる。好ましくは、絶縁層14は酸化物である。絶縁層14の厚さも、図5に示された基板を作成する際に使用される初期ウェハに応じて変化する可能性がある。しかしながら、通常、絶縁層14は約1から約500nmの厚さを有し、約5から約100nmの厚さがより一般的である。
【0024】
第2の半導体層16は、たとえばSi、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、ならびに他のIII/VまたはII/VI化合物半導体を含む、任意の半導体材料からなる。第2の半導体層16は、事前に形成されたSOI基板のシリコン・オン・インシュレータ(SOI)層またはたとえばSi/SiGeなどの層状半導体を備えることもできる。第2の半導体層16は、第2の半導体層16が第1の半導体層12とは異なる第2の結晶学的方向を有するという条件で、第1の半導体層12と同じ半導体材料からなるものとすることができる。したがって第2の半導体層16は、第1の半導体層12の結晶学的方向とは異なる、(100)または(110)とすることが可能な第2の結晶学的方向を有する。
【0025】
第1の半導体層12が(110)方向を有する場合、第2の半導体層16は(100)方向を有することになる。同様に、第1の半導体層12が(100)結晶方向を有する場合、第2の半導体層16は(110)結晶学的方向を有する。第2の半導体層16は、ひずみ層または非ひずみ層とするか、あるいはひずみ/非ひずみ層の組み合わせを含むことができる。好ましくは、第2の半導体層16は、<100>方向の位置合わせウェハ・フラットを備えた(100)方向を有するSi含有層である。
【0026】
第2の半導体層16の厚さは、図5に示された基板を形成するために使用される初期開始ウェハに応じて変化する可能性がある。しかしながら、通常、第2の半導体層16は約5から約500nmの厚さを有し、約5から約100nmの厚さがより一般的である。
【0027】
図5に示される基板10は、2つのウェハおよび熱接合が採用される層転写(layer transfer)プロセスによって取得される。具体的に言えば、層転写は、2つのウェハそれぞれを密接に接触させること、オプションでその接触したウェハに外力を加えること、および、その後この2つの接触したウェハを、2つのウェハを接合可能な条件の下で加熱することによって、達成される。
【0028】
本発明によれば、ウェハのうちの1つが少なくとも第1の半導体層12を含み、他方が少なくとも第2の半導体層16を含む。また、ウェハのうちの少なくとも1つが、図5に示された絶縁層14になる絶縁層を含む。いくつかの実施形態では、両方のウェハが絶縁層を含むことができる。本発明では、層転写は、半導体/絶縁接合または絶縁/絶縁接合によって達成される。バルク半導体ウェハが使用可能であり、SOIウェハを使用するか、またはバルクおよびSOIの組み合わせを採用することができる。いくつかの実施形態では、層転写で使用されるウェハのうちの1つが、層転写プロセス中に少なくとも1つのウェハのうちの一部を分割するために使用可能な、水素注入領域などの注入領域を含む。
【0029】
前述の接触ステップは、第2の半導体層16を含むウェハが通常のウェハ構成(通常の(100)ウェハ構成は<110>方向と平行のウェハ・フラットを有する)から45°回転されるという点で、層転写で使用される従来の接触ステップとは異なる。この回転により、第2の半導体層16の位置合わせウェハ・フラットが、第1の半導体層の位置合わせウェハ・フラットと適切な回転で位置合わせされることが保証される。たとえば図14を参照されたい。代替の方法として、(100)ウェハのウェハ・フラットを<100>方向と平行に配置し、<110>方向と平行のウェハ・フラットを備える(110)ウェハと位置合わせするものとする。たとえば図15を参照されたい。このステップにより、プレーナおよび複数ゲートのFETを含み、このハイブリッド基板上に製造されたMOSFETが、高移動度平面上に常に位置するチャネルを有することになることが保証できる。
【0030】
層転写時に使用される加熱ステップは、外力の有無によって実行することができる。加熱ステップは、通常、約200°から約1050°Cの温度の不活性環境(inert ambient)で、約2から約20時間の期間、実行される。より好ましくは、接合は約200°から約400°Cの温度で実行される。「不活性環境」という用語は、いかなる半導体ウェハにも反応しない大気を表す。不活性環境の例には、たとえばHe、Ar、N2、Xe、Krが含まれ、それらの混合物を使用することもできる。接合に使用される好ましい環境はN2である。
【0031】
層転写プロセスに続いて、平坦化プロセス(図示せず)を採用して、半導体ウェハのうちの1つから何らかの材料を除去することができる。この平坦化ステップは、特に、層転写プロセスで2つのSOIウェハが使用される場合に採用される。
【0032】
次に、図5に示された第2の半導体層16の上に少なくとも1つの絶縁材料を含むパッド・スタック18が形成され、図6に示された構造を提供する。パッド・スタック18は、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせからなるものとすることができる。たとえば一実施形態では、パッド・スタック18はSiO2層の上に形成されるSi3N4層とすることができる。パッド・スタック18は、堆積プロセスあるいは熱成長プロセスまたはその両方によって形成される。たとえば堆積プロセスには、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、原子層堆積、化学溶液堆積、および他の同様の堆積プロセスが含まれる。熱成長プロセスには、酸化、窒化、酸窒化、またはそれらの組み合わせが含まれる。前述の好ましいパッド・スタック18では、SiO2層は酸化プロセスによって形成され、Si3N4は堆積によって形成される。
【0033】
パッド・スタック18は、採用される絶縁材料の種類、ならびにスタック内の絶縁層の数に応じて異なる、可変厚さを有することができる。通常、および例示的には、パッド・スタック18は約1から約200nmの厚さを有し、約5から約50nmの厚さがより一般的である。
【0034】
その後、構造の保護されていない第2の部分を残しながら、構造の第1の部分を保護するように、図6に示された構造の所定の部分にマスク(図示せず)が形成される。構造の保護された部分は第1のデバイス領域22を画定し、構造の保護されていない部分は第2のデバイス領域24を画定する。たとえば図7には様々なデバイス領域が示される。
【0035】
本発明の一実施形態では、マスクは、第1にフォトレジスト・マスクを構造の表面全体に塗布することによって、パッド・スタック18の所定の部分に形成される。フォトレジスト・マスクの塗布後、マスクは、放射線のパターンにフォトレジストを露光させるステップと、レジスト現像液(developer)を利用してパターンを現像するステップとを含む、リソグラフィによってパターン形成される。別の方法として、またパッド・スタック18が、その上層が窒化物または酸窒化物である複数の絶縁体を含む場合、上層は異なるデバイス領域を画定する際に使用されるマスクとして働く。この実施形態では、パッド・スタック18の上部窒化物または酸窒化物層が、リソグラフィおよびエッチングによってパターン形成される。パッド・スタック18の上部窒化物または酸窒化物層は、場合によっては第2のデバイス領域画定後に除去することができる。
【0036】
図6に示された構造にマスク(図示せず)を形成した後、第1の半導体層12を基礎とする表面を露光するために、構造には1つまたは複数のエッチング・ステップが施される。1つまたは複数のエッチング・ステップが実行された後およびマスクの除去後に形成される、結果として生じる構造が、たとえば図7に示されている。具体的に言えば、本発明のこの時点で使用される1つまたは複数のエッチング・ステップは、パッド・スタック18の保護されていない部分、ならびに、第2の半導体層16の基礎となる部分、および第1の半導体層12と第2の半導体層16とを分離する絶縁層14の一部を除去する。
【0037】
エッチングは、単一のエッチング・プロセスを利用して実行するか、または複数のエッチング・ステップを採用することができる。本発明のこの時点で使用されるエッチングは、反応性イオン・エッチング、イオン・ビーム・エッチング、プラズマ・エッチングまたはレーザ・エッチングなどのドライ・エッチング・プロセス、化学エッチング液が採用されるウェット・エッチング・プロセス、あるいはそれらの任意の組み合わせを含むことができる。本発明の好ましい実施形態では、第2の半導体デバイス領域24内の、パッド・スタック18の保護されていない部分、第2の半導体層16、および絶縁層14を選択的に除去する際に、反応性イオン・エッチング(RIE)が使用される。このエッチング・ステップによって、側壁21を有する開口部20が形成されることに留意されたい。1つの開口部を有する構造が示されているが、本発明では複数のこうした開口部が形成される他の構造も企図される。こうした実施形態では、複数の第2のデバイス領域および複数の第1のデバイス領域を形成することができる。
【0038】
エッチングの後、従来のレジスト・ストリップ・プロセスを利用して構造からマスクが除去され、露光された側壁21上にライナまたはスペーサ26が形成される。ライナまたはスペーサ26は、たとえば酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせなどの絶縁材料からなる。開口部20の各側壁21上に形成されたライナまたはスペーサ26を含む構造が、図8に示される。
【0039】
ライナまたはスペーサ26の形成後、第1の半導体層12の露光面上に半導体材料28が形成される。本発明によれば、半導体材料28は、第1の半導体層12の結晶学的向きと同じ結晶学的向きを有する。結果として生じる構造が、たとえば図9に示される。
【0040】
半導体材料28は、選択的エピタキシャル成長方法を利用して形成することが可能な、Si、ひずみSi、SiGe、SiC、SiGeC、またはそれらの組み合わせなどの、任意のSi含有半導体を含むことができる。いくつかの好ましい実施形態では、半導体材料28はSiからなる。他の好ましい実施形態では、半導体材料は、緩和(relaxed)SiGe合金層の上に位置するひずみSi層である。本発明では、半導体材料28は再成長半導体材料または層と呼ぶ場合がある。
【0041】
次に、図9に示される構造には、半導体材料28の上面がパッド・スタック18の上面とほぼ平面になるように、化学機械研磨(CMP)または研削などの平坦化プロセスが施される。第1の平坦化プロセスが実行された後に形成される結果として生じる構造は、たとえば図10に示される。
【0042】
第1の平坦化ステップの後、図11に示されるプレーナ構造を提供するために、第2の平坦化ステップが実行される。図11に示される構造では、第2の平坦化プロセスが構造からパッド・スタック18を除去する。図11に示される例示的構造では、再成長半導体材料28が、第2の半導体層16の上面と同一平面上にある上面を有する。したがって、これらの平坦化ステップは、プレーナあるいは複数ゲートまたはその両方のMOSFETが構築可能なアクティブ・デバイス領域22、24を露光する。
【0043】
図12は、酸素イオンが豊富な注入領域32を構造内に形成するように酸素イオン30が構造内に注入される、オプションであるがかなり好適な本発明のステップを示す。オプションの注入は、約1015から約5×1017原子/cm2の酸素イオン線量を使用するイオン注入によって実行される。本発明で採用されるイオン線量は、後続の高温アニーリング・ステップ中に埋没酸化物領域に変換可能な、十分な濃度の酸素イオンを有する注入領域32を形成するのに十分なはずである。注入領域32は、通常、第2の半導体層16および再成長半導体層28の両方で形成される。いくつかの実施形態では、酸素イオンが第2の半導体層16または再成長半導体層28のいずれかに注入されるように、マスク・イオン注入プロセスを使用することができる。後の実施形態では、構造内に選択的な埋没酸化物領域34を形成するための手段を提供することができる。酸素イオンについて説明および図示しているが、後で埋没絶縁領域に変換するためのイオン注入リッチ領域を形成する際に使用可能な他のイオンが採用可能である。
【0044】
図13は、高温アニーリング・ステップが実行された後に形成される構造を示す。図13に示される構造では、参照番号34は、形成される埋没酸化物領域を表す。埋没酸化物領域34の存在により、デバイス領域22および24の両方がSOI状であることが保証されることに留意されたい。高温アニーリング・ステップは、He、Ar、N2、Xe、Kr、Ne、またはそれらの混合物などの不活性環境、あるいは、たとえばO2、NO、N2O、オゾン、空気、または他の酸素含有環境などの少なくとも1つの酸素含有ガスを含む酸化環境で、実施することができる。別の方法として、高温アニーリング・ステップで使用される環境は、酸素含有ガスおよび不活性ガスの混合物を含むことができる。ある環境が酸素含有ガスを含む場合、埋没酸化物領域34は熱酸化物領域、および通常は構造の露光面の上から分割される表面酸化物を含む可能性がある。
【0045】
埋没酸化物領域34を形成する際に使用される高温アニーリング・ステップは、約1000°から約1400°Cの温度で実行され、さらに好ましい温度は約1200°から約1300°Cである。アニーリング・ステップは、通常は約60から約3000分の範囲の可変期間で実施することができる。アニーリング・ステップは、単一の目標温度で実行するか、または、様々なランプ(ramp)および浸漬(soak)の温度および時間を使用する様々なランプおよび浸漬サイクルを採用することができる。アニーリング・ステップは急速熱アニール(RTA)とすることが可能であり、本明細書ではレーザ・アニールまたは電子ビームなどの他のエネルギー源も企図される。別の方法として、炉アニールも使用可能である。炉アニールが採用される場合、通常、アニーリング時間はRTAよりも長い。
【0046】
本発明では、図11または図13のいずれかに示されるハイブリッド基板が使用できることに留意されたい。図13に示されたハイブリッド基板は、図11と比べた場合、どちらのデバイス領域もSOI状であり、最上のデバイス領域が極薄半導体層16または28を含むため、図11に示されたハイブリッド基板よりも好適である。
【0047】
図16は、本発明のハイブリッド基板上に、トライゲートMOSFETあるいはFinFETまたはその両方などの、プレーナあるいは複数ゲートまたはその両方のMOSFETを製造した後に形成される、結果として生じる構造を示す。図16では、参照番号50は各デバイスのゲートを表し、参照番号52はプレーナあるいは複数ゲートまたはその両方のデバイスを表す。本発明によれば、(100)表面方向を有する半導体表面(16、28)上にnデバイスが形成され、(110)表面方向を有する半導体表面(16、28)上にpデバイスが形成される。さらに、nFETおよびpFETの両方のゲートが同じ方向に配向される。ハイブリッド配向基板は、nデバイスのゲートは、すべてのチャネルが(100)表面上(Finの上面および両側面上)にあるように<100>方向に配向され、pデバイスのゲートは、すべてのチャネルが(110)表面上(Finの上面および両側面上)にあるように<110>方向に配向されるように作成されている。このプロセスを使用すると、すべてのデバイス・チャネルが高移動度面上にあり、ゲートが同じ方向に配向されるように、高移動度デバイスを構築することが可能である。プレーナあるいは複数ゲートまたはその両方のMOSFETは、当業者に周知の技法を使用して製造される。
【0048】
たとえば、米国特許出願公開第2004 0266076A1号に開示されたプロセスを使用して、様々なデバイスを製造することができる。本明細書で使用可能な当該特許出願公開に記載されたプロセスは、ハイブリッド基板のFinFET領域内に位置する少なくとも1つのパターン化ハード・マスクと、ハイブリッド基板のトライゲート領域内に位置する少なくとも1つのパターン化ハード・マスクとを提供するステップと、トライゲート領域を保護し、当該FinFET領域内の少なくとも1つのパターン化ハード・マスクをトリミングするステップと、埋没絶縁層14または埋没酸化物領域34の表面上に留まるハード・マスクによって保護されない最上位半導体層16、28の露光部分をエッチングするステップであって、当該エッチングはFinFETアクティブ・デバイス領域およびトライゲート・アクティブ・デバイス領域を画定し、当該FinFETアクティブ・デバイス領域はトライゲート・アクティブ・デバイス領域に対して垂直である、エッチングするステップと、FinFETアクティブ・デバイス領域を保護し、トライゲート・デバイス領域の高さがFinFETアクティブ・デバイス領域の高さよりも低くなるようにトライゲート・アクティブ・デバイス領域を薄くするステップと、トライゲート・デバイス領域の露光された水平面上にゲート誘電体を形成しながら、FinFETアクティブ・デバイス領域の露光された各垂直面上にゲート誘電体を形成するステップと、ゲート誘電体の露光された各表面上にパターン化ゲート電極を形成するステップと、を含む。
【0049】
FinFETおよびトライゲート・デバイス領域内に存在する様々な材料および構成要素は良く知られているため、本明細書では同様の内容に関する詳細な説明は行わない。たとえば各デバイスは、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせを含む可能性のあるゲート誘電体を含む。好ましくは、ゲート誘電体は、SiO2、Al2O2、ペロブスカイト酸化物、または他の同様の酸化物などであるが、これらに限定されない、酸化物である。ゲート誘電体は、熱酸化、窒化、または酸窒化プロセスを利用して形成することができる。FinFETアクティブ・デバイスは半導体層、すなわち16または38のうちの1つの露光された垂直面上に形成された2つのゲート誘電体を含むことになる一方で、複数ゲート・デバイスは複数のゲート誘電体を有することができることに留意されたい。
【0050】
各タイプのデバイスにはゲート導体(conductor)も存在する。ゲート導体は、たとえば化学気相堆積(CVD)、プラズマ・アシストCVD、蒸発、スパッタリング、化学溶液堆積、または原子層堆積などの、従来の堆積プロセスを利用して形成することができる。ゲート導体は、ポリSi、Wなどの元素金属、1つまたは複数の元素金属を含む合金、ケイ化物、あるいは、たとえばポリSi/Wまたはケイ化物などのそれらのスタック組み合わせを含むことができる。
【0051】
以上、すべてのチャネルが高移動度面上でゲートと同じ方向に配向される、FinFETおよびトライゲートMOSFETなどの、プレーナあるいは複数ゲートまたはその両方のMOSFETを作るための、基板構造およびこれを製造する方法について説明してきた。
【0052】
様々な注入は、たとえば、ウェル注入、ソース/ドレイン拡張注入、ハロー注入、ソース/ドレイン拡散注入、ゲート注入、およびその他を含む、ゲートの形成前または後のいずれかに実行することができる。さらに本発明の構造は、従来の手段によって形成される隆起/ソース・ドレイン領域も含むことができる。現時点の本発明では、たとえばBEOL(バックエンド・プロセス)処理などの他の処理も採用することができる。
【0053】
本発明は、特に好ましい諸実施形態に関して図示および説明しているが、当業者であれば、本発明の趣旨および範囲から逸脱することなく、形式および細部において前述および他の変更が可能であることを理解されよう。したがって、本発明は説明および図示された正確な形式および細部に限定されるものではないが、添付の特許請求の範囲の範囲内にあることが意図される。
【技術分野】
【0001】
本発明は、相補型金属酸化膜半導体(CMOS)デバイス技術に関し、とりわけ、高性能CMOSアプリケーションで使用するためのCMOS構造およびプロセスに関する。具体的に言えば、本発明は、プレーナ(planar)および複数ゲートの金属酸化膜半導体電界効果トランジスタ(MOSFET)で使用するための高移動度(high-mobility)面を有するハイブリッド基板を提供する。
【背景技術】
【0002】
CMOSデバイス性能は、ゲート長を減少させること、あるいはキャリア(carrier)移動度を上げること、またはその両方によって向上させることができる。ゲート長を減少させるためには、デバイス構造が良好な静電整合性を有していなければならない。単一ゲートの極薄ボディMOSFET、ならびにFinFETおよびトライゲート(tri-gate)構造などの複数ゲートMOSFETは、従来のバルクCMOSデバイスに比べて、より良好な静電特性を有することが知られている。
【0003】
米国特許出願公開(Publication)第2004 0266076A1号は、プレーナ極薄ボディSOI MOSFETとFinFETデバイスとの両方を同じウェハ上に集積させるためのプロセスを開示している。この開示によれば、この構造は、埋没(buried)絶縁層上に位置する少なくとも最上位の半導体層を備えるSOI構造を提供するステップであって、この最上位半導体層が、構造のFinFET領域内に位置する少なくとも1つのパターン化ハード・マスクと、構造のFET領域内に位置する少なくとも1つのパターン化ハード・マスクとを有する、提供するステップと、FET領域を保護し、FinFET領域内の少なくとも1つのパターン化ハード・マスクをトリミングするステップと、埋没絶縁層上に留まるハード・マスクによって保護されない最上位半導体の露光部分をエッチングするステップであって、このエッチングはFinFETアクティブ・デバイス領域およびFETアクティブ・デバイス領域を画定し、FinFETアクティブ・デバイス領域はFETアクティブ・デバイス領域に対して垂直である、エッチングするステップと、FinFETアクティブ・デバイス領域を保護し、FETデバイス領域の高さがFinFETアクティブ・デバイス領域の高さよりも低くなるようにFETアクティブ・デバイス領域を薄くするステップと、FETデバイス領域の露光された水平面上にゲート誘電体を形成しながら、FinFETアクティブ・デバイス領域の露光された各垂直面上にゲート誘電体を形成するステップと、ゲート誘電体の露光された各表面上にパターン化ゲート電極を形成するステップと、を含む方法によって製造される。
【0004】
「極薄」という用語は、本明細書全体を通じて、約30nmまたはそれ未満の薄さを表すために使用される。「トライゲート」という用語は、本明細書全体を通じて、Finの1つの最上位面および2つの垂直面という3つの導電性チャネルを備えるトライゲート・デバイスを表すために使用される。「FinFET」という用語は、本明細書全体を通じて、高さはあるがそれでもなお薄い垂直チャネル領域を備えるダブルゲート・デバイスを表すために使用される。
【0005】
当技術分野では、キャリア移動度が表面の方向に依存することが知られている。たとえば、電子は(100)面の方向の場合は高移動度を有することが知られているが、ホールは(110)面の方向の場合に高移動度を有することが知られている。すなわち、(100)面上のホール移動度値は、この結晶学的(crystallographic)方向に関して対応する電子ホール移動度よりも、およそ2〜4倍低い。米国特許出願公開第20040256700A1号は、プレーナMOSFETが高移動度面上に構築されるように、これら2つの面を同じウェハ上に集積するための方法を開示する。すなわち、nFETが(100)面上に構築され、pFETが(110)面上に構築される。この開示によれば、異なる結晶学的方向を有する2つのウェハのウェハ接合、マスキング、その面を露光させるための1つのウェハを介した他のウェハまでのエッチング、および露光された面と同じ結晶学的方向を有する半導体材料の再成長によって、結晶の方向が異なる面を有するハイブリッド基板が提供される。
【0006】
<110>方向と平行の位置合わせウェハ・フラットを備える標準(100)ウェハ上にトライゲートが製造される場合、ゲートがウェハ・フラットと平行に配向されると、チャネルに関して混合する表面方向が形成される。すなわち、たとえば図1を参照されたい。このトライゲート・デバイス構造は、n型またはp型に最適な移動度を提供することはできない。最適なn型のトライゲートFETは、<110>方向と平行の位置合わせウェハ・フラットを備えた標準(100)ウェハ上に、n型のトライゲートFETを製造することによって取得が可能であり、ゲートは位置合わせウェハ・フラットから45度に配向される。たとえば図2を参照されたい。代替の方法として、最適なn型トライゲートFETは、<100>方向と平行の位置合わせウェハ・フラットを備えた(100)ウェハ上に、n型のトライゲートFETを製造することによって取得が可能であり、ゲートはウェハ・フラットと平行に配向される。たとえば図3を参照されたい。最適なp型トライゲートFETは、<110>方向と平行の位置合わせウェハ・フラットを備えた(110)ウェハ上に、p型のトライゲートFETを製造することによって取得が可能であり、ゲートは位置合わせウェハ・フラットと平行に配向される。たとえば図4を参照されたい。
【0007】
現在、高移動度nFETおよびpFETを取得するために、(100)面配向ウェハ上に45°の角度でn型FinFETおよびp型FinFETをレイアウトすることが可能であるが、現在のリソグラフィ技術を使用するこうしたレイアウトは好適でない。さらにこの手法では、高移動度プレーナ/複数ゲートのnFETおよびpFETを同時に提供することはできない。代わりに、nFETおよびpFETデバイスのゲートがどちらも同じ方向に配向されながらも、すべてのチャネルがnFETおよびpFETの両方について高移動度面上に存在する方法を提供することが望まれる。現在、この要件を達成できる従来技術は知られていない。
【特許文献1】米国特許出願公開第2004 0266076A1号
【特許文献2】米国特許出願公開第2004 0256700A1号
【発明の概要】
【発明が解決しようとする課題】
【0008】
したがって、すべてのチャネルが高移動度面上でゲートと同じ方向に配向される、FinFETおよびトライゲートMOSFETなどの、プレーナあるいは複数ゲートまたはその両方のMOSFETを作成するための、基板構造およびこれを製造する方法が求められている。
【課題を解決するための手段】
【0009】
本発明は、プレーナあるいは複数ゲートまたはその両方のMOSFETのすべてのチャネルおよびゲートが同じ方向に配向されるように、異なる結晶学的方向の領域を有する上面を有し、n型デバイスはそれらの型のデバイスの性能を強化する表面方向に位置し、p型デバイスはそれらの型のデバイスの性能を強化する表面方向に位置する、ハイブリッド基板を提供する。すなわち本発明は、プレーナあるいは複数ゲートまたはその両方のMOSFETが高移動度面上に位置するように集積された、異なる結晶学的方向の上面を有する、ハイブリッド基板を提供する。通常、n型デバイスは最適なデバイス性能のために(100)半導体表面に構築され、p型デバイスは最適なデバイス性能のために(110)半導体表面に構築される。
【0010】
すべての様々なデバイスのチャネルおよびゲートが同じ方向に配向可能な、異なる結晶学的方向を有するハイブリッド基板は、どちらもSOI状であるか、または別の方法として表面のうちの1つがバルク状であり、他方の表面がSOI状であることが可能である。
【0011】
広義には、本発明は、表面上に高移動度の結晶学的方向を有し、
第2の半導体層および再成長半導体層を備える表面であって、当該第2の半導体層は第2の結晶学的方向を有し、再成長半導体層は第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、
少なくとも当該第2の半導体層と当該再成長半導体層とを分離するライナまたはスペーサと、
当該第2の半導体層の下に位置する絶縁層と、
当該絶縁層および当該再成長半導体層の下に位置する第1の半導体層であって、当該第1の半導体層は再成長半導体層と接触しており、再成長半導体層と同じ結晶学的方向を有し、当該第1の半導体層および当該第2の半導体層は、それぞれ互いに位置合わせされたウェハ・フラットを含む、第1の半導体層と、
を含む、ハイブリッド基板を提供する。
【0012】
前述のハイブリッド基板に加え、本発明は、
第2の半導体層および再成長半導体層を備える表面であって、当該第2の半導体層は第2の結晶学的方向を有し、再成長半導体層は第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、少なくとも当該第2の半導体層と当該再成長半導体層とを分離するライナまたはスペーサと、当該第2の半導体層の下に位置する絶縁層と、当該絶縁層および当該再成長半導体層の下に位置する第1の半導体層であって、当該第1の半導体層は再成長半導体層と接触しており、再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、を含むハイブリッド基板、および
当該第2の半導体層および当該再成長半導体層の両方に存在するプレーナまたは複数ゲートのMOSFETデバイスであって、当該デバイスは、同じ方向に配向され当該MOSFETデバイスに最適な表面上に存在するチャネルおよびゲートを有する、プレーナまたは複数ゲートのMOSFETデバイス、
を備える、高移動度構造にも関する。
【0013】
本発明は、前述のハイブリッド基板を形成する方法、ならびにプレーナあるいは複数ゲート、またはその両方のMOSFETを、ハイブリッド基板上で集積するための方法も提供する。
【0014】
ハイブリッド基板は、
絶縁層で分離された、第1のウェハ・フラットを備えた第1の結晶学的方向の第1の半導体層と、第2のウェハ・フラットを備えた第2の結晶学的方向の第2の半導体層と、を備える構造を形成するステップであって、当該第1の結晶学的方向は第2の結晶学的方向とは異なり、第2の半導体層は当該第1の半導体層の上に位置し、それぞれの半導体層上のウェハ・フラットは表面と同じ結晶学的方向である、形成するステップと、
構造の保護されていない第2の部分を残しながら、第1のデバイス領域を画定するために構造の第1の部分を保護するステップであって、当該構造の保護されていない部分が第2のデバイス領域を画定する、保護するステップと、
第1の半導体層の表面を露光させるために、当該構造の保護されていない部分をエッチングするステップと、
第1の半導体層の当該露光面上に、第1の結晶学的方向と同じ結晶学的方向を有する半導体材料を再成長させるステップと、
第2の半導体層の上面が半導体材料の上面とほぼ平面となるように、半導体材料を含む構造を平坦化するステップと、
によって提供される。
【0015】
<110>方向と平行のウェハ・フラットを備える標準(100)ウェハの場合、ウェハ・フラットが<110>方向と平行のウェハ・フラットを備える(110)ウェハと45°で位置合わせされるように、ウェハは45°回転される。代替の方法として、<100>方向と平行のウェハ・フラットを備える(100)ウェハは、<110>方向と平行のウェハ・フラットを備える(110)ウェハと位置合わせされる。
【0016】
本発明のいくつかの実施形態では、埋没した酸化領域は、当該平坦化ステップが実行された後に、イオン注入およびアニーリングによって形成される。
【0017】
プレーナあるいは複数ゲートまたはその両方のMOSFETは、その後、第2の再成長された半導体材料の上面上に形成される。具体的に言えば、
第2の半導体層および再成長半導体層を備える表面であって、当該第2の半導体層は第2の結晶学的方向を有し、再成長半導体層は第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、少なくとも当該第2の半導体層と当該再成長半導体層とを分離するライナまたはスペーサと、当該第2の半導体層の下に位置する絶縁層と、当該絶縁層および当該再成長半導体層の下に位置する第1の半導体層であって、当該第1の半導体層は再成長半導体層と接触しており、再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、を含むハイブリッド基板を提供するステップ、および
当該第2の半導体層および当該再成長半導体層の両方にプレーナまたは複数ゲートのMOSFETを形成するステップであって、当該プレーナまたは複数ゲートのMOSFETは、同じ方向に配向され当該MOSFETに最適な表面上に存在するチャネルおよびゲートを有する、形成するステップ、
を有する、高移動度半導体構造を形成する方法が提供される。
【図面の簡単な説明】
【0018】
【図1】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図2】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図3】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図4】標準の半導体ウェハ上に製造されるトライゲート構造を示す絵画図である。
【図5】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図6】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図7】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図8】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図9】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図10】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図11】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図12】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図13】プレーナあるいは複数ゲートまたはその両方のMOSFETが構築される高移動度面を有するハイブリッド基板を製造するために本発明で使用される基本的な処理ステップを示す、(断面図を介した)絵画図である。
【図14】本発明で採用可能な初期基板を示す、(3D側面図を介した)絵画図である。
【図15】本発明で採用可能な初期基板を示す、(3D側面図を介した)絵画図である。
【図16】本発明のハイブリッド基板上にプレーナあるいは複数ゲートまたはその両方のMOSFETを製造した後に形成される構造を示す、(トップダウン図を介した)絵画図である。
【発明を実施するための形態】
【0019】
次に、高移動度のプレーナあるいは複数ゲートまたはその両方のMOSFET用のハイブリッド基板と、ハイブリッド基板ならびにその上のデバイスを形成する方法とを提供する、本発明について、本明細書に添付の図面を参照することによって、より詳細に説明する。
【0020】
図5は、本発明で採用される初期基板を示す。図に示されるように、本発明の初期基板10は、第1(すなわち下部)の半導体層12、絶縁層14、および第2(すなわち上部)の半導体層16を備える。初期基板は、第1(すなわち下部)の半導体層の下に位置するオプションの半導体層(図示せず)をさらに含むことができる。このオプションの初期基板では、他の絶縁層が、第1(すなわち下部)の半導体層とオプションの半導体層とを分離する。
【0021】
第1の半導体層12は、たとえばSi、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、ならびに他のIII/VまたはII/VI化合物半導体を含む、任意の半導体材料からなる。第1の半導体層12は、事前に形成されたSOI基板のシリコン・オン・インシュレータ(SOI)層またはたとえばSi/SiGeなどの層状半導体を備えることもできる。第1の半導体層12は、(100)または(110)とすることが可能な第1の結晶学的方向を有するものとも特徴付けられる。第1の半導体層12が(110)方向を有する場合、位置合わせウェハ・フラットは<110>方向に提供される。第1の半導体層12が(100)結晶方向を有する場合、位置合わせウェハ・フラットは<100>方向に提供される。第1の半導体層は、ひずみ(strained)層または非ひずみ(unstrained)層とするか、あるいはひずみ/非ひずみ層の組み合わせを含むことができる。好ましい実施形態では、第1の半導体層12は、<110>方向のウェハ・フラットを備えた(110)方向を有するSi含有基板である。このウェハ・フラットは、当業者に周知の標準技法を使用して半導体層内に形成される。
【0022】
第1の半導体層12の厚さは、図5に示された基板を形成するために使用される初期開始ウェハに応じて変化する可能性がある。しかしながら、通常、第1の半導体層12は約5nmから約200μmの厚さを有し、約5から約100nmの厚さがより一般的である。
【0023】
第1の半導体層12と第2の半導体層16との間に存在する絶縁層14は、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせとすることができる。好ましくは、絶縁層14は酸化物である。絶縁層14の厚さも、図5に示された基板を作成する際に使用される初期ウェハに応じて変化する可能性がある。しかしながら、通常、絶縁層14は約1から約500nmの厚さを有し、約5から約100nmの厚さがより一般的である。
【0024】
第2の半導体層16は、たとえばSi、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、ならびに他のIII/VまたはII/VI化合物半導体を含む、任意の半導体材料からなる。第2の半導体層16は、事前に形成されたSOI基板のシリコン・オン・インシュレータ(SOI)層またはたとえばSi/SiGeなどの層状半導体を備えることもできる。第2の半導体層16は、第2の半導体層16が第1の半導体層12とは異なる第2の結晶学的方向を有するという条件で、第1の半導体層12と同じ半導体材料からなるものとすることができる。したがって第2の半導体層16は、第1の半導体層12の結晶学的方向とは異なる、(100)または(110)とすることが可能な第2の結晶学的方向を有する。
【0025】
第1の半導体層12が(110)方向を有する場合、第2の半導体層16は(100)方向を有することになる。同様に、第1の半導体層12が(100)結晶方向を有する場合、第2の半導体層16は(110)結晶学的方向を有する。第2の半導体層16は、ひずみ層または非ひずみ層とするか、あるいはひずみ/非ひずみ層の組み合わせを含むことができる。好ましくは、第2の半導体層16は、<100>方向の位置合わせウェハ・フラットを備えた(100)方向を有するSi含有層である。
【0026】
第2の半導体層16の厚さは、図5に示された基板を形成するために使用される初期開始ウェハに応じて変化する可能性がある。しかしながら、通常、第2の半導体層16は約5から約500nmの厚さを有し、約5から約100nmの厚さがより一般的である。
【0027】
図5に示される基板10は、2つのウェハおよび熱接合が採用される層転写(layer transfer)プロセスによって取得される。具体的に言えば、層転写は、2つのウェハそれぞれを密接に接触させること、オプションでその接触したウェハに外力を加えること、および、その後この2つの接触したウェハを、2つのウェハを接合可能な条件の下で加熱することによって、達成される。
【0028】
本発明によれば、ウェハのうちの1つが少なくとも第1の半導体層12を含み、他方が少なくとも第2の半導体層16を含む。また、ウェハのうちの少なくとも1つが、図5に示された絶縁層14になる絶縁層を含む。いくつかの実施形態では、両方のウェハが絶縁層を含むことができる。本発明では、層転写は、半導体/絶縁接合または絶縁/絶縁接合によって達成される。バルク半導体ウェハが使用可能であり、SOIウェハを使用するか、またはバルクおよびSOIの組み合わせを採用することができる。いくつかの実施形態では、層転写で使用されるウェハのうちの1つが、層転写プロセス中に少なくとも1つのウェハのうちの一部を分割するために使用可能な、水素注入領域などの注入領域を含む。
【0029】
前述の接触ステップは、第2の半導体層16を含むウェハが通常のウェハ構成(通常の(100)ウェハ構成は<110>方向と平行のウェハ・フラットを有する)から45°回転されるという点で、層転写で使用される従来の接触ステップとは異なる。この回転により、第2の半導体層16の位置合わせウェハ・フラットが、第1の半導体層の位置合わせウェハ・フラットと適切な回転で位置合わせされることが保証される。たとえば図14を参照されたい。代替の方法として、(100)ウェハのウェハ・フラットを<100>方向と平行に配置し、<110>方向と平行のウェハ・フラットを備える(110)ウェハと位置合わせするものとする。たとえば図15を参照されたい。このステップにより、プレーナおよび複数ゲートのFETを含み、このハイブリッド基板上に製造されたMOSFETが、高移動度平面上に常に位置するチャネルを有することになることが保証できる。
【0030】
層転写時に使用される加熱ステップは、外力の有無によって実行することができる。加熱ステップは、通常、約200°から約1050°Cの温度の不活性環境(inert ambient)で、約2から約20時間の期間、実行される。より好ましくは、接合は約200°から約400°Cの温度で実行される。「不活性環境」という用語は、いかなる半導体ウェハにも反応しない大気を表す。不活性環境の例には、たとえばHe、Ar、N2、Xe、Krが含まれ、それらの混合物を使用することもできる。接合に使用される好ましい環境はN2である。
【0031】
層転写プロセスに続いて、平坦化プロセス(図示せず)を採用して、半導体ウェハのうちの1つから何らかの材料を除去することができる。この平坦化ステップは、特に、層転写プロセスで2つのSOIウェハが使用される場合に採用される。
【0032】
次に、図5に示された第2の半導体層16の上に少なくとも1つの絶縁材料を含むパッド・スタック18が形成され、図6に示された構造を提供する。パッド・スタック18は、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせからなるものとすることができる。たとえば一実施形態では、パッド・スタック18はSiO2層の上に形成されるSi3N4層とすることができる。パッド・スタック18は、堆積プロセスあるいは熱成長プロセスまたはその両方によって形成される。たとえば堆積プロセスには、化学気相堆積(CVD)、プラズマ化学気相堆積(PECVD)、原子層堆積、化学溶液堆積、および他の同様の堆積プロセスが含まれる。熱成長プロセスには、酸化、窒化、酸窒化、またはそれらの組み合わせが含まれる。前述の好ましいパッド・スタック18では、SiO2層は酸化プロセスによって形成され、Si3N4は堆積によって形成される。
【0033】
パッド・スタック18は、採用される絶縁材料の種類、ならびにスタック内の絶縁層の数に応じて異なる、可変厚さを有することができる。通常、および例示的には、パッド・スタック18は約1から約200nmの厚さを有し、約5から約50nmの厚さがより一般的である。
【0034】
その後、構造の保護されていない第2の部分を残しながら、構造の第1の部分を保護するように、図6に示された構造の所定の部分にマスク(図示せず)が形成される。構造の保護された部分は第1のデバイス領域22を画定し、構造の保護されていない部分は第2のデバイス領域24を画定する。たとえば図7には様々なデバイス領域が示される。
【0035】
本発明の一実施形態では、マスクは、第1にフォトレジスト・マスクを構造の表面全体に塗布することによって、パッド・スタック18の所定の部分に形成される。フォトレジスト・マスクの塗布後、マスクは、放射線のパターンにフォトレジストを露光させるステップと、レジスト現像液(developer)を利用してパターンを現像するステップとを含む、リソグラフィによってパターン形成される。別の方法として、またパッド・スタック18が、その上層が窒化物または酸窒化物である複数の絶縁体を含む場合、上層は異なるデバイス領域を画定する際に使用されるマスクとして働く。この実施形態では、パッド・スタック18の上部窒化物または酸窒化物層が、リソグラフィおよびエッチングによってパターン形成される。パッド・スタック18の上部窒化物または酸窒化物層は、場合によっては第2のデバイス領域画定後に除去することができる。
【0036】
図6に示された構造にマスク(図示せず)を形成した後、第1の半導体層12を基礎とする表面を露光するために、構造には1つまたは複数のエッチング・ステップが施される。1つまたは複数のエッチング・ステップが実行された後およびマスクの除去後に形成される、結果として生じる構造が、たとえば図7に示されている。具体的に言えば、本発明のこの時点で使用される1つまたは複数のエッチング・ステップは、パッド・スタック18の保護されていない部分、ならびに、第2の半導体層16の基礎となる部分、および第1の半導体層12と第2の半導体層16とを分離する絶縁層14の一部を除去する。
【0037】
エッチングは、単一のエッチング・プロセスを利用して実行するか、または複数のエッチング・ステップを採用することができる。本発明のこの時点で使用されるエッチングは、反応性イオン・エッチング、イオン・ビーム・エッチング、プラズマ・エッチングまたはレーザ・エッチングなどのドライ・エッチング・プロセス、化学エッチング液が採用されるウェット・エッチング・プロセス、あるいはそれらの任意の組み合わせを含むことができる。本発明の好ましい実施形態では、第2の半導体デバイス領域24内の、パッド・スタック18の保護されていない部分、第2の半導体層16、および絶縁層14を選択的に除去する際に、反応性イオン・エッチング(RIE)が使用される。このエッチング・ステップによって、側壁21を有する開口部20が形成されることに留意されたい。1つの開口部を有する構造が示されているが、本発明では複数のこうした開口部が形成される他の構造も企図される。こうした実施形態では、複数の第2のデバイス領域および複数の第1のデバイス領域を形成することができる。
【0038】
エッチングの後、従来のレジスト・ストリップ・プロセスを利用して構造からマスクが除去され、露光された側壁21上にライナまたはスペーサ26が形成される。ライナまたはスペーサ26は、たとえば酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせなどの絶縁材料からなる。開口部20の各側壁21上に形成されたライナまたはスペーサ26を含む構造が、図8に示される。
【0039】
ライナまたはスペーサ26の形成後、第1の半導体層12の露光面上に半導体材料28が形成される。本発明によれば、半導体材料28は、第1の半導体層12の結晶学的向きと同じ結晶学的向きを有する。結果として生じる構造が、たとえば図9に示される。
【0040】
半導体材料28は、選択的エピタキシャル成長方法を利用して形成することが可能な、Si、ひずみSi、SiGe、SiC、SiGeC、またはそれらの組み合わせなどの、任意のSi含有半導体を含むことができる。いくつかの好ましい実施形態では、半導体材料28はSiからなる。他の好ましい実施形態では、半導体材料は、緩和(relaxed)SiGe合金層の上に位置するひずみSi層である。本発明では、半導体材料28は再成長半導体材料または層と呼ぶ場合がある。
【0041】
次に、図9に示される構造には、半導体材料28の上面がパッド・スタック18の上面とほぼ平面になるように、化学機械研磨(CMP)または研削などの平坦化プロセスが施される。第1の平坦化プロセスが実行された後に形成される結果として生じる構造は、たとえば図10に示される。
【0042】
第1の平坦化ステップの後、図11に示されるプレーナ構造を提供するために、第2の平坦化ステップが実行される。図11に示される構造では、第2の平坦化プロセスが構造からパッド・スタック18を除去する。図11に示される例示的構造では、再成長半導体材料28が、第2の半導体層16の上面と同一平面上にある上面を有する。したがって、これらの平坦化ステップは、プレーナあるいは複数ゲートまたはその両方のMOSFETが構築可能なアクティブ・デバイス領域22、24を露光する。
【0043】
図12は、酸素イオンが豊富な注入領域32を構造内に形成するように酸素イオン30が構造内に注入される、オプションであるがかなり好適な本発明のステップを示す。オプションの注入は、約1015から約5×1017原子/cm2の酸素イオン線量を使用するイオン注入によって実行される。本発明で採用されるイオン線量は、後続の高温アニーリング・ステップ中に埋没酸化物領域に変換可能な、十分な濃度の酸素イオンを有する注入領域32を形成するのに十分なはずである。注入領域32は、通常、第2の半導体層16および再成長半導体層28の両方で形成される。いくつかの実施形態では、酸素イオンが第2の半導体層16または再成長半導体層28のいずれかに注入されるように、マスク・イオン注入プロセスを使用することができる。後の実施形態では、構造内に選択的な埋没酸化物領域34を形成するための手段を提供することができる。酸素イオンについて説明および図示しているが、後で埋没絶縁領域に変換するためのイオン注入リッチ領域を形成する際に使用可能な他のイオンが採用可能である。
【0044】
図13は、高温アニーリング・ステップが実行された後に形成される構造を示す。図13に示される構造では、参照番号34は、形成される埋没酸化物領域を表す。埋没酸化物領域34の存在により、デバイス領域22および24の両方がSOI状であることが保証されることに留意されたい。高温アニーリング・ステップは、He、Ar、N2、Xe、Kr、Ne、またはそれらの混合物などの不活性環境、あるいは、たとえばO2、NO、N2O、オゾン、空気、または他の酸素含有環境などの少なくとも1つの酸素含有ガスを含む酸化環境で、実施することができる。別の方法として、高温アニーリング・ステップで使用される環境は、酸素含有ガスおよび不活性ガスの混合物を含むことができる。ある環境が酸素含有ガスを含む場合、埋没酸化物領域34は熱酸化物領域、および通常は構造の露光面の上から分割される表面酸化物を含む可能性がある。
【0045】
埋没酸化物領域34を形成する際に使用される高温アニーリング・ステップは、約1000°から約1400°Cの温度で実行され、さらに好ましい温度は約1200°から約1300°Cである。アニーリング・ステップは、通常は約60から約3000分の範囲の可変期間で実施することができる。アニーリング・ステップは、単一の目標温度で実行するか、または、様々なランプ(ramp)および浸漬(soak)の温度および時間を使用する様々なランプおよび浸漬サイクルを採用することができる。アニーリング・ステップは急速熱アニール(RTA)とすることが可能であり、本明細書ではレーザ・アニールまたは電子ビームなどの他のエネルギー源も企図される。別の方法として、炉アニールも使用可能である。炉アニールが採用される場合、通常、アニーリング時間はRTAよりも長い。
【0046】
本発明では、図11または図13のいずれかに示されるハイブリッド基板が使用できることに留意されたい。図13に示されたハイブリッド基板は、図11と比べた場合、どちらのデバイス領域もSOI状であり、最上のデバイス領域が極薄半導体層16または28を含むため、図11に示されたハイブリッド基板よりも好適である。
【0047】
図16は、本発明のハイブリッド基板上に、トライゲートMOSFETあるいはFinFETまたはその両方などの、プレーナあるいは複数ゲートまたはその両方のMOSFETを製造した後に形成される、結果として生じる構造を示す。図16では、参照番号50は各デバイスのゲートを表し、参照番号52はプレーナあるいは複数ゲートまたはその両方のデバイスを表す。本発明によれば、(100)表面方向を有する半導体表面(16、28)上にnデバイスが形成され、(110)表面方向を有する半導体表面(16、28)上にpデバイスが形成される。さらに、nFETおよびpFETの両方のゲートが同じ方向に配向される。ハイブリッド配向基板は、nデバイスのゲートは、すべてのチャネルが(100)表面上(Finの上面および両側面上)にあるように<100>方向に配向され、pデバイスのゲートは、すべてのチャネルが(110)表面上(Finの上面および両側面上)にあるように<110>方向に配向されるように作成されている。このプロセスを使用すると、すべてのデバイス・チャネルが高移動度面上にあり、ゲートが同じ方向に配向されるように、高移動度デバイスを構築することが可能である。プレーナあるいは複数ゲートまたはその両方のMOSFETは、当業者に周知の技法を使用して製造される。
【0048】
たとえば、米国特許出願公開第2004 0266076A1号に開示されたプロセスを使用して、様々なデバイスを製造することができる。本明細書で使用可能な当該特許出願公開に記載されたプロセスは、ハイブリッド基板のFinFET領域内に位置する少なくとも1つのパターン化ハード・マスクと、ハイブリッド基板のトライゲート領域内に位置する少なくとも1つのパターン化ハード・マスクとを提供するステップと、トライゲート領域を保護し、当該FinFET領域内の少なくとも1つのパターン化ハード・マスクをトリミングするステップと、埋没絶縁層14または埋没酸化物領域34の表面上に留まるハード・マスクによって保護されない最上位半導体層16、28の露光部分をエッチングするステップであって、当該エッチングはFinFETアクティブ・デバイス領域およびトライゲート・アクティブ・デバイス領域を画定し、当該FinFETアクティブ・デバイス領域はトライゲート・アクティブ・デバイス領域に対して垂直である、エッチングするステップと、FinFETアクティブ・デバイス領域を保護し、トライゲート・デバイス領域の高さがFinFETアクティブ・デバイス領域の高さよりも低くなるようにトライゲート・アクティブ・デバイス領域を薄くするステップと、トライゲート・デバイス領域の露光された水平面上にゲート誘電体を形成しながら、FinFETアクティブ・デバイス領域の露光された各垂直面上にゲート誘電体を形成するステップと、ゲート誘電体の露光された各表面上にパターン化ゲート電極を形成するステップと、を含む。
【0049】
FinFETおよびトライゲート・デバイス領域内に存在する様々な材料および構成要素は良く知られているため、本明細書では同様の内容に関する詳細な説明は行わない。たとえば各デバイスは、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせを含む可能性のあるゲート誘電体を含む。好ましくは、ゲート誘電体は、SiO2、Al2O2、ペロブスカイト酸化物、または他の同様の酸化物などであるが、これらに限定されない、酸化物である。ゲート誘電体は、熱酸化、窒化、または酸窒化プロセスを利用して形成することができる。FinFETアクティブ・デバイスは半導体層、すなわち16または38のうちの1つの露光された垂直面上に形成された2つのゲート誘電体を含むことになる一方で、複数ゲート・デバイスは複数のゲート誘電体を有することができることに留意されたい。
【0050】
各タイプのデバイスにはゲート導体(conductor)も存在する。ゲート導体は、たとえば化学気相堆積(CVD)、プラズマ・アシストCVD、蒸発、スパッタリング、化学溶液堆積、または原子層堆積などの、従来の堆積プロセスを利用して形成することができる。ゲート導体は、ポリSi、Wなどの元素金属、1つまたは複数の元素金属を含む合金、ケイ化物、あるいは、たとえばポリSi/Wまたはケイ化物などのそれらのスタック組み合わせを含むことができる。
【0051】
以上、すべてのチャネルが高移動度面上でゲートと同じ方向に配向される、FinFETおよびトライゲートMOSFETなどの、プレーナあるいは複数ゲートまたはその両方のMOSFETを作るための、基板構造およびこれを製造する方法について説明してきた。
【0052】
様々な注入は、たとえば、ウェル注入、ソース/ドレイン拡張注入、ハロー注入、ソース/ドレイン拡散注入、ゲート注入、およびその他を含む、ゲートの形成前または後のいずれかに実行することができる。さらに本発明の構造は、従来の手段によって形成される隆起/ソース・ドレイン領域も含むことができる。現時点の本発明では、たとえばBEOL(バックエンド・プロセス)処理などの他の処理も採用することができる。
【0053】
本発明は、特に好ましい諸実施形態に関して図示および説明しているが、当業者であれば、本発明の趣旨および範囲から逸脱することなく、形式および細部において前述および他の変更が可能であることを理解されよう。したがって、本発明は説明および図示された正確な形式および細部に限定されるものではないが、添付の特許請求の範囲の範囲内にあることが意図される。
【特許請求の範囲】
【請求項1】
第2の半導体層および再成長半導体層を備える表面であって、前記第2の半導体層は第2の結晶学的方向を有し、前記再成長半導体層は前記第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、
少なくとも前記第2の半導体層と前記再成長半導体層とを分離するライナまたはスペーサと、
前記第2の半導体層の下に位置する絶縁層と、
前記絶縁層および前記再成長半導体層の下に位置する第1の半導体層であって、前記第1の半導体層は前記再成長半導体層と接触しており、前記再成長半導体層と同じ結晶学的方向を有し、前記第1の半導体層および前記第2の半導体層はそれぞれ互いに位置合わせされたウェハ・フラットを含む、第1の半導体層と、
を備える、表面に高移動度の結晶学的方向を有するハイブリッド基板。
【請求項2】
前記第1の半導体層および前記第2の半導体材料が、Si、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、シリコン・オン・インシュレータ(SOI)層、または他のIII/VおよびII/VI化合物半導体からなる、請求項1に記載のハイブリッド基板。
【請求項3】
前記第1の半導体層および前記第2の半導体層がSiからなる、請求項2に記載のハイブリッド基板。
【請求項4】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)である、請求項1に記載のハイブリッド基板。
【請求項5】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)である、請求項1に記載のハイブリッド基板。
【請求項6】
前記再成長半導体層がSi含有半導体を備える、請求項1に記載のハイブリッド基板。
【請求項7】
前記Si含有半導体が、Si、ひずみSi、SiC、SiGeC、またはそれらの組み合わせを含む、請求項6に記載のハイブリッド基板。
【請求項8】
前記再成長半導体層が(100)結晶学的方向のSiを含む、請求項1に記載のハイブリッド基板。
【請求項9】
前記再成長半導体層が、(110)結晶学的方向のSiを含む、請求項1に記載のハイブリッド基板。
【請求項10】
前記ライナまたはスペーサが、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせを含む、請求項1に記載のハイブリッド基板。
【請求項11】
前記絶縁層が、酸化物、窒化物、酸窒化物、またはそれらの組み合わせを含む、請求項1に記載のハイブリッド基板。
【請求項12】
前記第2の半導体層または前記再成長半導体層のうちの少なくとも1つ内に埋没酸化物領域をさらに含む、請求項1に記載のハイブリッド基板。
【請求項13】
前記表面が少なくとも2つのデバイス領域を含む、請求項1に記載のハイブリッド基板。
【請求項14】
前記表面が(100)結晶学的方向および(110)結晶学的方向を含む、請求項1に記載のハイブリッド基板。
【請求項15】
前記(100)結晶学的方向の前記表面がn型のプレーナまたは複数ゲートMOSFETデバイスを備え、前記(110)結晶学的方向の前記表面がp型のプレーナまたは複数ゲートMOSFETデバイスを備える、請求項14に記載のハイブリッド基板。
【請求項16】
第2の半導体層および再成長半導体層を備える表面であって、前記第2の半導体層は第2の結晶学的方向を有し、前記再成長半導体層は前記第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、
少なくとも前記第2の半導体層と前記再成長半導体層とを分離するライナまたはスペーサと、
前記第2の半導体層の下に位置する絶縁層と、
前記絶縁層および前記再成長半導体層の下に位置する第1の半導体層であって、前記第1の半導体層は前記再成長半導体層と接触しており、前記再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、
前記第2の半導体層および前記再成長半導体層の両方に存在する少なくとも1つのプレーナまたは複数ゲートMOSFETデバイスであって、前記デバイスが、同じ方向に配向され前記MOSFETデバイスに最適な表面に存在するゲートを有する、少なくとも1つのプレーナまたは複数ゲートMOSFETデバイスと、
を備える、高移動度構造。
【請求項17】
前記第1の半導体層および前記第2の半導体材料が、Si、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、シリコン・オン・インシュレータ(SOI)層、または他のIII/VおよびII/VI化合物半導体からなる、請求項16に記載の構造。
【請求項18】
前記第1の半導体層および前記第2の半導体層がSiからなる、請求項17に記載の構造。
【請求項19】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)である、請求項16に記載の構造。
【請求項20】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)である、請求項16に記載の構造。
【請求項21】
前記再成長半導体層がSi含有半導体を備える、請求項16に記載の構造。
【請求項22】
前記Si含有半導体が、Si、ひずみSi、SiC、SiGeC、またはそれらの組み合わせを含む、請求項21に記載の構造。
【請求項23】
前記再成長半導体層が(100)結晶学的方向のSiを含む、請求項16に記載の構造。
【請求項24】
前記再成長半導体層が、(110)結晶学的方向のSiを含む、請求項16に記載の構造。
【請求項25】
前記ライナまたはスペーサが、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせを含む、請求項16に記載の構造。
【請求項26】
前記絶縁層が、酸化物、窒化物、酸窒化物、またはそれらの組み合わせを含む、請求項16に記載の構造。
【請求項27】
前記第2の半導体層または前記再成長半導体層のうちの少なくとも1つ内に埋没酸化物領域をさらに含む、請求項16に記載の構造。
【請求項28】
前記表面が少なくとも2つのデバイス領域を含む、請求項16に記載の構造。
【請求項29】
前記表面が(100)結晶学的方向および(110)結晶学的方向を含む、請求項16に記載の構造。
【請求項30】
前記(100)結晶学的方向の前記表面がn型のプレーナまたは複数ゲートMOSFETデバイスを備え、前記(110)結晶学的方向の前記表面がp型のプレーナまたは複数ゲートMOSFETデバイスを備える、請求項29に記載の構造。
【請求項31】
絶縁層で分離された、第1のウェハ・フラットを備えた第1の結晶学的方向の第1の半導体層と、第2のウェハ・フラットを備えた第2の結晶学的方向の第2の半導体層と、を備える構造を形成するステップであって、前記第1の結晶学的方向は前記第2の結晶学的方向とは異なり、第2の半導体層は前記第1の半導体層の上に位置し、それぞれの半導体層上のウェハ・フラットは表面と同じ結晶学的方向である、形成するステップと、
前記構造の保護されていない第2の部分を残しながら、第1のデバイス領域を画定するために前記構造の第1の部分を保護するステップであって、前記構造の保護されていない部分が第2のデバイス領域を画定する、保護するステップと、
前記第1の半導体層の表面を露光させるために、前記構造の保護されていない部分をエッチングするステップと、
前記第1の半導体層の前記露光面上に、前記第1の結晶学的方向と同じ結晶学的方向を有する半導体材料を再成長させるステップと、
前記第2の半導体層の上面が前記半導体材料の上面とほぼ平面となるように、前記半導体材料を含む前記構造を平坦化するステップと、
によって提供される、ハイブリッド基板を形成する方法。
【請求項32】
前記構造を形成するステップが層転写プロセスを含む、請求項31に記載の方法。
【請求項33】
前記層転写プロセスが、2つのウェハそれぞれを密接に接触させるステップと、接触したウェハを加熱するステップとを含む、請求項32に記載の方法。
【請求項34】
前記加熱ステップが不活性ガス環境で実行される、請求項33に記載の方法。
【請求項35】
前記加熱ステップが200°から1050°Cで、2から20時間の期間実行される、請求項33に記載の方法。
【請求項36】
前記保護ステップに先立って、構造の上にパッド・スタックが形成される、請求項31に記載の方法。
【請求項37】
前記保護ステップがリソグラフィおよびエッチングを含む、請求項31に記載の方法。
【請求項38】
前記再成長ステップが選択的エピタキシャル成長方法を含む、請求項31に記載の方法。
【請求項39】
前記構造の前記保護されていない部分の前記エッチング時に形成された開口部内の側壁上に、ライナまたはスペーサを形成するステップをさらに含む、請求項31に記載の方法。
【請求項40】
前記平坦化ステップが化学機械研磨または研削を含む、請求項31に記載の方法。
【請求項41】
前記第2の半導体層および前記再成長半導体材料上に少なくとも1つのプレーナまたは複数ゲートMOSFETを形成するステップをさらに含む、請求項31に記載の方法。
【請求項42】
n型MOSFETは(100)結晶方向を有する表面上に形成され、p型MOSFETは(110)結晶学的方向を有する表面上に形成される、請求項41に記載の方法。
【請求項43】
第2の半導体層および再成長半導体層を備える表面層であって、前記第2の半導体層は第2の結晶学的方向を有し、前記再成長半導体層は前記第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面層と、少なくとも前記第2の半導体層と前記再成長半導体層とを分離するライナまたはスペーサと、前記第2の半導体層の下に位置する絶縁層と、前記絶縁層および前記再成長半導体層の下に位置する第1の半導体層であって、前記第1の半導体層は前記再成長半導体層と接触しており、前記再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、を含む、ハイブリッド基板を提供するステップ、および
前記第2の半導体層および前記再成長半導体層の両方に少なくとも1つのプレーナまたは複数ゲートのMOSFETを形成するステップであって、前記少なくとも1つのプレーナまたは複数ゲートのMOSFETは、同じ方向に配向され前記MOSFETに最適な表面上に存在するチャネルおよびゲートを有する、形成するステップ、
を有する、高移動度半導体構造を形成する方法。
【請求項1】
第2の半導体層および再成長半導体層を備える表面であって、前記第2の半導体層は第2の結晶学的方向を有し、前記再成長半導体層は前記第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、
少なくとも前記第2の半導体層と前記再成長半導体層とを分離するライナまたはスペーサと、
前記第2の半導体層の下に位置する絶縁層と、
前記絶縁層および前記再成長半導体層の下に位置する第1の半導体層であって、前記第1の半導体層は前記再成長半導体層と接触しており、前記再成長半導体層と同じ結晶学的方向を有し、前記第1の半導体層および前記第2の半導体層はそれぞれ互いに位置合わせされたウェハ・フラットを含む、第1の半導体層と、
を備える、表面に高移動度の結晶学的方向を有するハイブリッド基板。
【請求項2】
前記第1の半導体層および前記第2の半導体材料が、Si、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、シリコン・オン・インシュレータ(SOI)層、または他のIII/VおよびII/VI化合物半導体からなる、請求項1に記載のハイブリッド基板。
【請求項3】
前記第1の半導体層および前記第2の半導体層がSiからなる、請求項2に記載のハイブリッド基板。
【請求項4】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)である、請求項1に記載のハイブリッド基板。
【請求項5】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)である、請求項1に記載のハイブリッド基板。
【請求項6】
前記再成長半導体層がSi含有半導体を備える、請求項1に記載のハイブリッド基板。
【請求項7】
前記Si含有半導体が、Si、ひずみSi、SiC、SiGeC、またはそれらの組み合わせを含む、請求項6に記載のハイブリッド基板。
【請求項8】
前記再成長半導体層が(100)結晶学的方向のSiを含む、請求項1に記載のハイブリッド基板。
【請求項9】
前記再成長半導体層が、(110)結晶学的方向のSiを含む、請求項1に記載のハイブリッド基板。
【請求項10】
前記ライナまたはスペーサが、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせを含む、請求項1に記載のハイブリッド基板。
【請求項11】
前記絶縁層が、酸化物、窒化物、酸窒化物、またはそれらの組み合わせを含む、請求項1に記載のハイブリッド基板。
【請求項12】
前記第2の半導体層または前記再成長半導体層のうちの少なくとも1つ内に埋没酸化物領域をさらに含む、請求項1に記載のハイブリッド基板。
【請求項13】
前記表面が少なくとも2つのデバイス領域を含む、請求項1に記載のハイブリッド基板。
【請求項14】
前記表面が(100)結晶学的方向および(110)結晶学的方向を含む、請求項1に記載のハイブリッド基板。
【請求項15】
前記(100)結晶学的方向の前記表面がn型のプレーナまたは複数ゲートMOSFETデバイスを備え、前記(110)結晶学的方向の前記表面がp型のプレーナまたは複数ゲートMOSFETデバイスを備える、請求項14に記載のハイブリッド基板。
【請求項16】
第2の半導体層および再成長半導体層を備える表面であって、前記第2の半導体層は第2の結晶学的方向を有し、前記再成長半導体層は前記第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面と、
少なくとも前記第2の半導体層と前記再成長半導体層とを分離するライナまたはスペーサと、
前記第2の半導体層の下に位置する絶縁層と、
前記絶縁層および前記再成長半導体層の下に位置する第1の半導体層であって、前記第1の半導体層は前記再成長半導体層と接触しており、前記再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、
前記第2の半導体層および前記再成長半導体層の両方に存在する少なくとも1つのプレーナまたは複数ゲートMOSFETデバイスであって、前記デバイスが、同じ方向に配向され前記MOSFETデバイスに最適な表面に存在するゲートを有する、少なくとも1つのプレーナまたは複数ゲートMOSFETデバイスと、
を備える、高移動度構造。
【請求項17】
前記第1の半導体層および前記第2の半導体材料が、Si、SiC、SiGe、SiGeC、Ge、Ge合金、GaAs、InAs、InP、シリコン・オン・インシュレータ(SOI)層、または他のIII/VおよびII/VI化合物半導体からなる、請求項16に記載の構造。
【請求項18】
前記第1の半導体層および前記第2の半導体層がSiからなる、請求項17に記載の構造。
【請求項19】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)である、請求項16に記載の構造。
【請求項20】
前記第1の半導体層がSiからなり、前記第1の結晶学的方向が<100>方向の前記ウェハ・フラットを備えた(100)であり、前記第2の半導体層がSiを含み、前記第2の結晶学的方向が<110>方向の前記ウェハ・フラットを備えた(110)である、請求項16に記載の構造。
【請求項21】
前記再成長半導体層がSi含有半導体を備える、請求項16に記載の構造。
【請求項22】
前記Si含有半導体が、Si、ひずみSi、SiC、SiGeC、またはそれらの組み合わせを含む、請求項21に記載の構造。
【請求項23】
前記再成長半導体層が(100)結晶学的方向のSiを含む、請求項16に記載の構造。
【請求項24】
前記再成長半導体層が、(110)結晶学的方向のSiを含む、請求項16に記載の構造。
【請求項25】
前記ライナまたはスペーサが、酸化物、窒化物、酸窒化物、またはそれらの任意の組み合わせを含む、請求項16に記載の構造。
【請求項26】
前記絶縁層が、酸化物、窒化物、酸窒化物、またはそれらの組み合わせを含む、請求項16に記載の構造。
【請求項27】
前記第2の半導体層または前記再成長半導体層のうちの少なくとも1つ内に埋没酸化物領域をさらに含む、請求項16に記載の構造。
【請求項28】
前記表面が少なくとも2つのデバイス領域を含む、請求項16に記載の構造。
【請求項29】
前記表面が(100)結晶学的方向および(110)結晶学的方向を含む、請求項16に記載の構造。
【請求項30】
前記(100)結晶学的方向の前記表面がn型のプレーナまたは複数ゲートMOSFETデバイスを備え、前記(110)結晶学的方向の前記表面がp型のプレーナまたは複数ゲートMOSFETデバイスを備える、請求項29に記載の構造。
【請求項31】
絶縁層で分離された、第1のウェハ・フラットを備えた第1の結晶学的方向の第1の半導体層と、第2のウェハ・フラットを備えた第2の結晶学的方向の第2の半導体層と、を備える構造を形成するステップであって、前記第1の結晶学的方向は前記第2の結晶学的方向とは異なり、第2の半導体層は前記第1の半導体層の上に位置し、それぞれの半導体層上のウェハ・フラットは表面と同じ結晶学的方向である、形成するステップと、
前記構造の保護されていない第2の部分を残しながら、第1のデバイス領域を画定するために前記構造の第1の部分を保護するステップであって、前記構造の保護されていない部分が第2のデバイス領域を画定する、保護するステップと、
前記第1の半導体層の表面を露光させるために、前記構造の保護されていない部分をエッチングするステップと、
前記第1の半導体層の前記露光面上に、前記第1の結晶学的方向と同じ結晶学的方向を有する半導体材料を再成長させるステップと、
前記第2の半導体層の上面が前記半導体材料の上面とほぼ平面となるように、前記半導体材料を含む前記構造を平坦化するステップと、
によって提供される、ハイブリッド基板を形成する方法。
【請求項32】
前記構造を形成するステップが層転写プロセスを含む、請求項31に記載の方法。
【請求項33】
前記層転写プロセスが、2つのウェハそれぞれを密接に接触させるステップと、接触したウェハを加熱するステップとを含む、請求項32に記載の方法。
【請求項34】
前記加熱ステップが不活性ガス環境で実行される、請求項33に記載の方法。
【請求項35】
前記加熱ステップが200°から1050°Cで、2から20時間の期間実行される、請求項33に記載の方法。
【請求項36】
前記保護ステップに先立って、構造の上にパッド・スタックが形成される、請求項31に記載の方法。
【請求項37】
前記保護ステップがリソグラフィおよびエッチングを含む、請求項31に記載の方法。
【請求項38】
前記再成長ステップが選択的エピタキシャル成長方法を含む、請求項31に記載の方法。
【請求項39】
前記構造の前記保護されていない部分の前記エッチング時に形成された開口部内の側壁上に、ライナまたはスペーサを形成するステップをさらに含む、請求項31に記載の方法。
【請求項40】
前記平坦化ステップが化学機械研磨または研削を含む、請求項31に記載の方法。
【請求項41】
前記第2の半導体層および前記再成長半導体材料上に少なくとも1つのプレーナまたは複数ゲートMOSFETを形成するステップをさらに含む、請求項31に記載の方法。
【請求項42】
n型MOSFETは(100)結晶方向を有する表面上に形成され、p型MOSFETは(110)結晶学的方向を有する表面上に形成される、請求項41に記載の方法。
【請求項43】
第2の半導体層および再成長半導体層を備える表面層であって、前記第2の半導体層は第2の結晶学的方向を有し、前記再成長半導体層は前記第2の結晶学的方向とは異なる第1の結晶学的方向を有する、表面層と、少なくとも前記第2の半導体層と前記再成長半導体層とを分離するライナまたはスペーサと、前記第2の半導体層の下に位置する絶縁層と、前記絶縁層および前記再成長半導体層の下に位置する第1の半導体層であって、前記第1の半導体層は前記再成長半導体層と接触しており、前記再成長半導体層と同じ結晶学的方向を有する、第1の半導体層と、を含む、ハイブリッド基板を提供するステップ、および
前記第2の半導体層および前記再成長半導体層の両方に少なくとも1つのプレーナまたは複数ゲートのMOSFETを形成するステップであって、前記少なくとも1つのプレーナまたは複数ゲートのMOSFETは、同じ方向に配向され前記MOSFETに最適な表面上に存在するチャネルおよびゲートを有する、形成するステップ、
を有する、高移動度半導体構造を形成する方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2013−84982(P2013−84982A)
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願番号】特願2012−287956(P2012−287956)
【出願日】平成24年12月28日(2012.12.28)
【分割の表示】特願2007−518159(P2007−518159)の分割
【原出願日】平成17年6月20日(2005.6.20)
【出願人】(500046438)マイクロソフト コーポレーション (3,165)
【Fターム(参考)】
【公開日】平成25年5月9日(2013.5.9)
【国際特許分類】
【出願日】平成24年12月28日(2012.12.28)
【分割の表示】特願2007−518159(P2007−518159)の分割
【原出願日】平成17年6月20日(2005.6.20)
【出願人】(500046438)マイクロソフト コーポレーション (3,165)
【Fターム(参考)】
[ Back to top ]