EMI保護を備えた電子モジュール
【課題】電磁干渉から保護できる電子モジュールを提供する。
【解決手段】EMI保護を有する電子モジュールを開示する。電子モジュールは、接点端子(2)を有するコンポーネント(1)と、第1の配線層(3)内の導電線(4)とを備える。コンポーネント(1)及び第1の配線層(3)の間には、誘電体(5)があり、該誘電体内にコンポーネント(1)が埋め込まれる。接点素子(6)は、接点端子(2)の少なくとも幾つか及び導電線(4)の少なくとも幾つかの間の電気接続を提供する。電子モジュールはまた、誘電体(5)の内部に第2の配線層(7)を備える。第2の配線層(7)は、コンポーネント(1)及び第1の配線層(3)の間に少なくとも一部が位置し、コンポーネント(1)及び導電線(4)の間のEMI保護を提供する第1の導電パターン(8)を有する。
【解決手段】EMI保護を有する電子モジュールを開示する。電子モジュールは、接点端子(2)を有するコンポーネント(1)と、第1の配線層(3)内の導電線(4)とを備える。コンポーネント(1)及び第1の配線層(3)の間には、誘電体(5)があり、該誘電体内にコンポーネント(1)が埋め込まれる。接点素子(6)は、接点端子(2)の少なくとも幾つか及び導電線(4)の少なくとも幾つかの間の電気接続を提供する。電子モジュールはまた、誘電体(5)の内部に第2の配線層(7)を備える。第2の配線層(7)は、コンポーネント(1)及び第1の配線層(3)の間に少なくとも一部が位置し、コンポーネント(1)及び導電線(4)の間のEMI保護を提供する第1の導電パターン(8)を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、能動マイクロチップ又は受動コンポーネントのような埋め込みコンポーネントを含む電子モジュールに関する。係る電子モジュールは、埋め込みコンポーネントに加え、コンポーネントを囲む少なくとも一つの配線層及び誘電体を含む。
【0002】
特に、本発明は、埋め込みコンポーネント及び配線層内の導電線に影響を及ぼす起こり得る電磁干渉を考慮した電子モジュールに関する。
【背景技術】
【0003】
特許文献1には、無線周波数(RF)及びミリ波の回路コンポーネントのパッケージング分野に問題があることが教示されている。RFエネルギーは隣接するRFパスへの結合によって失われるので、平行なRFパスによりRF信号の転送効率が低下するという点に難点がある。特許文献1に記載の技法は、水平方向、すなわち基板平面に対して平行な方向の電気的又は電磁気的な絶縁を提供することに関する。基板に対して垂直方向の絶縁は、従来、基板の1つの表面上の金属バックプレーン、及び上側表面上の金属化層によって提供される。これは、単一基板上に取付けられた密接に隣接したRF又はミリ波の回路コンポーネントの水平方向の電気絶縁を増加させるために、回路モジュール間に連続した金属絶縁壁を形成することによって達成される。
【0004】
特許文献2には、電磁干渉から保護するシールドを、埋め込みコンポーネントの周囲に設けることが開示されている。シールドでコンポーネントをほぼ完全に取り囲むことができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許第6131269号
【特許文献2】米国特許第6991966号
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、モジュール内の電磁干渉を保護できる電子モジュール用の新規な構造を作ることである。
【課題を解決するための手段】
【0007】
本発明の一態様によれば、第1の配線層内の導電線を備える電子モジュールを提供する。さらに、前記電子モジュールは、少なくとも一部が前記コンポーネント及び前記第1の配線層の間に位置する導電パターンを有する第2の配線層を備える。この導電パターンが、前記コンポーネントと前記第1の配線層との間のEMIシールドを形成する。前記コンポーネントと前記第1の配線層内の前記導電線との間の必要な電気的接続を形成するために、前記第2の配線層を通過する接点素子も設けられる。
【発明の効果】
【0008】
本発明によれば、コンポーネントに接続された導電線が相互電磁干渉の危険なしにコンポーネントの上方に導かれる電子モジュールを構成することが可能になる。これは、顕著な利点であり、これにより幾つかの有用な実施形態が可能となる。
【0009】
例えば、ある実施形態によれば、信号線及び端子パッドがコンポーネントの上方に位置するように、コンポーネントパッケージ及び他の電子モジュールを設計することが可能となる。また、他の実施形態によれば、信号線及び端子パッドを、埋め込みマイクロ回路の活性表面の上方に位置させることさえ可能となる。従って、サイズ及び配線面積の大幅な節約を達成することができる。また、これらの実施形態によれば、設計の柔軟性も増加する。
【0010】
本発明及び本発明の利点をより完全に理解するために、本発明を実施例を用いて、以下の図面を参照して説明する。
【図面の簡単な説明】
【0011】
【図1】第1の実施形態による電子モジュールの断面図である。
【図2】第2の実施形態による電子モジュールの断面図である。
【図3】第3の実施形態による電子モジュールの断面図である。
【図4】第4の実施形態による電子モジュールの断面図である。
【図5】第5の実施形態による電子モジュールの断面図である。
【図6】第6の実施形態による電子モジュールの断面図である。
【図7】一実施形態による電子モジュールの製造時の1つの中間処理ステップの断面図である。
【図8】図7のステップの後の他の中間処理ステップを示す図である。
【図9】図8のステップの後の更なる中間処理ステップを示す図である。
【図10】図9のステップの後の更なる処理ステップを示す図である。
【図11】他の実施形態による電子モジュールの製造時の1つの中間処理ステップの断面図である。
【図12】図11のステップの後の他の中間処理ステップを示す図である。
【図13】図12のステップの後の更なる中間処理ステップを示す図である。
【図14】図13のステップの後の更なる処理ステップを示す図である。
【図15】1つの可能な形状のコンポーネントの活性表面の概略図である。
【図16】図15のコンポーネントを使用する際の、接地層及び接点素子の1つの可能な形状の概略図である。
【図17】図15のコンポーネントを使用する際の、信号配線層及び接点素子の1つの可能な形状の概略図である。
【図18】他の可能な形状の他のコンポーネントの活性表面の概略図である。
【図19】図18のコンポーネントを使用する際の、接地層及び接点素子の1つの可能な形状の概略図である。
【図20】図18のコンポーネントを使用する際の、信号配線層、接点素子、及び端子パッドの1つの可能な形状の概略図である。
【図21】一実施形態による1つの接点部の断面図である。
【発明を実施するための形態】
【0012】
図1から図6は、電子モジュールの6つの実施形態を示す。図1から図6の実施形態において、電子モジュールは、活性表面上に接点ランド2を有するチップ1を含む。このように、図1から図6の実施形態において、コンポーネント1としてチップが用いられる。しかし、コンポーネント1はチップである必要はなく、一般に、実施形態においていかなる好適なコンポーネント1も使用することができる。
【0013】
図1から図6に記載されているチップ1は、マイクロ回路のようないかなる半導体チップでもよい。マイクロ回路の場合には、チップ1は、その活性表面上の前処理されたマイクロエレクトロニクスデバイスと、典型的にはチップの活性表面を保護する、マイクロエレクトロニクスデバイスを覆うパッシベーション層とを備える。しかし、図1から図6の実施形態のチップ1はいわゆるベアチップ、すなわちパッケージングプロセスが施されてなく、実質的に、半導体製造プロセス及び後続するダイシングされたままの形状のチップである。チップは、接点ランド2上に前処理された接点バンプを有してもよいし、又はこのような接点バンプのないバンプレスのチップ1であってもよい。このように、接点ランドという用語は、半導体製造工場において製造される導電表面に関連する。しかし、このような接点ランド2は、その上にバンププロセスによって製造されるバンプ構造を有してもよい。
【0014】
図1から図6の実施形態はチップ1を含む電子モジュールを記載するが、本発明はチップ又はマイクロ回路を使用することに限定されない。チップの代わりに、任意の好適なコンポーネントを使用することができる。このように、上記の実施形態に記載されたチップ1は、必要に応じて、LED、レジスタ、コンデンサ、インダクタンスコイル等と交換可能である。好適に配置された接点ランド2又は対応する端子を有する適切なサイズの全てのコンポーネントを、記載されている電子モジュール内で使用することができる。
【0015】
図1から図6の実施形態において、電子モジュールは、第1の配線層3と、第2の配線層7とを備える。第1の配線層3及び第2の配線層7は、通常銅でできているパターン化された導体層である。パターニングは、レーザ又は化学エッチングを伴うフォトリソグラフィのような、任意のパターニング技術によって行なうことができる。本明細書において、第1の配線層3のパターンは主として電気信号の導電又は電圧の供給に使用されるので、導電線4と呼ぶ。一方、第2の配線層7のパターンは、幾つかの実施形態では接地面又は電磁干渉に対するシールドとしてのみ作用するので、単に第1の導電パターン8と呼ぶ。しかし、第2の配線層7内の第1の導電パターン8が、電気信号の伝導又は電圧の供給のための導電線を更に備える実施形態もある。第2の配線層7内のこれらの導電線は、導電ビア(開口9)によって、導電線4のような他の配線層の導電線に接続することがきる。
【0016】
図1から図6の実施形態において、第2の配線層7内の第1の導電パターン8の少なくとも一部は、チップ1及び第1の配線層3の間に位置する。この配置により、チップ1と、信号線として使用できる第1の配線層3内の導電線4との間のクロストークを防止する。
【0017】
図1から図6による電子モジュールは、導電線4及び第1の導電パターン8を支持する誘電体5を更に備える。誘電体5はまた、チップ1及び第1の導電パターン8の間の隙間を満たす。誘電体5は、電気絶縁体の役割をし、更に、単一の構造体として一緒にチップ1、導電線4、及び第1の導電パターン8を結合して取り付ける機械構造素子の役割をする。
【0018】
また、図1から図6に示される電子モジュールは、チップ1の接点ランド2の少なくとも幾つか及び第1の配線層3内の導電線4の少なくとも幾つかの間の電気接続を提供する接点素子6を備える。接点素子6は、例えば金属でできている。接点素子6は、例えば、化学気相蒸着及び/又は電解めっきによって生成される固体金属構造とすることができる。接点素子6は、例えば2以上の金属層を含むことができる。また、接点素子6は1つの金属だけでできていてもよい。このような1つの金属は、例えば銅(Cu)である。接点ランド2がアルミニウム(Al)でできており、接点素子6の材料が主に銅である場合には、アルミニウム及び銅の間に中間層を使用するのが有益である。このような中間の層は、クロム(cr)、チタンタングステン(TiW)、ニッケル(Ni)及び金(Au)のうちの少なくとも1つを含むことができる。
【0019】
図1を参照するに、第1の実施形態による電子モジュールが示されている。第1の実施形態による電子モジュールは、例えばコンポーネントパッケージとすることができる。対応する構造は、回路基板のような、2つ又は幾つかの埋め込みチップ1を備える電子モジュールとして使用することもできる。
【0020】
図2は、第2の実施形態による電子モジュールの一部を示す。このような一部は、例えばコンポーネントパッケージ又は回路基板の一部とすることができる。
【0021】
図3及び図4は、それぞれ第3及び第4の実施形態による電子モジュールの一部を示す。第2の実施形態のように、第3及び第4の実施態様もまた、例えばコンポーネントパッケージ又は回路基板の一部として使用することができる。
【0022】
図1から図4に示される第1から第4の各実施形態において、チップ1は誘電体5に埋め込まれる。しかし、このことは必須ではなく、チップ1の後面、すなわち活性表面と反対側の表面は覆われないままとする実施形態も考えることができる。
【0023】
図2から図4によって示されるように、電子モジュールは、チップ1が第2の配線層7及び第3の配線層10の間で囲まれるように、チップ1の後面に第3の配線層10を更に備えることができる。このような第3の配線層10は、第2の導電パターン11を提供するためにパターン化することもできる。当業者にとって明らかなように、図4に示される第4の配線層のような配線層を更に加えることもできる。図1から図4によって示される実施形態において、全ての配線層は誘電体5内に埋め込まれる。しかし、このことは必須でなく、最も外側の配線層は誘電体5の表面上に配置して露出させることもできる。
【0024】
図5は、図4の実施形態のように、4つの配線層を有する第5の実施形態を示す。図5の実施形態において、コンポーネント1は、コンポーネント1の両側で接点端子2を有する。コンポーネントは、少なくとも別の1つの接点端子2が第1の配線層3と向かい合い、少なくとも1つの接点端子2が第4の配線層13と向かい合うように埋め込まれる。電子モジュールは、コンポーネントが接点素子6によって第1の配線層3及び第4の配線層13と直接電気接続されるように、コンポーネント1の両側に接点素子6を備える。
【0025】
図6は、図4及び図5の実施形態のように4つの配線層を有する第6の実施形態を示す。図6の実施形態は、図2及び図3を参照して説明された実施形態のように、少なくとも一つの垂直導体12を含む。図6の実施形態は、第1のコンポーネント1の接点端子2が第1の配線層3と向かい合い、少なくとも2つのコンポーネント1を備え、接点素子6の第1の組によって接続される。加えて、電子モジュールは少なくとも1つの第2のコンポーネント1を備え、第2のコンポーネント1の接点端子2が第4の配線層13と向かい合い、接点素子6の第2の組によって接続される。図6の実施形態において、少なくとも一つの垂直導体12は、コンポーネント1の間の相互干渉を防止するために、第1のコンポーネント及び第2のコンポーネントの間に位置する。
【0026】
図5及び図6の両実施形態において、第3の配線層10は、第2の配線層7の第1の導電パターン8に対応する導電パターンの形にパターン化される。このことはまた、第3の配線層10内の導電パターンも、上述した開口9に対応する開口と、各コンポーネント1及び第4の配線層13内の導電線の間に位置する部分とを設けるように設計されていることを意味する。しかし、これは第4の配線層13の方向にEMI保護の必要がない場合には必要でない。その場合、第3の配線層10は、例えば、省略したり又は配線目的で使用したりすることができる。
【0027】
図1から図6の実施形態は、本明細書に基づいて当業者によって容易に考察される様々な電子モジュールの幾つかのみを例示したものである。
【0028】
実施形態の多くは埋め込みコンポーネント1がチップであるように記載されている。チップ1は、その活性表面上にマイクロエレクトロニクスデバイスを含むタイプであってもよい。この場合には、マイクロエレクトロニクスデバイスと導電線4との間のクロストークを防止するために、第2の配線層7内の第1の導電パターン8の一部は、例えば、図1から図4に示すように、マイクロエレクトロニクスデバイス及び導電線4の間に位置する。第1の導電パターン8は、接地電位と接続することができる。
【0029】
電磁干渉からの保護は、図2、図3及び図6に示すようにチップ1の周囲に垂直導体12を設けることによって、更に強化することができる。このような垂直導体12は、第2の導電パターン11及び/又は第2の配線層7内の第1の導電パターン8に接続するのが好適である。垂直導体12は、また、第2の導電パターン11及び第1の導電パターン8と同様に接地することができる。図2、図3及び図6に示される形状は、チップ1の周囲に、全ての方向の干渉からチップを保護するシールドを形成する。シールドは電磁界及び電磁放射の関連した周波数を遮断するために、十分に小さい隙間だけを有するように設計することができる。このような隙間は、例えば、垂直導体間で、接点素子6のために作られた開口によって形成することができる。
【0030】
図1から図6の実施形態の誘電体5は、製造プロセスの間、積層化によって一緒に結合される少なくとも2層の誘電体材料層を備える。誘電体は、このような層を3つ、4つ又は任意の所望の数だけ積層することによって形成することもできる。層状の誘電体材料に加えて、例えば、誘電体は絶縁接着剤からなる部分を含むこともできる。例えば、チップ1の活性表面及び第1の導電パターン8の間の誘電体5の一部は、慣習的に例えば電気絶縁接着剤とすることができる。一般に、層は、相互に同じ誘電体材料又は材料を含むか、又は異なる誘電体材料とすることができる。層のうちの少なくとも1つは、例えば、FR4シートからなる層のようなガラス繊維で補強されたエポキシ層であってもよい。また、回路基板製造業では周知のように、他の層及び材料を使用することができる。
【0031】
本実施形態の誘電体5に関する1つの特徴は、誘電体がチップ1のようなコンポーネントを囲むということである。誘電体5はまた、導電線4、接点素子6、及び第1の導電パターン8を囲むことができ、よってそれらを埋め込み回路構造として結合することができる。
【0032】
図1から図6で分かるように、第2の配線層7の第1の導電パターン8は、少なくとも一つの開口9を画成し、接点素子6は前記少なくとも一つの開口9を通過する。開口9は多くの異なる形状とすることができ、それらの一部は、図15から図21を参照することによって更に詳細に記載される。開口9は、例えば、環状、円形状、溝状、又は矩形状であってもよい。
【0033】
図1から図6の実施形態において、第1の配線層3及び第2の配線層7は平らであり、接点素子6は、第1の配線層3及び第2の配線層7の平面に対して垂直な方向に、接点ランド2から各導電線4までまっすぐに伸びる。このように、接点素子6の長さは、接点ランド2の表面から各導電線4までの距離と一致する。したがって、接点素子6は短い。短くてまっすぐな接点素子6は、例えば、ワイヤボンディングされた接点素子と比較して強化された電気特性を提供する。
【0034】
図7から図14は、幾つかの実施形態による電子モジュールを製造するための幾つかの可能な製造方法を述べる。しかし、任意の好適な方法を使用することができる。
【0035】
図7によれば、積層状の箔材を出発材料として選択することが可能である。選択された箔材は、例えば、2層の銅と、それらの間の絶縁層とを含むことができる。銅層のうちの1つは第1の配線層3のための材料を提供し、他の層は第2の配線層7の金属を構成する。銅箔の厚みは、例えば3から5マイクロメートルである。第1の配線層3及び第2の配線層7の厚みは、互いに等しくても相違させてもよい。絶縁層の厚みは、好適には30マイクロメートル未満である。図7の実施形態において、絶縁層の厚みは10マイクロメートルである。
【0036】
次に、図7に示すように箔材に穴を開ける。図中の大きいほうの穴は、電子モジュールの開口9を形成する。このような穴は、幾つかの化学的又は機械的製造方法のうちの1つによって製造することができる。可能な方法は、例えば、銅の選択化学エッチング及び絶縁層のレーザせん孔と、銅の選択的な化学エッチング及び絶縁層の化学エッチングと、異なるビームサイズを用いた箔材のレーザせん孔とを含む。第2の配線層7の材料を貫通する開口9に加えて、小さいほうの穴を、第1の配線層3の材料に形成する。本明細書において、これらの穴をコンタクトホール16と呼ぶ。コンタクトホール16は開口9より小さく、第2の配線層7の平面上のそれらの投影は完全に開口9の範囲内に含まれる。また、後で製造される接点素子6が第2の配線層7と短絡しないことを保証するために、コンタクトホール16の投影及び開口9の間に隙間が設けられる。その代わり、それらの間には誘電体5の一部がある。絶縁層3に製造される穴のサイズは、しかしながら現段階では重要でない。穴は、後でチップ1を取り付けるときに絶縁接着剤で満たされる。一般に、絶縁層3に製造される穴は、通常、コンタクトホール16又は開口19とほぼ同一サイズである。このような穴構造は、例えば、一連のレーザせん孔のプロセスによって製造される。例えば、所望のサイズを生成するためにCO2及びUVのレーザプロセスの両方を使用することが可能である。
【0037】
図7はまた、点線で描画されるキャリア箔17を示す。キャリア箔17は任意であるが、製造プロセスにおいてある利益をもたらす。コンタクトホール16用の穴は、キャリア箔17を貫通してもしなくてもよく、これは結果に効果の差がない。したがって、出発材料は、例えば、キャリアを有する適切な箔とすることができる。キャリアは、任意の好適な厚さの、任意の好適な市販の材料とすることができる。この実施形態では、キャリア箔17の材料は、銅である。キャリア箔17は、後で、配線層3に向き合っているキャリア箔17の表面上のリリース層によって円滑に、上記の箔構造から取り外される。
【0038】
図8は、チップ1の取り付けを含むプロセスの次のステップを示す。接点ランド2がコンタクトホール16に関して正しく位置するように、チップ1を箔に位置合わせする。チップを、絶縁接着剤18を用いて箔に取り付ける。チップはまた、接点ランド12上に前もって作られた接点バンプを有することもできる。その時、接点バンプを、コンタクトホール16に関して位置合わせする。
【0039】
次に、チップ1を、誘電体5の一部を形成する絶縁材料に埋め込む。これは、図9に示される。添加絶縁材料は、例えば、プリプレッグとすることができる。そして、該当する場合には、キャリア箔17は取り外される。
【0040】
次のステップは、CO2レーザアブレーションによるマイクロビアクリーニングプロセスである。この工程中、コンタクトホール16を、接点ランド2又は接点バンプのような他の接点端子の表面まで開ける。同時に、このような接点ランド2又は端子の表面も洗浄する。
【0041】
次に、図10に示すように、マイクロビア金属化を実行する。これは、例えば、マイクロビアへの銅堆積によって行うことができる。この工程中、コンタクトホール16を、一つ又は一つ以上の銅のような導電材料で満たす。ふさがれたコンタクトホール16は、接点素子6を形成する。冶金学的観点からすると、このような接点素子6は、接点ランド2の表面から第1の配線層3の穴に達する。しかし、本明細書の接点素子6の高さを参照すると、接点素子6は第1の配線層3の表面で端部と考えられ、接点素子6の残りの金属は第1の配線層3内の導電線4の一部と考えられる。この仮定は現実的であるが、すでに上述したように、冶金学的観点からすると、導電線4の穴内に接点素子6の材料が突出する。
【0042】
図10はまた、コア層のパターニングステップを示しており、このステップにおいて、導電線4を形成するために第1の配線層3をパターン化する。公知技術のパターニングプロセスのうちの1つを使用することができる。
【0043】
図10のモジュールから、例えば、半田マスク及びNI/Auめっき、又はOSPといった、表面を処理ステップによって続けることが可能である。
【0044】
図11から図14は、幾つかの代替の製造方法を示す。しかし、前記実施形態による電子モジュールの製造に使用できる幾つかの他の製造方法も存在する。
【0045】
図11は、出発材料として銅箔を使用することを示す。この銅箔は、電子モジュールの第2の配線層7の材料を形成することを目的とする。銅箔は、開口9を設けるために穴を開ける。これは、上で図7を参照して記載されているステップに対応する。
【0046】
図12は、チップ1の取付けを含むプロセスの次のステップを示す。接点ランド2が開口9に関して正しく位置するように、チップ1を銅箔に位置合わせする。チップを、絶縁接着剤18を用いて箔に取付ける。チップはまた、接点ランド12上に前もって作られた接点バンプを有することもできる。その場合には、接点バンプを、コンタクトホール16に関して位置合わせする。
【0047】
次に、チップ1を、誘電体5の一部を形成する絶縁材料に埋める。これは、図13に示される。添加絶縁材料は、例えば、プリプレッグとすることができる。さらに、銅箔が第1の配線層3を形成するために、構造内に積層される。この銅箔は、上述した実施形態のように、誘電体材料層によって第2の配線層7から分離される。また、図2から図6の実施形態による第3の配線層10のような更なる配線層を形成するために、構造内に少なくとも一つの更なる銅箔を積層することも可能である。
【0048】
次に、コンタクトホール16が、例えばレーザによって作られる。コンタクトホール16を、接点ランド2、又は接点バンプのような他の接点端子の表面まで開ける。図13に、このステップ後の構造を示す。
【0049】
図13のフェーズの後、図14に示すように、マイクロビア金属化プロセスを実行する。これは、図10を参照して上述したようになされる。図14は、また、第1の配線層3及び第3の配線層10をパターン化して導電線及び導電プレートのような他の所望の導体パターンを形成することを示す。
【0050】
前記実施形態による電子モジュールの製造に他の方法を使用することもできる。このような他の考えられる方法の例は、参照することによりここに引用される米国特許出願番号第10/550023号、第10/572340号、第11/659190号、第11/570673号、第11/667429号、第11/791547号、第11/587586号、及び第11/917711号に記載されている方法の変形例を含む。
【0051】
図15は、チップ1の活性表面上の1つの考えられる接点ランド2の形状の概略図を示す。図16は、図15のチップと一緒に使用できる第1の導電パターン8及び開口9の1つの考えられるデザインを示す。図16は、電子モジュールの第2の配線層7に沿った断面図である。図15は、原則として、例えば、図1から図6の電子モジュールのいずれからも取り出される断面図を示す。図16に示すように、本実施形態は、接点素子6の各々に対して個別の開口9を有する。
【0052】
図17は、図16に示される接点素子6の形状と一緒に使用できる導電線4の1つの考えられる形状を表す。
【0053】
図18は、チップ1の活性表面上の他の考えられる接点ランド2の形状の概略図を示す。図19は、図18のチップと一緒に使用できる第1の導電パターン8及び開口9の1つの考えられるデザインを示す。図16の場合と同様に、図19は電子モジュールの第2の配線層7に沿った断面図であり、図1から図6の電子モジュールから取り出される断面図を示す。図19に示すように、本実施形態は2つの溝状の開口9を有し、接点素子6のうちの2つ以上は溝状の開口9の両方を通過する。
【0054】
図20は、図19に示される接点素子6の形状と一緒に使用できる導電線4の1つの考えられる形状を表す。図20はまた、導電線4上に製造される端子パッド14を示す。このように、図18から図20は、非常にコンパクトなコンポーネントパッケージを製造することが可能であることを示す。例えば、端子パッド14をチップ1の位置にさえ配置することができる。コンポーネントパッケージがチップ1及び導電線4の間に第1の導電パターン8を含むので、このコンパクトな設計を、端子パッド14を通る信号とチップ1自体との間のクロストークの恐れなしに行うことができる。
【0055】
電子モジュールのさまざまな要素の寸法を、設計される実施形態のアプリケーションの要求に従って選択することができる。本明細書の図面は、正しいスケールで描画されておらず、実施形態による関連する特徴の相関関係を例示するために描かれている。しかし、関連する寸法のための幾つかの拘束力のないガイドラインを、図21を参照して以下に述べる。開示された寸法はまた、上述の図1から図20の実施形態において使用することができ、さまざまなアプリケーション用の電子モジュールを開発するための出発点とすることができる。
【0056】
最初に、実施形態は、電子モジュールの開口9の各々が、第1の導電パターン8内に形成される外周面によって画成されるものと仮定する。第2の配線層7が平らな場合には、このような外周面は第2の配線層7の平面に対して典型的にほぼ垂直である。外周面は、例えば、開口9用の穴をせん孔することによって形成することができる。接点素子6は開口9を通過するので、各接点素子6はそれぞれの外周面に向かい合う外面を有する。
【0057】
すでに上述したように、接点素子6は第1の導電パターン8と接触せずに分離され、各外周面と接点素子6の各外面との間に間隔dが存在する。間隔dは、典型的に100マイクロメートル未満である。多くのアプリケーションのための良好な値は、10から50マイクロメートルの範囲の中で選択できる。開口9の形状が接点素子6の断面図の形状と同一でない場合、又は接点素子6が開口9の中心にない場合には、間隔dは接点素子6周囲で方向によって異なることとなる。このように、間隔dは、方向又は角度の関数である。このような場合、最小間隔dmin及び最大間隔dmaxは両方とも、例えば上記の基準に従って選択することができる。もちろん、最小間隔dminをより短く、例えば5マイクロメートルとして設計することができる。
【0058】
複数の接点素子6が1つの個別の開口9を通過する実施形態においては、間隔dを外周面の各点から接点素子6の最も近い外面までの距離として規定することが、最も実用的である。そして、少なくとも設計の出発点として、上記のガイドラインに従うことができる。
【0059】
図21はまた、チップ1及び第2の配線層7の第1の導電パターン8の間の間隔tsを示す。間隔tsは、例えば30マイクロメートル未満である。良好な値は、例えば5から20マイクロメートルである。図21の実施形態において、間隔tsは、10マイクロメートルである。
【0060】
すでに上述したように、各接点素子6は、各接点ランド2から各導電線4までの高さ(高さh)を有する。高さhは、例えば70マイクロメートル未満である。良好な値は、例えば、10から30マイクロメートルの範囲から選択できる。図の実施形態において、高さhは20マイクロメートルである。すでに上述したように、接点素子6として機能する金属素子の高さは上記高さhと異ならせることができる。図21の実施形態において、このような金属素子の高さは、h+t4である。
【0061】
各接点素子6はまた、チップ1及び各接点ランド2の表面と平行な方向に最大幅wmaxを有する。この最大幅wmaxは、例えば50マイクロメートル未満を選択することができる。もちろん、より大きな幅を有する接点素子6を製造することは可能であるが、実施形態は非常に狭い接点素子6を生産することも可能にする。幅wmaxは、例えば20から40マイクロメートルの範囲から選択することができる。図21の実施形態において、幅wmaxは30マイクロメートルである。実施形態において、接点素子6は丸いので、最大幅wmaxは接点素子6の最小幅wminに事実上等しい。接点素子6が幾つかの他の形、例えば矩形である場合には、最大幅wmax及び最小幅wminは共に上記の定義された範囲内で選択することができる。技術者によって理解されるように、形状は、高さhに対して垂直な平面に沿った断面の形状に関連する。
【0062】
図21はまた、開口9の幅woを示す。これは、接点素子6に関連する幅及び接点素子6の両側の必須の間隔dから決定することができる。1つの丸い接点素子6を収容している各環状開口9の場合には、幅woは30から100マイクロメートルの範囲内とすることができる。図21の実施形態において、幅woは50マイクロメートルである。
【0063】
図21に示される他の寸法は、厚みt4、t8、及びtiである。厚みt4及びt8は10マイクロメートル未満、例えば3から5マイクロメートルの範囲内とすることができる。図21の実施形態において、t4は5マイクロメートルであり、t8は3マイクロメートルである。厚みtiは、20マイクロメートル未満、例えば5から10マイクロメートルの範囲内とすることができる。図21の実施形態において、tiは7マイクロメートルである。
【0064】
上記説明から明らかなように、第1の配線層3は、第1の配線層3の導電線4内を伝わる信号による電磁干渉からコンポーネントを保護するように設計することができる。そのような一つの実施形態において、コンポーネント1は半導体チップであり、第1の配線層3及び第2の配線層7はほぼ平らでかつ平行である。また、コンポーネント1及び第1の配線層3の間に位置する導電パターンの一部は、第1の配線層3の導電線4を伝わる信号による電磁干渉から半導体コンポーネントを保護するために、ほぼ途切れがない。
【0065】
第1の配線層3内の信号による電磁干渉からコンポーネントを保護するための他の実施形態によれば、コンポーネント1は第1の配線層3に向かい合う第1の表面を有し、接点端子2の少なくとも幾つかは第1の表面上にある。第1の表面は第1の面積を有し、第1の導電パターンは、前記第1の面積より大きい第2の面積を有するプレートを画成する。さらに、プレートは、コンポーネント1及び第1の配線層3の間に位置する導電パターンの一部を含み、接点素子6が通過する少なくとも一つの開口9を備える。
【0066】
上述の記載は、本発明を例示するだけであり、請求項によって請求される保護の範囲を制限することを意図としない。請求項はまた、それの均等物を包摂し、文字通り解釈されないことを意図とする。
【符号の説明】
【0067】
1 コンポーネント
2 接点端子
3 第1の配線層
4 導電線
5 誘電体
6 接点素子
7 第2の配線層
8 第1の導電パターン
9 開口
10 第3の配線層
11 第2の導電パターン
12 垂直導体
13 第4の配線層
14 端子パッド
16 コンタクトホール
17 キャリア箔
18 絶縁接着剤
【技術分野】
【0001】
本発明は、能動マイクロチップ又は受動コンポーネントのような埋め込みコンポーネントを含む電子モジュールに関する。係る電子モジュールは、埋め込みコンポーネントに加え、コンポーネントを囲む少なくとも一つの配線層及び誘電体を含む。
【0002】
特に、本発明は、埋め込みコンポーネント及び配線層内の導電線に影響を及ぼす起こり得る電磁干渉を考慮した電子モジュールに関する。
【背景技術】
【0003】
特許文献1には、無線周波数(RF)及びミリ波の回路コンポーネントのパッケージング分野に問題があることが教示されている。RFエネルギーは隣接するRFパスへの結合によって失われるので、平行なRFパスによりRF信号の転送効率が低下するという点に難点がある。特許文献1に記載の技法は、水平方向、すなわち基板平面に対して平行な方向の電気的又は電磁気的な絶縁を提供することに関する。基板に対して垂直方向の絶縁は、従来、基板の1つの表面上の金属バックプレーン、及び上側表面上の金属化層によって提供される。これは、単一基板上に取付けられた密接に隣接したRF又はミリ波の回路コンポーネントの水平方向の電気絶縁を増加させるために、回路モジュール間に連続した金属絶縁壁を形成することによって達成される。
【0004】
特許文献2には、電磁干渉から保護するシールドを、埋め込みコンポーネントの周囲に設けることが開示されている。シールドでコンポーネントをほぼ完全に取り囲むことができる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】米国特許第6131269号
【特許文献2】米国特許第6991966号
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、モジュール内の電磁干渉を保護できる電子モジュール用の新規な構造を作ることである。
【課題を解決するための手段】
【0007】
本発明の一態様によれば、第1の配線層内の導電線を備える電子モジュールを提供する。さらに、前記電子モジュールは、少なくとも一部が前記コンポーネント及び前記第1の配線層の間に位置する導電パターンを有する第2の配線層を備える。この導電パターンが、前記コンポーネントと前記第1の配線層との間のEMIシールドを形成する。前記コンポーネントと前記第1の配線層内の前記導電線との間の必要な電気的接続を形成するために、前記第2の配線層を通過する接点素子も設けられる。
【発明の効果】
【0008】
本発明によれば、コンポーネントに接続された導電線が相互電磁干渉の危険なしにコンポーネントの上方に導かれる電子モジュールを構成することが可能になる。これは、顕著な利点であり、これにより幾つかの有用な実施形態が可能となる。
【0009】
例えば、ある実施形態によれば、信号線及び端子パッドがコンポーネントの上方に位置するように、コンポーネントパッケージ及び他の電子モジュールを設計することが可能となる。また、他の実施形態によれば、信号線及び端子パッドを、埋め込みマイクロ回路の活性表面の上方に位置させることさえ可能となる。従って、サイズ及び配線面積の大幅な節約を達成することができる。また、これらの実施形態によれば、設計の柔軟性も増加する。
【0010】
本発明及び本発明の利点をより完全に理解するために、本発明を実施例を用いて、以下の図面を参照して説明する。
【図面の簡単な説明】
【0011】
【図1】第1の実施形態による電子モジュールの断面図である。
【図2】第2の実施形態による電子モジュールの断面図である。
【図3】第3の実施形態による電子モジュールの断面図である。
【図4】第4の実施形態による電子モジュールの断面図である。
【図5】第5の実施形態による電子モジュールの断面図である。
【図6】第6の実施形態による電子モジュールの断面図である。
【図7】一実施形態による電子モジュールの製造時の1つの中間処理ステップの断面図である。
【図8】図7のステップの後の他の中間処理ステップを示す図である。
【図9】図8のステップの後の更なる中間処理ステップを示す図である。
【図10】図9のステップの後の更なる処理ステップを示す図である。
【図11】他の実施形態による電子モジュールの製造時の1つの中間処理ステップの断面図である。
【図12】図11のステップの後の他の中間処理ステップを示す図である。
【図13】図12のステップの後の更なる中間処理ステップを示す図である。
【図14】図13のステップの後の更なる処理ステップを示す図である。
【図15】1つの可能な形状のコンポーネントの活性表面の概略図である。
【図16】図15のコンポーネントを使用する際の、接地層及び接点素子の1つの可能な形状の概略図である。
【図17】図15のコンポーネントを使用する際の、信号配線層及び接点素子の1つの可能な形状の概略図である。
【図18】他の可能な形状の他のコンポーネントの活性表面の概略図である。
【図19】図18のコンポーネントを使用する際の、接地層及び接点素子の1つの可能な形状の概略図である。
【図20】図18のコンポーネントを使用する際の、信号配線層、接点素子、及び端子パッドの1つの可能な形状の概略図である。
【図21】一実施形態による1つの接点部の断面図である。
【発明を実施するための形態】
【0012】
図1から図6は、電子モジュールの6つの実施形態を示す。図1から図6の実施形態において、電子モジュールは、活性表面上に接点ランド2を有するチップ1を含む。このように、図1から図6の実施形態において、コンポーネント1としてチップが用いられる。しかし、コンポーネント1はチップである必要はなく、一般に、実施形態においていかなる好適なコンポーネント1も使用することができる。
【0013】
図1から図6に記載されているチップ1は、マイクロ回路のようないかなる半導体チップでもよい。マイクロ回路の場合には、チップ1は、その活性表面上の前処理されたマイクロエレクトロニクスデバイスと、典型的にはチップの活性表面を保護する、マイクロエレクトロニクスデバイスを覆うパッシベーション層とを備える。しかし、図1から図6の実施形態のチップ1はいわゆるベアチップ、すなわちパッケージングプロセスが施されてなく、実質的に、半導体製造プロセス及び後続するダイシングされたままの形状のチップである。チップは、接点ランド2上に前処理された接点バンプを有してもよいし、又はこのような接点バンプのないバンプレスのチップ1であってもよい。このように、接点ランドという用語は、半導体製造工場において製造される導電表面に関連する。しかし、このような接点ランド2は、その上にバンププロセスによって製造されるバンプ構造を有してもよい。
【0014】
図1から図6の実施形態はチップ1を含む電子モジュールを記載するが、本発明はチップ又はマイクロ回路を使用することに限定されない。チップの代わりに、任意の好適なコンポーネントを使用することができる。このように、上記の実施形態に記載されたチップ1は、必要に応じて、LED、レジスタ、コンデンサ、インダクタンスコイル等と交換可能である。好適に配置された接点ランド2又は対応する端子を有する適切なサイズの全てのコンポーネントを、記載されている電子モジュール内で使用することができる。
【0015】
図1から図6の実施形態において、電子モジュールは、第1の配線層3と、第2の配線層7とを備える。第1の配線層3及び第2の配線層7は、通常銅でできているパターン化された導体層である。パターニングは、レーザ又は化学エッチングを伴うフォトリソグラフィのような、任意のパターニング技術によって行なうことができる。本明細書において、第1の配線層3のパターンは主として電気信号の導電又は電圧の供給に使用されるので、導電線4と呼ぶ。一方、第2の配線層7のパターンは、幾つかの実施形態では接地面又は電磁干渉に対するシールドとしてのみ作用するので、単に第1の導電パターン8と呼ぶ。しかし、第2の配線層7内の第1の導電パターン8が、電気信号の伝導又は電圧の供給のための導電線を更に備える実施形態もある。第2の配線層7内のこれらの導電線は、導電ビア(開口9)によって、導電線4のような他の配線層の導電線に接続することがきる。
【0016】
図1から図6の実施形態において、第2の配線層7内の第1の導電パターン8の少なくとも一部は、チップ1及び第1の配線層3の間に位置する。この配置により、チップ1と、信号線として使用できる第1の配線層3内の導電線4との間のクロストークを防止する。
【0017】
図1から図6による電子モジュールは、導電線4及び第1の導電パターン8を支持する誘電体5を更に備える。誘電体5はまた、チップ1及び第1の導電パターン8の間の隙間を満たす。誘電体5は、電気絶縁体の役割をし、更に、単一の構造体として一緒にチップ1、導電線4、及び第1の導電パターン8を結合して取り付ける機械構造素子の役割をする。
【0018】
また、図1から図6に示される電子モジュールは、チップ1の接点ランド2の少なくとも幾つか及び第1の配線層3内の導電線4の少なくとも幾つかの間の電気接続を提供する接点素子6を備える。接点素子6は、例えば金属でできている。接点素子6は、例えば、化学気相蒸着及び/又は電解めっきによって生成される固体金属構造とすることができる。接点素子6は、例えば2以上の金属層を含むことができる。また、接点素子6は1つの金属だけでできていてもよい。このような1つの金属は、例えば銅(Cu)である。接点ランド2がアルミニウム(Al)でできており、接点素子6の材料が主に銅である場合には、アルミニウム及び銅の間に中間層を使用するのが有益である。このような中間の層は、クロム(cr)、チタンタングステン(TiW)、ニッケル(Ni)及び金(Au)のうちの少なくとも1つを含むことができる。
【0019】
図1を参照するに、第1の実施形態による電子モジュールが示されている。第1の実施形態による電子モジュールは、例えばコンポーネントパッケージとすることができる。対応する構造は、回路基板のような、2つ又は幾つかの埋め込みチップ1を備える電子モジュールとして使用することもできる。
【0020】
図2は、第2の実施形態による電子モジュールの一部を示す。このような一部は、例えばコンポーネントパッケージ又は回路基板の一部とすることができる。
【0021】
図3及び図4は、それぞれ第3及び第4の実施形態による電子モジュールの一部を示す。第2の実施形態のように、第3及び第4の実施態様もまた、例えばコンポーネントパッケージ又は回路基板の一部として使用することができる。
【0022】
図1から図4に示される第1から第4の各実施形態において、チップ1は誘電体5に埋め込まれる。しかし、このことは必須ではなく、チップ1の後面、すなわち活性表面と反対側の表面は覆われないままとする実施形態も考えることができる。
【0023】
図2から図4によって示されるように、電子モジュールは、チップ1が第2の配線層7及び第3の配線層10の間で囲まれるように、チップ1の後面に第3の配線層10を更に備えることができる。このような第3の配線層10は、第2の導電パターン11を提供するためにパターン化することもできる。当業者にとって明らかなように、図4に示される第4の配線層のような配線層を更に加えることもできる。図1から図4によって示される実施形態において、全ての配線層は誘電体5内に埋め込まれる。しかし、このことは必須でなく、最も外側の配線層は誘電体5の表面上に配置して露出させることもできる。
【0024】
図5は、図4の実施形態のように、4つの配線層を有する第5の実施形態を示す。図5の実施形態において、コンポーネント1は、コンポーネント1の両側で接点端子2を有する。コンポーネントは、少なくとも別の1つの接点端子2が第1の配線層3と向かい合い、少なくとも1つの接点端子2が第4の配線層13と向かい合うように埋め込まれる。電子モジュールは、コンポーネントが接点素子6によって第1の配線層3及び第4の配線層13と直接電気接続されるように、コンポーネント1の両側に接点素子6を備える。
【0025】
図6は、図4及び図5の実施形態のように4つの配線層を有する第6の実施形態を示す。図6の実施形態は、図2及び図3を参照して説明された実施形態のように、少なくとも一つの垂直導体12を含む。図6の実施形態は、第1のコンポーネント1の接点端子2が第1の配線層3と向かい合い、少なくとも2つのコンポーネント1を備え、接点素子6の第1の組によって接続される。加えて、電子モジュールは少なくとも1つの第2のコンポーネント1を備え、第2のコンポーネント1の接点端子2が第4の配線層13と向かい合い、接点素子6の第2の組によって接続される。図6の実施形態において、少なくとも一つの垂直導体12は、コンポーネント1の間の相互干渉を防止するために、第1のコンポーネント及び第2のコンポーネントの間に位置する。
【0026】
図5及び図6の両実施形態において、第3の配線層10は、第2の配線層7の第1の導電パターン8に対応する導電パターンの形にパターン化される。このことはまた、第3の配線層10内の導電パターンも、上述した開口9に対応する開口と、各コンポーネント1及び第4の配線層13内の導電線の間に位置する部分とを設けるように設計されていることを意味する。しかし、これは第4の配線層13の方向にEMI保護の必要がない場合には必要でない。その場合、第3の配線層10は、例えば、省略したり又は配線目的で使用したりすることができる。
【0027】
図1から図6の実施形態は、本明細書に基づいて当業者によって容易に考察される様々な電子モジュールの幾つかのみを例示したものである。
【0028】
実施形態の多くは埋め込みコンポーネント1がチップであるように記載されている。チップ1は、その活性表面上にマイクロエレクトロニクスデバイスを含むタイプであってもよい。この場合には、マイクロエレクトロニクスデバイスと導電線4との間のクロストークを防止するために、第2の配線層7内の第1の導電パターン8の一部は、例えば、図1から図4に示すように、マイクロエレクトロニクスデバイス及び導電線4の間に位置する。第1の導電パターン8は、接地電位と接続することができる。
【0029】
電磁干渉からの保護は、図2、図3及び図6に示すようにチップ1の周囲に垂直導体12を設けることによって、更に強化することができる。このような垂直導体12は、第2の導電パターン11及び/又は第2の配線層7内の第1の導電パターン8に接続するのが好適である。垂直導体12は、また、第2の導電パターン11及び第1の導電パターン8と同様に接地することができる。図2、図3及び図6に示される形状は、チップ1の周囲に、全ての方向の干渉からチップを保護するシールドを形成する。シールドは電磁界及び電磁放射の関連した周波数を遮断するために、十分に小さい隙間だけを有するように設計することができる。このような隙間は、例えば、垂直導体間で、接点素子6のために作られた開口によって形成することができる。
【0030】
図1から図6の実施形態の誘電体5は、製造プロセスの間、積層化によって一緒に結合される少なくとも2層の誘電体材料層を備える。誘電体は、このような層を3つ、4つ又は任意の所望の数だけ積層することによって形成することもできる。層状の誘電体材料に加えて、例えば、誘電体は絶縁接着剤からなる部分を含むこともできる。例えば、チップ1の活性表面及び第1の導電パターン8の間の誘電体5の一部は、慣習的に例えば電気絶縁接着剤とすることができる。一般に、層は、相互に同じ誘電体材料又は材料を含むか、又は異なる誘電体材料とすることができる。層のうちの少なくとも1つは、例えば、FR4シートからなる層のようなガラス繊維で補強されたエポキシ層であってもよい。また、回路基板製造業では周知のように、他の層及び材料を使用することができる。
【0031】
本実施形態の誘電体5に関する1つの特徴は、誘電体がチップ1のようなコンポーネントを囲むということである。誘電体5はまた、導電線4、接点素子6、及び第1の導電パターン8を囲むことができ、よってそれらを埋め込み回路構造として結合することができる。
【0032】
図1から図6で分かるように、第2の配線層7の第1の導電パターン8は、少なくとも一つの開口9を画成し、接点素子6は前記少なくとも一つの開口9を通過する。開口9は多くの異なる形状とすることができ、それらの一部は、図15から図21を参照することによって更に詳細に記載される。開口9は、例えば、環状、円形状、溝状、又は矩形状であってもよい。
【0033】
図1から図6の実施形態において、第1の配線層3及び第2の配線層7は平らであり、接点素子6は、第1の配線層3及び第2の配線層7の平面に対して垂直な方向に、接点ランド2から各導電線4までまっすぐに伸びる。このように、接点素子6の長さは、接点ランド2の表面から各導電線4までの距離と一致する。したがって、接点素子6は短い。短くてまっすぐな接点素子6は、例えば、ワイヤボンディングされた接点素子と比較して強化された電気特性を提供する。
【0034】
図7から図14は、幾つかの実施形態による電子モジュールを製造するための幾つかの可能な製造方法を述べる。しかし、任意の好適な方法を使用することができる。
【0035】
図7によれば、積層状の箔材を出発材料として選択することが可能である。選択された箔材は、例えば、2層の銅と、それらの間の絶縁層とを含むことができる。銅層のうちの1つは第1の配線層3のための材料を提供し、他の層は第2の配線層7の金属を構成する。銅箔の厚みは、例えば3から5マイクロメートルである。第1の配線層3及び第2の配線層7の厚みは、互いに等しくても相違させてもよい。絶縁層の厚みは、好適には30マイクロメートル未満である。図7の実施形態において、絶縁層の厚みは10マイクロメートルである。
【0036】
次に、図7に示すように箔材に穴を開ける。図中の大きいほうの穴は、電子モジュールの開口9を形成する。このような穴は、幾つかの化学的又は機械的製造方法のうちの1つによって製造することができる。可能な方法は、例えば、銅の選択化学エッチング及び絶縁層のレーザせん孔と、銅の選択的な化学エッチング及び絶縁層の化学エッチングと、異なるビームサイズを用いた箔材のレーザせん孔とを含む。第2の配線層7の材料を貫通する開口9に加えて、小さいほうの穴を、第1の配線層3の材料に形成する。本明細書において、これらの穴をコンタクトホール16と呼ぶ。コンタクトホール16は開口9より小さく、第2の配線層7の平面上のそれらの投影は完全に開口9の範囲内に含まれる。また、後で製造される接点素子6が第2の配線層7と短絡しないことを保証するために、コンタクトホール16の投影及び開口9の間に隙間が設けられる。その代わり、それらの間には誘電体5の一部がある。絶縁層3に製造される穴のサイズは、しかしながら現段階では重要でない。穴は、後でチップ1を取り付けるときに絶縁接着剤で満たされる。一般に、絶縁層3に製造される穴は、通常、コンタクトホール16又は開口19とほぼ同一サイズである。このような穴構造は、例えば、一連のレーザせん孔のプロセスによって製造される。例えば、所望のサイズを生成するためにCO2及びUVのレーザプロセスの両方を使用することが可能である。
【0037】
図7はまた、点線で描画されるキャリア箔17を示す。キャリア箔17は任意であるが、製造プロセスにおいてある利益をもたらす。コンタクトホール16用の穴は、キャリア箔17を貫通してもしなくてもよく、これは結果に効果の差がない。したがって、出発材料は、例えば、キャリアを有する適切な箔とすることができる。キャリアは、任意の好適な厚さの、任意の好適な市販の材料とすることができる。この実施形態では、キャリア箔17の材料は、銅である。キャリア箔17は、後で、配線層3に向き合っているキャリア箔17の表面上のリリース層によって円滑に、上記の箔構造から取り外される。
【0038】
図8は、チップ1の取り付けを含むプロセスの次のステップを示す。接点ランド2がコンタクトホール16に関して正しく位置するように、チップ1を箔に位置合わせする。チップを、絶縁接着剤18を用いて箔に取り付ける。チップはまた、接点ランド12上に前もって作られた接点バンプを有することもできる。その時、接点バンプを、コンタクトホール16に関して位置合わせする。
【0039】
次に、チップ1を、誘電体5の一部を形成する絶縁材料に埋め込む。これは、図9に示される。添加絶縁材料は、例えば、プリプレッグとすることができる。そして、該当する場合には、キャリア箔17は取り外される。
【0040】
次のステップは、CO2レーザアブレーションによるマイクロビアクリーニングプロセスである。この工程中、コンタクトホール16を、接点ランド2又は接点バンプのような他の接点端子の表面まで開ける。同時に、このような接点ランド2又は端子の表面も洗浄する。
【0041】
次に、図10に示すように、マイクロビア金属化を実行する。これは、例えば、マイクロビアへの銅堆積によって行うことができる。この工程中、コンタクトホール16を、一つ又は一つ以上の銅のような導電材料で満たす。ふさがれたコンタクトホール16は、接点素子6を形成する。冶金学的観点からすると、このような接点素子6は、接点ランド2の表面から第1の配線層3の穴に達する。しかし、本明細書の接点素子6の高さを参照すると、接点素子6は第1の配線層3の表面で端部と考えられ、接点素子6の残りの金属は第1の配線層3内の導電線4の一部と考えられる。この仮定は現実的であるが、すでに上述したように、冶金学的観点からすると、導電線4の穴内に接点素子6の材料が突出する。
【0042】
図10はまた、コア層のパターニングステップを示しており、このステップにおいて、導電線4を形成するために第1の配線層3をパターン化する。公知技術のパターニングプロセスのうちの1つを使用することができる。
【0043】
図10のモジュールから、例えば、半田マスク及びNI/Auめっき、又はOSPといった、表面を処理ステップによって続けることが可能である。
【0044】
図11から図14は、幾つかの代替の製造方法を示す。しかし、前記実施形態による電子モジュールの製造に使用できる幾つかの他の製造方法も存在する。
【0045】
図11は、出発材料として銅箔を使用することを示す。この銅箔は、電子モジュールの第2の配線層7の材料を形成することを目的とする。銅箔は、開口9を設けるために穴を開ける。これは、上で図7を参照して記載されているステップに対応する。
【0046】
図12は、チップ1の取付けを含むプロセスの次のステップを示す。接点ランド2が開口9に関して正しく位置するように、チップ1を銅箔に位置合わせする。チップを、絶縁接着剤18を用いて箔に取付ける。チップはまた、接点ランド12上に前もって作られた接点バンプを有することもできる。その場合には、接点バンプを、コンタクトホール16に関して位置合わせする。
【0047】
次に、チップ1を、誘電体5の一部を形成する絶縁材料に埋める。これは、図13に示される。添加絶縁材料は、例えば、プリプレッグとすることができる。さらに、銅箔が第1の配線層3を形成するために、構造内に積層される。この銅箔は、上述した実施形態のように、誘電体材料層によって第2の配線層7から分離される。また、図2から図6の実施形態による第3の配線層10のような更なる配線層を形成するために、構造内に少なくとも一つの更なる銅箔を積層することも可能である。
【0048】
次に、コンタクトホール16が、例えばレーザによって作られる。コンタクトホール16を、接点ランド2、又は接点バンプのような他の接点端子の表面まで開ける。図13に、このステップ後の構造を示す。
【0049】
図13のフェーズの後、図14に示すように、マイクロビア金属化プロセスを実行する。これは、図10を参照して上述したようになされる。図14は、また、第1の配線層3及び第3の配線層10をパターン化して導電線及び導電プレートのような他の所望の導体パターンを形成することを示す。
【0050】
前記実施形態による電子モジュールの製造に他の方法を使用することもできる。このような他の考えられる方法の例は、参照することによりここに引用される米国特許出願番号第10/550023号、第10/572340号、第11/659190号、第11/570673号、第11/667429号、第11/791547号、第11/587586号、及び第11/917711号に記載されている方法の変形例を含む。
【0051】
図15は、チップ1の活性表面上の1つの考えられる接点ランド2の形状の概略図を示す。図16は、図15のチップと一緒に使用できる第1の導電パターン8及び開口9の1つの考えられるデザインを示す。図16は、電子モジュールの第2の配線層7に沿った断面図である。図15は、原則として、例えば、図1から図6の電子モジュールのいずれからも取り出される断面図を示す。図16に示すように、本実施形態は、接点素子6の各々に対して個別の開口9を有する。
【0052】
図17は、図16に示される接点素子6の形状と一緒に使用できる導電線4の1つの考えられる形状を表す。
【0053】
図18は、チップ1の活性表面上の他の考えられる接点ランド2の形状の概略図を示す。図19は、図18のチップと一緒に使用できる第1の導電パターン8及び開口9の1つの考えられるデザインを示す。図16の場合と同様に、図19は電子モジュールの第2の配線層7に沿った断面図であり、図1から図6の電子モジュールから取り出される断面図を示す。図19に示すように、本実施形態は2つの溝状の開口9を有し、接点素子6のうちの2つ以上は溝状の開口9の両方を通過する。
【0054】
図20は、図19に示される接点素子6の形状と一緒に使用できる導電線4の1つの考えられる形状を表す。図20はまた、導電線4上に製造される端子パッド14を示す。このように、図18から図20は、非常にコンパクトなコンポーネントパッケージを製造することが可能であることを示す。例えば、端子パッド14をチップ1の位置にさえ配置することができる。コンポーネントパッケージがチップ1及び導電線4の間に第1の導電パターン8を含むので、このコンパクトな設計を、端子パッド14を通る信号とチップ1自体との間のクロストークの恐れなしに行うことができる。
【0055】
電子モジュールのさまざまな要素の寸法を、設計される実施形態のアプリケーションの要求に従って選択することができる。本明細書の図面は、正しいスケールで描画されておらず、実施形態による関連する特徴の相関関係を例示するために描かれている。しかし、関連する寸法のための幾つかの拘束力のないガイドラインを、図21を参照して以下に述べる。開示された寸法はまた、上述の図1から図20の実施形態において使用することができ、さまざまなアプリケーション用の電子モジュールを開発するための出発点とすることができる。
【0056】
最初に、実施形態は、電子モジュールの開口9の各々が、第1の導電パターン8内に形成される外周面によって画成されるものと仮定する。第2の配線層7が平らな場合には、このような外周面は第2の配線層7の平面に対して典型的にほぼ垂直である。外周面は、例えば、開口9用の穴をせん孔することによって形成することができる。接点素子6は開口9を通過するので、各接点素子6はそれぞれの外周面に向かい合う外面を有する。
【0057】
すでに上述したように、接点素子6は第1の導電パターン8と接触せずに分離され、各外周面と接点素子6の各外面との間に間隔dが存在する。間隔dは、典型的に100マイクロメートル未満である。多くのアプリケーションのための良好な値は、10から50マイクロメートルの範囲の中で選択できる。開口9の形状が接点素子6の断面図の形状と同一でない場合、又は接点素子6が開口9の中心にない場合には、間隔dは接点素子6周囲で方向によって異なることとなる。このように、間隔dは、方向又は角度の関数である。このような場合、最小間隔dmin及び最大間隔dmaxは両方とも、例えば上記の基準に従って選択することができる。もちろん、最小間隔dminをより短く、例えば5マイクロメートルとして設計することができる。
【0058】
複数の接点素子6が1つの個別の開口9を通過する実施形態においては、間隔dを外周面の各点から接点素子6の最も近い外面までの距離として規定することが、最も実用的である。そして、少なくとも設計の出発点として、上記のガイドラインに従うことができる。
【0059】
図21はまた、チップ1及び第2の配線層7の第1の導電パターン8の間の間隔tsを示す。間隔tsは、例えば30マイクロメートル未満である。良好な値は、例えば5から20マイクロメートルである。図21の実施形態において、間隔tsは、10マイクロメートルである。
【0060】
すでに上述したように、各接点素子6は、各接点ランド2から各導電線4までの高さ(高さh)を有する。高さhは、例えば70マイクロメートル未満である。良好な値は、例えば、10から30マイクロメートルの範囲から選択できる。図の実施形態において、高さhは20マイクロメートルである。すでに上述したように、接点素子6として機能する金属素子の高さは上記高さhと異ならせることができる。図21の実施形態において、このような金属素子の高さは、h+t4である。
【0061】
各接点素子6はまた、チップ1及び各接点ランド2の表面と平行な方向に最大幅wmaxを有する。この最大幅wmaxは、例えば50マイクロメートル未満を選択することができる。もちろん、より大きな幅を有する接点素子6を製造することは可能であるが、実施形態は非常に狭い接点素子6を生産することも可能にする。幅wmaxは、例えば20から40マイクロメートルの範囲から選択することができる。図21の実施形態において、幅wmaxは30マイクロメートルである。実施形態において、接点素子6は丸いので、最大幅wmaxは接点素子6の最小幅wminに事実上等しい。接点素子6が幾つかの他の形、例えば矩形である場合には、最大幅wmax及び最小幅wminは共に上記の定義された範囲内で選択することができる。技術者によって理解されるように、形状は、高さhに対して垂直な平面に沿った断面の形状に関連する。
【0062】
図21はまた、開口9の幅woを示す。これは、接点素子6に関連する幅及び接点素子6の両側の必須の間隔dから決定することができる。1つの丸い接点素子6を収容している各環状開口9の場合には、幅woは30から100マイクロメートルの範囲内とすることができる。図21の実施形態において、幅woは50マイクロメートルである。
【0063】
図21に示される他の寸法は、厚みt4、t8、及びtiである。厚みt4及びt8は10マイクロメートル未満、例えば3から5マイクロメートルの範囲内とすることができる。図21の実施形態において、t4は5マイクロメートルであり、t8は3マイクロメートルである。厚みtiは、20マイクロメートル未満、例えば5から10マイクロメートルの範囲内とすることができる。図21の実施形態において、tiは7マイクロメートルである。
【0064】
上記説明から明らかなように、第1の配線層3は、第1の配線層3の導電線4内を伝わる信号による電磁干渉からコンポーネントを保護するように設計することができる。そのような一つの実施形態において、コンポーネント1は半導体チップであり、第1の配線層3及び第2の配線層7はほぼ平らでかつ平行である。また、コンポーネント1及び第1の配線層3の間に位置する導電パターンの一部は、第1の配線層3の導電線4を伝わる信号による電磁干渉から半導体コンポーネントを保護するために、ほぼ途切れがない。
【0065】
第1の配線層3内の信号による電磁干渉からコンポーネントを保護するための他の実施形態によれば、コンポーネント1は第1の配線層3に向かい合う第1の表面を有し、接点端子2の少なくとも幾つかは第1の表面上にある。第1の表面は第1の面積を有し、第1の導電パターンは、前記第1の面積より大きい第2の面積を有するプレートを画成する。さらに、プレートは、コンポーネント1及び第1の配線層3の間に位置する導電パターンの一部を含み、接点素子6が通過する少なくとも一つの開口9を備える。
【0066】
上述の記載は、本発明を例示するだけであり、請求項によって請求される保護の範囲を制限することを意図としない。請求項はまた、それの均等物を包摂し、文字通り解釈されないことを意図とする。
【符号の説明】
【0067】
1 コンポーネント
2 接点端子
3 第1の配線層
4 導電線
5 誘電体
6 接点素子
7 第2の配線層
8 第1の導電パターン
9 開口
10 第3の配線層
11 第2の導電パターン
12 垂直導体
13 第4の配線層
14 端子パッド
16 コンタクトホール
17 キャリア箔
18 絶縁接着剤
【特許請求の範囲】
【請求項1】
電子モジュールであって、
接点端子(2)を有するコンポーネント(1)と、
導電線(4)を有する第1の配線層(3)と、
前記コンポーネントを埋め込むように、前記コンポーネント(1)の周囲のみならず、前記コンポーネント(1)及び前記第1の配線層(3)の間にも存在する誘電体(5)と、
前記接点端子(2)の少なくとも幾つか及び前記導電線(4)の少なくとも幾つかの間の電気接続を提供する接点素子(6)と、
前記誘電体(5)の内部にあり、第1の導電パターン(8)を有する第2の配線層(7)とを備え、前記第1の導電パターンの少なくとも一部は前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する、電子モジュール。
【請求項2】
請求項1に記載の電子モジュールにおいて、
前記コンポーネントは、マイクロエレクトロニクスデバイスを有するマイクロチップ(1)であり、
前記第1の導電パターン(8)は、前記マイクロエレクトロニクスデバイス及び前記第1の配線層(3)内の前記導電線(4)の少なくとも1つの間に位置する、電子モジュール。
【請求項3】
請求項1又は2に記載の電子モジュールにおいて、
第3の配線層(10)を備え、前記コンポーネント(1)が前記第2の配線層(7)及び前記第3の配線層(10)の間で囲まれ、
前記第3の配線層(10)は第2の導電パターン(11)を有する、電子モジュール。
【請求項4】
請求項3に記載の電子モジュールにおいて、
前記第2の導電パターン(11)及び前記第1の導電パターン(8)を接続し、これより前記コンポーネント(1)の周囲に電磁干渉に対するシールドを形成する垂直導体(12)を備える、電子モジュール。
【請求項5】
請求項1から4のいずれか一項に記載の電子モジュールにおいて、
前記誘電体(5)は、少なくとも2層の誘電体材料を有する、電子モジュール。
【請求項6】
請求項1から5のいずれか一項に記載の電子モジュールにおいて、
前記誘電体(5)は、埋め込み回路構造として、前記コンポーネント(1)、前記導電線(4)、前記接点素子(6)、及び前記第1の導電パターン(8)を囲む、電子モジュール。
【請求項7】
請求項1から6のいずれか一項に記載の電子モジュールにおいて、
前記第1の導電パターン(8)は、少なくとも1つの開口(9)を画成し、
前記接点素子(6)は、前記少なくとも1つの開口(9)を通過する、電子モジュール。
【請求項8】
請求項7に記載の電子モジュールにおいて、
前記少なくとも1つの開口(9)は、前記接点素子(6)の各々に対して個別の開口を有する、電子モジュール。
【請求項9】
請求項7に記載の電子モジュールにおいて、
前記接点素子(6)の少なくとも2つは、1つの共通の開口(9)を通過する、電子モジュール。
【請求項10】
請求項7から9のいずれか一項に記載の電子モジュールにおいて、
前記第1の導電パターン(8)は、前記開口(9)の各々に対し、前記開口(9)を画成する外周面を有し、
前記接点素子(6)の各々は、前記外周面の各々に向かい合う外面を有し、
前記外周面の各々及び前記外面の各々の間に間隔があり、前記間隔は100マイクロメートル未満、例えば5から50マイクロメートルである、電子モジュール。
【請求項11】
請求項1から10のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)及び第2の配線層(7)内の前記第1の導電パターン(8)の間に、30マイクロメートル未満、例えば5から20マイクロメートルの間隔を有する、電子モジュール。
【請求項12】
請求項1から11のいずれか一項に記載の電子モジュールにおいて、
前記接点素子(6)の各々は、前記接点端子(2)の各々から前記導電線(4)の各々までの高さを有し、前記高さは70マイクロメートル未満、例えば10から30マイクロメートルである、電子モジュール。
【請求項13】
請求項1から12のいずれか一項に記載の電子モジュールにおいて、
前記接点素子(6)の各々は、前記コンポーネント(1)及び前記接点端子(2)の各々の表面に対して平行方向に最大幅を有し、前記幅は50マイクロメートル未満、例えば20から40マイクロメートルである、電子モジュール。
【請求項14】
請求項1から13のいずれか一項に記載の電子モジュールにおいて、
前記第1の配線層(3)及び前記第2の配線層(7)は、平らでかつ平行であり、
前記接点素子(6)は、平らな前記第1の配線層(3)及び前記第2の配線層(7)に対して垂直方向に、前記接点端子(2)から前記導電線(4)の各々まで延在している、電子モジュール。
【請求項15】
請求項1から14のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する前記第1の導電パターン(8)の一部は、接地電位へ接続されている、電子モジュール。
【請求項16】
請求項1から15のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、マイクロ回路であり、
前記接点端子(2)は、前記マイクロ回路の表面上の接点ランドに作られる接点バンプである、電子モジュール。
【請求項17】
請求項1から15のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、バンプのないマイクロ回路であり、
前記接点端子(2)は、前記マイクロ回路の表面上の接点ランドである、電子モジュール。
【請求項18】
請求項1から17のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、半導体チップであり、
前記第1の配線層(3)及び前記第2の配線層(7)は、ほぼ平らでかつ平行であり、
前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する前記導電パターンの一部は、前記導電線(4)内を伝わる信号による電磁干渉から前記半導体コンポーネントを保護するためにほぼ途切れがない、電子モジュール。
【請求項19】
請求項1から18のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、前記第1の配線層(3)に向かい合い、第1の面積を有する第1の表面を有し、
前記接点端子(2)の少なくとも幾つかは、前記第1の表面上にあり、
前記第1の導電パターンは、前記第1の面積よりも大きい第2の面積を有するプレートを画成し、
前記プレートは、前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する導電パターンの一部を含み、
前記プレートは、少なくとも一つの開口(9)が設けられ、
前記接点素子(6)は、前記少なくとも一つの開口(9)を通過する、電子モジュール。
【請求項1】
電子モジュールであって、
接点端子(2)を有するコンポーネント(1)と、
導電線(4)を有する第1の配線層(3)と、
前記コンポーネントを埋め込むように、前記コンポーネント(1)の周囲のみならず、前記コンポーネント(1)及び前記第1の配線層(3)の間にも存在する誘電体(5)と、
前記接点端子(2)の少なくとも幾つか及び前記導電線(4)の少なくとも幾つかの間の電気接続を提供する接点素子(6)と、
前記誘電体(5)の内部にあり、第1の導電パターン(8)を有する第2の配線層(7)とを備え、前記第1の導電パターンの少なくとも一部は前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する、電子モジュール。
【請求項2】
請求項1に記載の電子モジュールにおいて、
前記コンポーネントは、マイクロエレクトロニクスデバイスを有するマイクロチップ(1)であり、
前記第1の導電パターン(8)は、前記マイクロエレクトロニクスデバイス及び前記第1の配線層(3)内の前記導電線(4)の少なくとも1つの間に位置する、電子モジュール。
【請求項3】
請求項1又は2に記載の電子モジュールにおいて、
第3の配線層(10)を備え、前記コンポーネント(1)が前記第2の配線層(7)及び前記第3の配線層(10)の間で囲まれ、
前記第3の配線層(10)は第2の導電パターン(11)を有する、電子モジュール。
【請求項4】
請求項3に記載の電子モジュールにおいて、
前記第2の導電パターン(11)及び前記第1の導電パターン(8)を接続し、これより前記コンポーネント(1)の周囲に電磁干渉に対するシールドを形成する垂直導体(12)を備える、電子モジュール。
【請求項5】
請求項1から4のいずれか一項に記載の電子モジュールにおいて、
前記誘電体(5)は、少なくとも2層の誘電体材料を有する、電子モジュール。
【請求項6】
請求項1から5のいずれか一項に記載の電子モジュールにおいて、
前記誘電体(5)は、埋め込み回路構造として、前記コンポーネント(1)、前記導電線(4)、前記接点素子(6)、及び前記第1の導電パターン(8)を囲む、電子モジュール。
【請求項7】
請求項1から6のいずれか一項に記載の電子モジュールにおいて、
前記第1の導電パターン(8)は、少なくとも1つの開口(9)を画成し、
前記接点素子(6)は、前記少なくとも1つの開口(9)を通過する、電子モジュール。
【請求項8】
請求項7に記載の電子モジュールにおいて、
前記少なくとも1つの開口(9)は、前記接点素子(6)の各々に対して個別の開口を有する、電子モジュール。
【請求項9】
請求項7に記載の電子モジュールにおいて、
前記接点素子(6)の少なくとも2つは、1つの共通の開口(9)を通過する、電子モジュール。
【請求項10】
請求項7から9のいずれか一項に記載の電子モジュールにおいて、
前記第1の導電パターン(8)は、前記開口(9)の各々に対し、前記開口(9)を画成する外周面を有し、
前記接点素子(6)の各々は、前記外周面の各々に向かい合う外面を有し、
前記外周面の各々及び前記外面の各々の間に間隔があり、前記間隔は100マイクロメートル未満、例えば5から50マイクロメートルである、電子モジュール。
【請求項11】
請求項1から10のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)及び第2の配線層(7)内の前記第1の導電パターン(8)の間に、30マイクロメートル未満、例えば5から20マイクロメートルの間隔を有する、電子モジュール。
【請求項12】
請求項1から11のいずれか一項に記載の電子モジュールにおいて、
前記接点素子(6)の各々は、前記接点端子(2)の各々から前記導電線(4)の各々までの高さを有し、前記高さは70マイクロメートル未満、例えば10から30マイクロメートルである、電子モジュール。
【請求項13】
請求項1から12のいずれか一項に記載の電子モジュールにおいて、
前記接点素子(6)の各々は、前記コンポーネント(1)及び前記接点端子(2)の各々の表面に対して平行方向に最大幅を有し、前記幅は50マイクロメートル未満、例えば20から40マイクロメートルである、電子モジュール。
【請求項14】
請求項1から13のいずれか一項に記載の電子モジュールにおいて、
前記第1の配線層(3)及び前記第2の配線層(7)は、平らでかつ平行であり、
前記接点素子(6)は、平らな前記第1の配線層(3)及び前記第2の配線層(7)に対して垂直方向に、前記接点端子(2)から前記導電線(4)の各々まで延在している、電子モジュール。
【請求項15】
請求項1から14のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する前記第1の導電パターン(8)の一部は、接地電位へ接続されている、電子モジュール。
【請求項16】
請求項1から15のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、マイクロ回路であり、
前記接点端子(2)は、前記マイクロ回路の表面上の接点ランドに作られる接点バンプである、電子モジュール。
【請求項17】
請求項1から15のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、バンプのないマイクロ回路であり、
前記接点端子(2)は、前記マイクロ回路の表面上の接点ランドである、電子モジュール。
【請求項18】
請求項1から17のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、半導体チップであり、
前記第1の配線層(3)及び前記第2の配線層(7)は、ほぼ平らでかつ平行であり、
前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する前記導電パターンの一部は、前記導電線(4)内を伝わる信号による電磁干渉から前記半導体コンポーネントを保護するためにほぼ途切れがない、電子モジュール。
【請求項19】
請求項1から18のいずれか一項に記載の電子モジュールにおいて、
前記コンポーネント(1)は、前記第1の配線層(3)に向かい合い、第1の面積を有する第1の表面を有し、
前記接点端子(2)の少なくとも幾つかは、前記第1の表面上にあり、
前記第1の導電パターンは、前記第1の面積よりも大きい第2の面積を有するプレートを画成し、
前記プレートは、前記コンポーネント(1)及び前記第1の配線層(3)の間に位置する導電パターンの一部を含み、
前記プレートは、少なくとも一つの開口(9)が設けられ、
前記接点素子(6)は、前記少なくとも一つの開口(9)を通過する、電子モジュール。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【公開番号】特開2010−183084(P2010−183084A)
【公開日】平成22年8月19日(2010.8.19)
【国際特許分類】
【外国語出願】
【出願番号】特願2010−24798(P2010−24798)
【出願日】平成22年2月5日(2010.2.5)
【出願人】(508280209)インベラ エレクトロニクス オサケユキチュア (5)
【Fターム(参考)】
【公開日】平成22年8月19日(2010.8.19)
【国際特許分類】
【出願番号】特願2010−24798(P2010−24798)
【出願日】平成22年2月5日(2010.2.5)
【出願人】(508280209)インベラ エレクトロニクス オサケユキチュア (5)
【Fターム(参考)】
[ Back to top ]