ＵＴＳＯＩウェーハ上に製作された背面照射型撮像装置の背面を電子的にピン止めする方法
ピン止めされた背面を有する背面照射型撮像装置を製作する方法が開示される。第１の絶縁体層が機械的基板の上に重なって形成される。導電層が第１の絶縁体層の上に重なって堆積される。第２の絶縁体層が導電層の上に重なって形成されて第１の構造体を形成し、導電層と第２の絶縁体層との間に境界面が形成され、導電層が、境界面を電気的にピン止めするように境界面の近位にバンド曲がりを引き起こす。個別のデバイス・ウェーハの中に水素が注入されて気泡層を形成する。デバイス・ウェーハの上に重なる最終絶縁体層が形成されて第２の構造体を形成する。第１の構造体と第２の構造体とが結合されて、結合されたウェーハを形成する。実質的に第２の絶縁体層の上に重なる半導体材料を含むシード層を露出するために、気泡層の下にある結合されたウェーハの一部分が除去される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、半導体デバイスの製造およびデバイスの構造である。より詳細には、同分野は、極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）基板を利用する背面照射型半導体撮像デバイスの製造および構造であり、同撮像デバイスの背面は電子的にピン止めされる。
【０００２】
関連出願の相互参照
本出願は、２００８年５月３０日出願の米国特許仮出願第６１／０５７，３２０号の利益を主張するものであり、その開示全体を参照によって本明細書に組み込む。
【背景技術】
【０００３】
薄層化された背面照射型半導体撮像デバイスは、高フィルファクタならびに電荷キャリアの生成および集合の優れた総合効率のために前面照射型撮像装置に対して有利である。そのようなデバイスの所望の特性は、裏面に入射する光または他の放射によって生成された電荷キャリアを前面へ急速に駆動して、画像を汚す恐れがあるいかなる水平変動も回避することである。また、生成されたキャリアの再結合によってデバイスの総合効率および感度が低下するので、キャリアが前面に到達する前のその再結合を最小化するのも望ましい。
【０００４】
この所望の特性は、この層の中に薄い半導体層および高電界を与えることにより達成することができる。電界は背面へ広がることになり、その結果、電子または正孔などの生成されたキャリアが、前面へ迅速に駆動され得る。これは、デバイスの裏面でさらなる処理を必要とし、製造プロセスの複雑さが増す。現行の技法の１つに、半導体ウェーハの化学的薄層化および薄層化後の裏面への「フラッシュ・ゲート」の堆積が含まれる。これは、裏面フラッシュ・ゲートのきわどい厚さ制御を必要とする。別の技法は、分子線エピタキシ（ＭＢＥ）を用いてウェーハの背後へ薄いドーパント層を成長させることを含む。所望の電界をもたらすように用いられるさらに別の既知の方法に、薄層化された半導体層の裏面にドーパントを注入し、それに続いてアニールおよび活性化のために適切な熱処理を行なうことにより、この層の内部にドーピングの勾配を生成するものがある。
【０００５】
これらの方法を従来型の半導体製造プロセスに組み込むのは容易でなく、より高くつく特化された処理を必要とする。したがって、これらの方法は大抵の場合コスト的に効果的でなく、商品の製造には適切でない。
【０００６】
製造プロセスの別の特徴のために、背面照射型撮像装置の背面の近くで生成された電子−正孔対を、背面から離すように駆動する必要がある。背面照射型撮像装置の製造期間を通じて利用されるプロセス・ステップの１つに、シリコン基板の背面薄層化がある。これは、薄層化された背面を露出するための、基板の部分的または完全な除去を含むことがある。薄層化プロセスは、撮像装置の背面上に電気的トラップ領域を導入する。撮像装置の背面または背面の近くに存在する固有のダングリングボンドにより、基板内部で光学的に生成された電子が背面で再結合する傾向がある。したがって、生成された電子が背面に到達し得る場合、量子効率（ＱＥ）が劣化する恐れがある。電荷キャリアが背面へ移動するのを防止するために背面が電気的にピン止めされるように背面を処理する必要があり、すなわち、背面へ移動する生成された電子が撮像装置の前面の方へはね返されるように、背面は十分に高い電子濃度で飽和しているべきである。
【０００７】
電気的にピン止めされた背面は、バンド曲がりのために適切な電界をもたらすことができ、したがって、光生成された電荷キャリアの背面での再結合を防止する。裏面ピン止めは、一般に、適切な不純物タイプのイオン注入および炉アニールによる高温イオン活性化によって達成される。高温炉アニールは、背面の近くに均一で安定したドーピング・プロファイルをもたらす。図１は、電気的にピン止めされた薄層化ｐ型基板の、一般的な裏面ホウ素プロファイルを示す。図１に示された背面でのホウ素濃度勾配は、光学的に生成された電子が背面に移動するのを阻止するのに必要な電界をもたらす。しかし、高温イオン活性化炉アニールは、金属付着など、プロセス・シーケンス上のいくつかの制約を課する。現在、レーザ・アニーリングおよびフラッシュ酸化物堆積などの他の技法が追求されている。しかし、これらの技法は、低価格で生産性が高い背面照射型撮像装置の製造向けには望ましくないと考えられる。また、薄層化プロセスは、薄層化ウェーハ内のストレスなどの歩留まりの問題および厚さの不均一性をもたらす。裏面ピン止めを有する薄層化背面照射型撮像装置を作製する現行の製造技法に関する製作費は、ピン止めされていない製作方法と比較して高い。
【０００８】
撮像装置の前面へ電子を駆動する内部電界を示す、生産性が高い低価格の背面照射型撮像装置を作製するための技法が、Ｓｗａｉｎらによる米国特許第７，２３８，５８３号（「‘５８３特許」）に開示されており、参照によってその全体が本明細書に組み込まれる。‘５８３特許のデバイスは、背面照射型撮像装置が構成される半導体基板をもたらすのに、所望の内部電界に加えて極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）技術を利用する。
【０００９】
‘５８３特許のＵＴＳＯＩ撮像装置を製造するために、開始構造体は、当技術分野でＵＴＳＯＩ基板と称されることがある初期基板である。開始ＵＴＳＯＩ基板は、処理の期間中機械的支持をもたらすように構成された機械的基板（ハンドル・ウェーハ）、絶縁体層１４（例えば埋込みシリコン酸化物層（ＢＯＸ）であり得る）、および半導体基板（「シード層」とも称される）から成る。シード層は、一般にホウ素である高濃度のｐ型またはｎ型のドーパントでドープされる。エピタキシャル層は、ドープされたシード層の上に重なって成長される。エピタキシャル層は、全体の撮像デバイスを仕上げる前面素子を製作するための層をもたらす。エピタキシャル層の成長の期間中、以前にシード層の中へ導入されたドーパントがエピタキシャル層の中へ拡散する。エピタキシャル層の成長が終了したとき、正味の最終ドーピング・プロファイルが生成される。一旦エピタキシャル層が成長すると、半導体製造の既知の方法を用いて、１つまたは複数の撮像素子をエピタキシャル層の中に製作することができる。
【００１０】
所望の正味ドーピング・プロファイルのコンピュータ・シミュレーション結果を示す、‘５８３特許から再現された図２に示されるような所望のドーピング・プロファイルを与えるように、ドーピング・レベル、初期のドーピング・プロファイル、および温度などの処理パラメータが選択される。図２で、領域１３０は絶縁体層に対応し、領域１２０はシード層に対応し、領域１００はエピタキシャル層に対応し、参照番号１２５は、シード層と絶縁体層との間の境界面に対応し、参照番号１１０は、シード層とエピタキシャル層との間の境界面に対応する。
【００１１】
図２は、エピタキシャル層１００の成長後の正味の最終ドーピング・プロファイル１４０を示す。このシミュレートされたプロセスの正味の最終ドーピング・プロファイル１４０は、シード層１２０と絶縁体層１３０との間の境界面１２５で最大値を有し、シード層１２０およびエピタキシャル層１００の内部で境界面１２５からの距離の増加とともに単調に減少するという望ましい特徴を示す。したがって、‘５８３特許のＵＴＳＯＩ背面照射型撮像装置は、シード層１２０と絶縁体層１３０との間の境界面１２５に、シード層１２０およびエピタキシャル層１００の内部で単調に減少する正味のドーピング濃度の導入によって電気的にピン止めされている裏面を有する。
【００１２】
したがって、望ましいにもかかわらず未だ提供されていないものに、ＵＴＳＯＩ技術に基づく薄層化ＣＣＤ／ＣＭＯＳ背面照射型撮像装置を作製するための方法および結果として得られるデバイスがあり、同装置は、ピン止めされた背面および電子を前面へ駆動する内部電界を有するが、単調に減少する正味のドーピング・プロファイルを生成するために不純物を導入する必要がないものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許仮出願第６１／０５７，３２０号
【特許文献２】米国特許第７，２３８，５８３号
【発明の概要】
【００１４】
ピン止めされた背面を有する背面照射型撮像装置を製作する方法を提供することにより、前述の問題が対処され、当技術分野で技術的解決法が達成される。この方法は、機械的基板の上に重なる第１の絶縁体層を形成するステップと、第１の絶縁体層の上に重なる導電層を堆積するステップと、導電層の上に重なる第２の絶縁体層を形成して第１の構造体を形成するステップであって、導電層と第２の絶縁体層との間に境界面が形成され、境界面が電気的にピン止めされるように、導電層が境界面の近位にバンド曲がりをもたらすステップと、半導体材料を含むデバイス・ウェーハを第２の絶縁体層に結合するステップと、実質的に第２の絶縁体層の上に重なるシード層を露出するために半導体材料の一部分を除去するステップとを含む。本発明の一実施形態によれば、結合するステップおよび除去するステップは、半導体材料を含むデバイス・ウェーハを設けるステップと、デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、デバイス・ウェーハの上に重なる最終絶縁体層を形成して第２の構造体を形成するステップと、第１の構造体と第２の構造体とを結合して、結合されたウェーハを形成するステップと、実質的に第２の絶縁体層の上に重なる半導体材料を含むシード層を露出するために気泡層の下にある結合されたウェーハの一部分を除去するステップとをさらに含む。
【００１５】
結合されたウェーハの一部分を除去するステップは、結合されたウェーハを気泡層の面に沿って分割するステップを含むことができる。第１の構造体および第２の構造体は、第１の構造体の第２の絶縁体層と第２の構造体の最終絶縁体層との間に結合される。
【００１６】
この方法は、最終絶縁体層を形成する前記ステップの前に、デバイス・ウェーハの上に重なる第３の絶縁体層を形成するステップであって、第３の絶縁体層を介してデバイス・ウェーハの中に水素を注入して気泡層を作製するステップと、第３の絶縁体層をエッチング除去するステップとをさらに含むことができる。
【００１７】
この方法は、背面照射型撮像装置デバイスを完成するために、シード層の上に重なるエピタキシャル層を成長させるステップと、エピタキシャル層の中に少なくとも１つの撮像素子を製作するステップとをさらに含むことができる。
【００１８】
この方法は、任意選択で、電子を境界面から離してシード層の方へ駆動するためにバイアスを与えるように、エピタキシャル層を通って導電層へ広がる金属接触をエピタキシャル層の表面上に形成するステップをさらに含むことができる。
【００１９】
この方法は、第１の絶縁体層の残りの部分が電磁放射に対する反射防止コーティングとして機能するように、機械的基板の完全な除去に続いて第１の絶縁体層の一部分を除去するステップをさらに含むことができる。
【００２０】
本発明の一実施形態によれば、ピン止めされた背面を有する背面照射型撮像装置を製作する方法は、第１の絶縁体層、実質的に第１の絶縁体層の上に重なる導電層、および導電層の上に重なる第２の絶縁体層を備える第１の構造体であって、導電層と第２の絶縁体層との間に境界面が形成され、導電層が、境界面を電気的にピン止めするように境界面の近位にバンド曲がりを引き起こす第１の構造体を設けるステップと、半導体材料を含むデバイス・ウェーハ、およびデバイス・ウェーハの上に重なる最終絶縁体層を備える第２の構造体を設けるステップと、デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、第１の構造体と第２の構造体とを結合して、結合されたウェーハを形成するステップと、実質的に第２の絶縁体層の上に重なる半導体材料を含むシード層を露出するために気泡層の下にある結合されたウェーハの一部分を除去するステップとを含むことができる。
【００２１】
結果として得られるデバイスは、第１の絶縁体層と、実質的に第１の絶縁体層の上に重なる導電層と、導電層の上に重なる第２の絶縁体層であって、導電層と第２の絶縁体層との間に境界面が形成され、導電層が、境界面を電気的にピン止めするように境界面の近位にバンド曲がりを引き起こす第２の絶縁体層と、第２の絶縁体層の上に重なるシード層とを備えることができる。導電層は金属製でよい。金属はインジウム−スズ酸化物でよい。あるいは、導電層は、ドープされたポリシリコンで作製されてよい。導電層は、約２５オングストロームから３０オングストロームの範囲内の厚さを有することができ、その結果、光学的に透過性である。第２の絶縁体層は、約１５オングストロームの厚さを有してよい。第１の絶縁体層は、約１０００オングストロームの所定の厚さを有してよい。
【００２２】
背面照射型撮像装置を完成するために、このデバイスは、シード層の上に重なって成長されたエピタキシャル層と、エピタキシャル層の中に製作された少なくとも１つの撮像素子とをさらに備えることができる。少なくとも１つの撮像素子は、ＣＭＯＳ撮像素子、電荷結合デバイス素子、フォトダイオード、アバランシェ・フォトダイオードおよびフォトトランジスタのうちの少なくとも１つでよい。このデバイスは、電子を境界面から離してシード層の方へ駆動するためにバイアスを与えるように、エピタキシャル層の表面上に形成され、エピタキシャル層を通って導電層へ広がる金属接触をさらに備えることができる。機械的基板、エピタキシャル層およびシード層はシリコンを含むことができ、第１および第２の絶縁体層はシリコンの酸化物を含むことができる。
【００２３】
本発明は、以下に示された例示的実施形態の詳細な説明を添付図とともに検討することからより容易に理解することができ、添付図では同様な参照数字は類似の要素を参照する。
【図面の簡単な説明】
【００２４】
【図１】電気的にピン止めされた薄層化ｐ型基板の、一般的な裏面ホウ素プロファイルを示す図である。
【図２】‘５８３特許で説明された、エピタキシャル層の成長後のドーピング・プロファイルを示す図である。
【図３】本発明の一実施形態による、例示的なピン止めされた背面照射型ＵＴＳＯＩ撮像装置を示す図である。
【図４】本発明の一実施形態によるピン止めされた背面照射型ＵＴＳＯＩ撮像装置を製造する例示的ステップを示す図である。
【発明を実施するための形態】
【００２５】
添付図は、本発明の概念を示すためのもので、原寸に比例しないことがあることを理解されたい。
【００２６】
図３は、本発明の例示的実施形態に従って構成された、例示的なピン止めされた背面照射型ＵＴＳＯＩ撮像装置１０を示す。ＵＴＳＯＩ撮像装置１０は、当初は、例えばシリコンなどの任意の適切な材料から成る機械的基板１２を含む。第１の絶縁体層１４（例えばシリコン層の酸化物）が、機械的基板１２の上に重なる。好ましくは金属製である薄い導電層１６が、第１の絶縁体層１４の上に重なる。本発明の一実施形態によれば、導電性の（金属の）層１６は、２５〜３０オングストロームの範囲内の厚さを有する。この範囲内の厚さでは、導電層１６は光学的に透過性であり得る。他の実施形態では、導電層１６は、ドープされたポリシリコンで作製することができる。
【００２７】
好ましくはシリコンの酸化物で作製される第２の絶縁体層２０が、導電層１６の上に重なる。好ましくはシリコンで作製されるシード層２２が、「スマート・カット」として当技術分野で既知のプロセスにより第２の絶縁体層２０の上に重なって形成され、これは以下で説明される。エピタキシャル層２４が、シード層２２の上に重なって設けられる。撮像素子２８の製造期間中に、金属接触（図示せず）がＵＴＳＯＩ撮像装置１０の頂面２６（すなわちエピタキシャル層２４の前面）上に形成され得て、これがエピタキシャル層２４を通って導電層１６へ広がり、さらなるバイアスを与える。この金属接触は、導電層１６にさらなるバイアスをかけ、電子を境界面２１から離してＵＴＳＯＩ撮像装置１０の頂面２６の方へ駆動することを可能にすることにより、境界面２１のピン止めを増強するように用いられる。導電層１６は、境界面２１が電気的にピン止めされるように、導電層１６と第２の絶縁体層２０との間の境界面２１でシリコン原子の必要なバンド曲がりをもたらす。導電層１６は、ＵＴＳＯＩ撮像装置１０の中に、境界面２１の近くの電子をはね返してＵＴＳＯＩ撮像装置１０の頂面２６の方へ電子を駆動する内部電界を生成し、したがって光生成された電荷キャリアの境界面２１の近くでの再結合を防止する。
【００２８】
半導体製造の任意の既知の方法を用いて、１つまたは複数の撮像素子２８をエピタキシャル層２４の前面２６上に製作することができる。これらの撮像素子は、電荷結合デバイス（ＣＣＤ）素子、ＣＭＯＳ撮像素子、フォトダイオード、アバランシェ・フォトダイオード、フォトトランジスタ、または他の光エレクトロニクス・デバイスを任意の組合せで含んでよいが、これらに限定されない。撮像素子２８は、既知のマスキング法を用いてエピタキシャル層２４の個別領域に製作されたＣＣＤ素子およびＣＭＯＳ素子の両方を含むことができる。ＣＭＯＳトランジスタ（図示せず）、バイポーラ・トランジスタ（図示せず）、コンデンサ（図示せず）、または抵抗器（図示せず）など他の電子素子も含まれてよい。撮像素子２８の製造期間中、様々な深さの１つまたは複数のｐｎ接合が形成され得る。
【００２９】
本発明の一実施形態によれば、一旦撮像素子２８の製造が完成すると、機械的安定性をもたらすのに機械的基板１２がもはや必要ではなく、機械的基板１２が除去されてよい。機械的基板１２の除去は、検出されている放射が、結果として得られるＵＴＳＯＩ撮像装置１０の背面を照光することを可能にするためにも望ましいものであり得る。機械的基板１２の除去は、例えば化学的エッチング、機械的研削、またはこれらの方法の組合せなどの任意の適切な方法によって達成され得る。化学的エッチングを用いると、第１の絶縁体層１４を除去せずに、機械的基板１２を選択的に除去することができる。
【００３０】
機械的基板１２が完全に除去される場合、第１の絶縁体層１４は、部分的または完全に除去され得る。一実施形態では、第１の絶縁体層１４は、所定範囲の波長を有する電磁波に対する反射防止膜として働くように作製され、それによって、より多くの光子がシード層２２およびエピタキシャル層２４に到達して吸収されることが可能になる。これは、第１の絶縁体層１４の厚さを、所定波長範囲の反射を最小化する厚さに縮小することにより達成することができる。この厚さは、波長領域およびこの波長領域での第１の絶縁体層１４の材料の屈折率によって決定され得る。
【００３１】
第１の絶縁体層１４を部分的に除去した後、１つまたは複数の反射防止コーティング層（例えば酸化ジルコニウムまたは酸化ビスマス）（図示せず）が、所望の波長範囲に対する全体的な反射防止コーティング・スタックとして機能するように第１の絶縁体層１４上に堆積され得る。本発明の特定の実施形態では、第１の絶縁体層１４が完全にエッチング除去され得て、１つまたは複数の反射防止コーティング層が、全体的な反射防止膜として機能するように導電層１６上に堆積され得る。
【００３２】
次に図４を参照すると、本発明の一実施形態によりＵＴＳＯＩ技法に基づいてピン止めされた背面を有する背面照射型撮像装置を製造するステップが示されている。ステップ４Ａで、機械的基板１２が清浄化され、第１の絶縁体層１４（例えば、好ましくは約１０００オングストロームの所定厚さのシリコン層の酸化物）が、実質的に機械的基板１２の上に重なって成長される。ステップ４Ｂで、導電層１６（好ましくはインジウム−スズ酸化物またはドープされたポリシリコンなどの金属で作製される）が、第１の絶縁体層１４の上に重なって堆積される。上記で論じられたように、本発明の一実施形態によれば、導電層１６が光学的に透過性であるように、導電層１６は２５Å〜３０Å程度の厚さを有することができる。ステップ４Ｃで、第２の絶縁体層２０（好ましくは約１５Åの厚さを有する）が導電層１６の上に重なって堆積され、第１の構造体３２を形成する。
【００３３】
ステップ４Ｄで、デバイス・ウェーハ３４が設けられ、第３の絶縁体層３６（例えばシリコンの酸化物層）が、実質的にデバイス・ウェーハ３４の上に重なって成長される。ステップ４Ｅで、第３の絶縁体層３６を含むデバイス・ウェーハ３４の面３８から、水素３７がデバイス・ウェーハ３４の中へ注入される。水素注入物は、平均（所定）深さで気泡層３８を生成する。気泡層３８は、約１０００から２０００Åの深さでよいが、その範囲に限定されない。
【００３４】
ステップ４Ｆで、注入された水素によって損傷を受けた第３の絶縁体層３６は、完全にエッチング除去される。ステップ４Ｇで、約１５Åの厚さの最終絶縁体層４４が、デバイス・ウェーハ３４の上に重なって成長される（すなわち、以前に除去された第３の絶縁体層３６を置換して第２の構造体４５を形成する）。
【００３５】
水素の注入が完了した後、ステップ４Ｈで、第１の構造体３２と第２の構造体４４とが、第１の構造体３２の表面４６（すなわち第２の絶縁体層２０の露出した表面）および第２の構造体４５の表面４８（これは最終絶縁体層４４の表面である）で相互に結合され、結合されたウェーハ５２の結合された絶縁体層５０（例えばシリコン層５０の酸化物）をもたらす。
【００３６】
ステップ４Ｉで、結合されたウェーハ５２を、「スマート・カット」技法を用いて、弱められた気泡層３８の面に沿って分割し、第２の構造体４５の大部分を除去する一方で、結果として生じるシード層２２’は、結合された絶縁体層５０に結合されたままにしておき、極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）ウェーハ５３を形成する。ステップ４Ｊで、エピタキシャル層２４が、シード層２２’をテンプレートとして用いてＵＴＳＯＩウェーハ５３のシード層２２’の上に実質的に重なって成長される。エピタキシャル層２４が撮像素子２８を製作するための層をもたらし、図３に示されるように、全体の撮像デバイス５４を形成する。上記で論じられたように、任意選択で、電子を境界面１８から離してシード層２２’の方へ駆動するためにバイアスを与えるように、エピタキシャル層２４を通って導電層１６へ広がる金属接触をエピタキシャル層２４の表面上に形成することができる。
【００３７】
図４で、機械的基板１２を除去し、任意選択の反射防止層／コーティングを生成するステップは、図から省略されているが、任意選択で利用することができる。
【００３８】
例示的実施形態は、本発明の単なる説明であり、本発明の範囲から逸脱することなく前述の実施形態の多くの変形形態が当業者によって考案され得ることを理解されたい。したがって、そのような変形形態は、以下の特許請求の範囲およびそれらの等価物の範囲内にすべて含まれることが意図されている。
【技術分野】
【０００１】
本発明の分野は、半導体デバイスの製造およびデバイスの構造である。より詳細には、同分野は、極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）基板を利用する背面照射型半導体撮像デバイスの製造および構造であり、同撮像デバイスの背面は電子的にピン止めされる。
【０００２】
関連出願の相互参照
本出願は、２００８年５月３０日出願の米国特許仮出願第６１／０５７，３２０号の利益を主張するものであり、その開示全体を参照によって本明細書に組み込む。
【背景技術】
【０００３】
薄層化された背面照射型半導体撮像デバイスは、高フィルファクタならびに電荷キャリアの生成および集合の優れた総合効率のために前面照射型撮像装置に対して有利である。そのようなデバイスの所望の特性は、裏面に入射する光または他の放射によって生成された電荷キャリアを前面へ急速に駆動して、画像を汚す恐れがあるいかなる水平変動も回避することである。また、生成されたキャリアの再結合によってデバイスの総合効率および感度が低下するので、キャリアが前面に到達する前のその再結合を最小化するのも望ましい。
【０００４】
この所望の特性は、この層の中に薄い半導体層および高電界を与えることにより達成することができる。電界は背面へ広がることになり、その結果、電子または正孔などの生成されたキャリアが、前面へ迅速に駆動され得る。これは、デバイスの裏面でさらなる処理を必要とし、製造プロセスの複雑さが増す。現行の技法の１つに、半導体ウェーハの化学的薄層化および薄層化後の裏面への「フラッシュ・ゲート」の堆積が含まれる。これは、裏面フラッシュ・ゲートのきわどい厚さ制御を必要とする。別の技法は、分子線エピタキシ（ＭＢＥ）を用いてウェーハの背後へ薄いドーパント層を成長させることを含む。所望の電界をもたらすように用いられるさらに別の既知の方法に、薄層化された半導体層の裏面にドーパントを注入し、それに続いてアニールおよび活性化のために適切な熱処理を行なうことにより、この層の内部にドーピングの勾配を生成するものがある。
【０００５】
これらの方法を従来型の半導体製造プロセスに組み込むのは容易でなく、より高くつく特化された処理を必要とする。したがって、これらの方法は大抵の場合コスト的に効果的でなく、商品の製造には適切でない。
【０００６】
製造プロセスの別の特徴のために、背面照射型撮像装置の背面の近くで生成された電子−正孔対を、背面から離すように駆動する必要がある。背面照射型撮像装置の製造期間を通じて利用されるプロセス・ステップの１つに、シリコン基板の背面薄層化がある。これは、薄層化された背面を露出するための、基板の部分的または完全な除去を含むことがある。薄層化プロセスは、撮像装置の背面上に電気的トラップ領域を導入する。撮像装置の背面または背面の近くに存在する固有のダングリングボンドにより、基板内部で光学的に生成された電子が背面で再結合する傾向がある。したがって、生成された電子が背面に到達し得る場合、量子効率（ＱＥ）が劣化する恐れがある。電荷キャリアが背面へ移動するのを防止するために背面が電気的にピン止めされるように背面を処理する必要があり、すなわち、背面へ移動する生成された電子が撮像装置の前面の方へはね返されるように、背面は十分に高い電子濃度で飽和しているべきである。
【０００７】
電気的にピン止めされた背面は、バンド曲がりのために適切な電界をもたらすことができ、したがって、光生成された電荷キャリアの背面での再結合を防止する。裏面ピン止めは、一般に、適切な不純物タイプのイオン注入および炉アニールによる高温イオン活性化によって達成される。高温炉アニールは、背面の近くに均一で安定したドーピング・プロファイルをもたらす。図１は、電気的にピン止めされた薄層化ｐ型基板の、一般的な裏面ホウ素プロファイルを示す。図１に示された背面でのホウ素濃度勾配は、光学的に生成された電子が背面に移動するのを阻止するのに必要な電界をもたらす。しかし、高温イオン活性化炉アニールは、金属付着など、プロセス・シーケンス上のいくつかの制約を課する。現在、レーザ・アニーリングおよびフラッシュ酸化物堆積などの他の技法が追求されている。しかし、これらの技法は、低価格で生産性が高い背面照射型撮像装置の製造向けには望ましくないと考えられる。また、薄層化プロセスは、薄層化ウェーハ内のストレスなどの歩留まりの問題および厚さの不均一性をもたらす。裏面ピン止めを有する薄層化背面照射型撮像装置を作製する現行の製造技法に関する製作費は、ピン止めされていない製作方法と比較して高い。
【０００８】
撮像装置の前面へ電子を駆動する内部電界を示す、生産性が高い低価格の背面照射型撮像装置を作製するための技法が、Ｓｗａｉｎらによる米国特許第７，２３８，５８３号（「‘５８３特許」）に開示されており、参照によってその全体が本明細書に組み込まれる。‘５８３特許のデバイスは、背面照射型撮像装置が構成される半導体基板をもたらすのに、所望の内部電界に加えて極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）技術を利用する。
【０００９】
‘５８３特許のＵＴＳＯＩ撮像装置を製造するために、開始構造体は、当技術分野でＵＴＳＯＩ基板と称されることがある初期基板である。開始ＵＴＳＯＩ基板は、処理の期間中機械的支持をもたらすように構成された機械的基板（ハンドル・ウェーハ）、絶縁体層１４（例えば埋込みシリコン酸化物層（ＢＯＸ）であり得る）、および半導体基板（「シード層」とも称される）から成る。シード層は、一般にホウ素である高濃度のｐ型またはｎ型のドーパントでドープされる。エピタキシャル層は、ドープされたシード層の上に重なって成長される。エピタキシャル層は、全体の撮像デバイスを仕上げる前面素子を製作するための層をもたらす。エピタキシャル層の成長の期間中、以前にシード層の中へ導入されたドーパントがエピタキシャル層の中へ拡散する。エピタキシャル層の成長が終了したとき、正味の最終ドーピング・プロファイルが生成される。一旦エピタキシャル層が成長すると、半導体製造の既知の方法を用いて、１つまたは複数の撮像素子をエピタキシャル層の中に製作することができる。
【００１０】
所望の正味ドーピング・プロファイルのコンピュータ・シミュレーション結果を示す、‘５８３特許から再現された図２に示されるような所望のドーピング・プロファイルを与えるように、ドーピング・レベル、初期のドーピング・プロファイル、および温度などの処理パラメータが選択される。図２で、領域１３０は絶縁体層に対応し、領域１２０はシード層に対応し、領域１００はエピタキシャル層に対応し、参照番号１２５は、シード層と絶縁体層との間の境界面に対応し、参照番号１１０は、シード層とエピタキシャル層との間の境界面に対応する。
【００１１】
図２は、エピタキシャル層１００の成長後の正味の最終ドーピング・プロファイル１４０を示す。このシミュレートされたプロセスの正味の最終ドーピング・プロファイル１４０は、シード層１２０と絶縁体層１３０との間の境界面１２５で最大値を有し、シード層１２０およびエピタキシャル層１００の内部で境界面１２５からの距離の増加とともに単調に減少するという望ましい特徴を示す。したがって、‘５８３特許のＵＴＳＯＩ背面照射型撮像装置は、シード層１２０と絶縁体層１３０との間の境界面１２５に、シード層１２０およびエピタキシャル層１００の内部で単調に減少する正味のドーピング濃度の導入によって電気的にピン止めされている裏面を有する。
【００１２】
したがって、望ましいにもかかわらず未だ提供されていないものに、ＵＴＳＯＩ技術に基づく薄層化ＣＣＤ／ＣＭＯＳ背面照射型撮像装置を作製するための方法および結果として得られるデバイスがあり、同装置は、ピン止めされた背面および電子を前面へ駆動する内部電界を有するが、単調に減少する正味のドーピング・プロファイルを生成するために不純物を導入する必要がないものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許仮出願第６１／０５７，３２０号
【特許文献２】米国特許第７，２３８，５８３号
【発明の概要】
【００１４】
ピン止めされた背面を有する背面照射型撮像装置を製作する方法を提供することにより、前述の問題が対処され、当技術分野で技術的解決法が達成される。この方法は、機械的基板の上に重なる第１の絶縁体層を形成するステップと、第１の絶縁体層の上に重なる導電層を堆積するステップと、導電層の上に重なる第２の絶縁体層を形成して第１の構造体を形成するステップであって、導電層と第２の絶縁体層との間に境界面が形成され、境界面が電気的にピン止めされるように、導電層が境界面の近位にバンド曲がりをもたらすステップと、半導体材料を含むデバイス・ウェーハを第２の絶縁体層に結合するステップと、実質的に第２の絶縁体層の上に重なるシード層を露出するために半導体材料の一部分を除去するステップとを含む。本発明の一実施形態によれば、結合するステップおよび除去するステップは、半導体材料を含むデバイス・ウェーハを設けるステップと、デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、デバイス・ウェーハの上に重なる最終絶縁体層を形成して第２の構造体を形成するステップと、第１の構造体と第２の構造体とを結合して、結合されたウェーハを形成するステップと、実質的に第２の絶縁体層の上に重なる半導体材料を含むシード層を露出するために気泡層の下にある結合されたウェーハの一部分を除去するステップとをさらに含む。
【００１５】
結合されたウェーハの一部分を除去するステップは、結合されたウェーハを気泡層の面に沿って分割するステップを含むことができる。第１の構造体および第２の構造体は、第１の構造体の第２の絶縁体層と第２の構造体の最終絶縁体層との間に結合される。
【００１６】
この方法は、最終絶縁体層を形成する前記ステップの前に、デバイス・ウェーハの上に重なる第３の絶縁体層を形成するステップであって、第３の絶縁体層を介してデバイス・ウェーハの中に水素を注入して気泡層を作製するステップと、第３の絶縁体層をエッチング除去するステップとをさらに含むことができる。
【００１７】
この方法は、背面照射型撮像装置デバイスを完成するために、シード層の上に重なるエピタキシャル層を成長させるステップと、エピタキシャル層の中に少なくとも１つの撮像素子を製作するステップとをさらに含むことができる。
【００１８】
この方法は、任意選択で、電子を境界面から離してシード層の方へ駆動するためにバイアスを与えるように、エピタキシャル層を通って導電層へ広がる金属接触をエピタキシャル層の表面上に形成するステップをさらに含むことができる。
【００１９】
この方法は、第１の絶縁体層の残りの部分が電磁放射に対する反射防止コーティングとして機能するように、機械的基板の完全な除去に続いて第１の絶縁体層の一部分を除去するステップをさらに含むことができる。
【００２０】
本発明の一実施形態によれば、ピン止めされた背面を有する背面照射型撮像装置を製作する方法は、第１の絶縁体層、実質的に第１の絶縁体層の上に重なる導電層、および導電層の上に重なる第２の絶縁体層を備える第１の構造体であって、導電層と第２の絶縁体層との間に境界面が形成され、導電層が、境界面を電気的にピン止めするように境界面の近位にバンド曲がりを引き起こす第１の構造体を設けるステップと、半導体材料を含むデバイス・ウェーハ、およびデバイス・ウェーハの上に重なる最終絶縁体層を備える第２の構造体を設けるステップと、デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、第１の構造体と第２の構造体とを結合して、結合されたウェーハを形成するステップと、実質的に第２の絶縁体層の上に重なる半導体材料を含むシード層を露出するために気泡層の下にある結合されたウェーハの一部分を除去するステップとを含むことができる。
【００２１】
結果として得られるデバイスは、第１の絶縁体層と、実質的に第１の絶縁体層の上に重なる導電層と、導電層の上に重なる第２の絶縁体層であって、導電層と第２の絶縁体層との間に境界面が形成され、導電層が、境界面を電気的にピン止めするように境界面の近位にバンド曲がりを引き起こす第２の絶縁体層と、第２の絶縁体層の上に重なるシード層とを備えることができる。導電層は金属製でよい。金属はインジウム−スズ酸化物でよい。あるいは、導電層は、ドープされたポリシリコンで作製されてよい。導電層は、約２５オングストロームから３０オングストロームの範囲内の厚さを有することができ、その結果、光学的に透過性である。第２の絶縁体層は、約１５オングストロームの厚さを有してよい。第１の絶縁体層は、約１０００オングストロームの所定の厚さを有してよい。
【００２２】
背面照射型撮像装置を完成するために、このデバイスは、シード層の上に重なって成長されたエピタキシャル層と、エピタキシャル層の中に製作された少なくとも１つの撮像素子とをさらに備えることができる。少なくとも１つの撮像素子は、ＣＭＯＳ撮像素子、電荷結合デバイス素子、フォトダイオード、アバランシェ・フォトダイオードおよびフォトトランジスタのうちの少なくとも１つでよい。このデバイスは、電子を境界面から離してシード層の方へ駆動するためにバイアスを与えるように、エピタキシャル層の表面上に形成され、エピタキシャル層を通って導電層へ広がる金属接触をさらに備えることができる。機械的基板、エピタキシャル層およびシード層はシリコンを含むことができ、第１および第２の絶縁体層はシリコンの酸化物を含むことができる。
【００２３】
本発明は、以下に示された例示的実施形態の詳細な説明を添付図とともに検討することからより容易に理解することができ、添付図では同様な参照数字は類似の要素を参照する。
【図面の簡単な説明】
【００２４】
【図１】電気的にピン止めされた薄層化ｐ型基板の、一般的な裏面ホウ素プロファイルを示す図である。
【図２】‘５８３特許で説明された、エピタキシャル層の成長後のドーピング・プロファイルを示す図である。
【図３】本発明の一実施形態による、例示的なピン止めされた背面照射型ＵＴＳＯＩ撮像装置を示す図である。
【図４】本発明の一実施形態によるピン止めされた背面照射型ＵＴＳＯＩ撮像装置を製造する例示的ステップを示す図である。
【発明を実施するための形態】
【００２５】
添付図は、本発明の概念を示すためのもので、原寸に比例しないことがあることを理解されたい。
【００２６】
図３は、本発明の例示的実施形態に従って構成された、例示的なピン止めされた背面照射型ＵＴＳＯＩ撮像装置１０を示す。ＵＴＳＯＩ撮像装置１０は、当初は、例えばシリコンなどの任意の適切な材料から成る機械的基板１２を含む。第１の絶縁体層１４（例えばシリコン層の酸化物）が、機械的基板１２の上に重なる。好ましくは金属製である薄い導電層１６が、第１の絶縁体層１４の上に重なる。本発明の一実施形態によれば、導電性の（金属の）層１６は、２５〜３０オングストロームの範囲内の厚さを有する。この範囲内の厚さでは、導電層１６は光学的に透過性であり得る。他の実施形態では、導電層１６は、ドープされたポリシリコンで作製することができる。
【００２７】
好ましくはシリコンの酸化物で作製される第２の絶縁体層２０が、導電層１６の上に重なる。好ましくはシリコンで作製されるシード層２２が、「スマート・カット」として当技術分野で既知のプロセスにより第２の絶縁体層２０の上に重なって形成され、これは以下で説明される。エピタキシャル層２４が、シード層２２の上に重なって設けられる。撮像素子２８の製造期間中に、金属接触（図示せず）がＵＴＳＯＩ撮像装置１０の頂面２６（すなわちエピタキシャル層２４の前面）上に形成され得て、これがエピタキシャル層２４を通って導電層１６へ広がり、さらなるバイアスを与える。この金属接触は、導電層１６にさらなるバイアスをかけ、電子を境界面２１から離してＵＴＳＯＩ撮像装置１０の頂面２６の方へ駆動することを可能にすることにより、境界面２１のピン止めを増強するように用いられる。導電層１６は、境界面２１が電気的にピン止めされるように、導電層１６と第２の絶縁体層２０との間の境界面２１でシリコン原子の必要なバンド曲がりをもたらす。導電層１６は、ＵＴＳＯＩ撮像装置１０の中に、境界面２１の近くの電子をはね返してＵＴＳＯＩ撮像装置１０の頂面２６の方へ電子を駆動する内部電界を生成し、したがって光生成された電荷キャリアの境界面２１の近くでの再結合を防止する。
【００２８】
半導体製造の任意の既知の方法を用いて、１つまたは複数の撮像素子２８をエピタキシャル層２４の前面２６上に製作することができる。これらの撮像素子は、電荷結合デバイス（ＣＣＤ）素子、ＣＭＯＳ撮像素子、フォトダイオード、アバランシェ・フォトダイオード、フォトトランジスタ、または他の光エレクトロニクス・デバイスを任意の組合せで含んでよいが、これらに限定されない。撮像素子２８は、既知のマスキング法を用いてエピタキシャル層２４の個別領域に製作されたＣＣＤ素子およびＣＭＯＳ素子の両方を含むことができる。ＣＭＯＳトランジスタ（図示せず）、バイポーラ・トランジスタ（図示せず）、コンデンサ（図示せず）、または抵抗器（図示せず）など他の電子素子も含まれてよい。撮像素子２８の製造期間中、様々な深さの１つまたは複数のｐｎ接合が形成され得る。
【００２９】
本発明の一実施形態によれば、一旦撮像素子２８の製造が完成すると、機械的安定性をもたらすのに機械的基板１２がもはや必要ではなく、機械的基板１２が除去されてよい。機械的基板１２の除去は、検出されている放射が、結果として得られるＵＴＳＯＩ撮像装置１０の背面を照光することを可能にするためにも望ましいものであり得る。機械的基板１２の除去は、例えば化学的エッチング、機械的研削、またはこれらの方法の組合せなどの任意の適切な方法によって達成され得る。化学的エッチングを用いると、第１の絶縁体層１４を除去せずに、機械的基板１２を選択的に除去することができる。
【００３０】
機械的基板１２が完全に除去される場合、第１の絶縁体層１４は、部分的または完全に除去され得る。一実施形態では、第１の絶縁体層１４は、所定範囲の波長を有する電磁波に対する反射防止膜として働くように作製され、それによって、より多くの光子がシード層２２およびエピタキシャル層２４に到達して吸収されることが可能になる。これは、第１の絶縁体層１４の厚さを、所定波長範囲の反射を最小化する厚さに縮小することにより達成することができる。この厚さは、波長領域およびこの波長領域での第１の絶縁体層１４の材料の屈折率によって決定され得る。
【００３１】
第１の絶縁体層１４を部分的に除去した後、１つまたは複数の反射防止コーティング層（例えば酸化ジルコニウムまたは酸化ビスマス）（図示せず）が、所望の波長範囲に対する全体的な反射防止コーティング・スタックとして機能するように第１の絶縁体層１４上に堆積され得る。本発明の特定の実施形態では、第１の絶縁体層１４が完全にエッチング除去され得て、１つまたは複数の反射防止コーティング層が、全体的な反射防止膜として機能するように導電層１６上に堆積され得る。
【００３２】
次に図４を参照すると、本発明の一実施形態によりＵＴＳＯＩ技法に基づいてピン止めされた背面を有する背面照射型撮像装置を製造するステップが示されている。ステップ４Ａで、機械的基板１２が清浄化され、第１の絶縁体層１４（例えば、好ましくは約１０００オングストロームの所定厚さのシリコン層の酸化物）が、実質的に機械的基板１２の上に重なって成長される。ステップ４Ｂで、導電層１６（好ましくはインジウム−スズ酸化物またはドープされたポリシリコンなどの金属で作製される）が、第１の絶縁体層１４の上に重なって堆積される。上記で論じられたように、本発明の一実施形態によれば、導電層１６が光学的に透過性であるように、導電層１６は２５Å〜３０Å程度の厚さを有することができる。ステップ４Ｃで、第２の絶縁体層２０（好ましくは約１５Åの厚さを有する）が導電層１６の上に重なって堆積され、第１の構造体３２を形成する。
【００３３】
ステップ４Ｄで、デバイス・ウェーハ３４が設けられ、第３の絶縁体層３６（例えばシリコンの酸化物層）が、実質的にデバイス・ウェーハ３４の上に重なって成長される。ステップ４Ｅで、第３の絶縁体層３６を含むデバイス・ウェーハ３４の面３８から、水素３７がデバイス・ウェーハ３４の中へ注入される。水素注入物は、平均（所定）深さで気泡層３８を生成する。気泡層３８は、約１０００から２０００Åの深さでよいが、その範囲に限定されない。
【００３４】
ステップ４Ｆで、注入された水素によって損傷を受けた第３の絶縁体層３６は、完全にエッチング除去される。ステップ４Ｇで、約１５Åの厚さの最終絶縁体層４４が、デバイス・ウェーハ３４の上に重なって成長される（すなわち、以前に除去された第３の絶縁体層３６を置換して第２の構造体４５を形成する）。
【００３５】
水素の注入が完了した後、ステップ４Ｈで、第１の構造体３２と第２の構造体４４とが、第１の構造体３２の表面４６（すなわち第２の絶縁体層２０の露出した表面）および第２の構造体４５の表面４８（これは最終絶縁体層４４の表面である）で相互に結合され、結合されたウェーハ５２の結合された絶縁体層５０（例えばシリコン層５０の酸化物）をもたらす。
【００３６】
ステップ４Ｉで、結合されたウェーハ５２を、「スマート・カット」技法を用いて、弱められた気泡層３８の面に沿って分割し、第２の構造体４５の大部分を除去する一方で、結果として生じるシード層２２’は、結合された絶縁体層５０に結合されたままにしておき、極薄シリコン・オン・インシュレータ（ＵＴＳＯＩ）ウェーハ５３を形成する。ステップ４Ｊで、エピタキシャル層２４が、シード層２２’をテンプレートとして用いてＵＴＳＯＩウェーハ５３のシード層２２’の上に実質的に重なって成長される。エピタキシャル層２４が撮像素子２８を製作するための層をもたらし、図３に示されるように、全体の撮像デバイス５４を形成する。上記で論じられたように、任意選択で、電子を境界面１８から離してシード層２２’の方へ駆動するためにバイアスを与えるように、エピタキシャル層２４を通って導電層１６へ広がる金属接触をエピタキシャル層２４の表面上に形成することができる。
【００３７】
図４で、機械的基板１２を除去し、任意選択の反射防止層／コーティングを生成するステップは、図から省略されているが、任意選択で利用することができる。
【００３８】
例示的実施形態は、本発明の単なる説明であり、本発明の範囲から逸脱することなく前述の実施形態の多くの変形形態が当業者によって考案され得ることを理解されたい。したがって、そのような変形形態は、以下の特許請求の範囲およびそれらの等価物の範囲内にすべて含まれることが意図されている。
【特許請求の範囲】
【請求項１】
機械的基板の上に重なる第１の絶縁体層を形成するステップと、
前記第１の絶縁体層の上に重なる導電層を堆積するステップと、
前記導電層の上に重なる第２の絶縁体層を形成して第１の構造体を形成するステップであって、前記導電層と前記第２の絶縁体層との間に境界面が形成され、前記境界面が電気的にピン止めされるように、前記導電層が前記境界面の近位にバンド曲がりをもたらすステップと、
半導体材料を含むデバイス・ウェーハを前記第２の絶縁体層に結合するステップと、
実質的に前記第２の絶縁体層の上に重なるシード層を露出するために前記半導体材料の一部分を除去するステップとを含む半導体デバイスを製作する方法。
【請求項２】
結合し除去する前記ステップが、
半導体材料を含むデバイス・ウェーハを設けるステップと、
前記デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、
前記デバイス・ウェーハの上に重なる最終絶縁体層を形成して第２の構造体を形成するステップと、
前記第１の構造体と前記第２の構造体とを結合して、結合されたウェーハを形成するステップと、
実質的に前記第２の絶縁体層の上に重なる前記半導体材料を含むシード層を露出するために、前記気泡層の下にある前記結合されたウェーハの一部分を除去するステップとをさらに含む請求項１に記載の方法。
【請求項３】
前記導電層が金属を含む請求項１に記載の方法。
【請求項４】
前記金属がインジウム−スズ酸化物である請求項３に記載の方法。
【請求項５】
前記導電層が、ドープされたポリシリコンを含む請求項１に記載の方法。
【請求項６】
前記結合されたウェーハの一部分を除去する前記ステップが、前記結合されたウェーハを前記気泡層の面に沿って分割するステップを含む請求項２に記載の方法。
【請求項７】
最終絶縁体層を形成する前記ステップの前に、
前記デバイス・ウェーハの上に重なる第３の絶縁体層を形成するステップであって、前記第３の絶縁体層を介して前記デバイス・ウェーハの中に水素を注入して前記気泡層を作製するステップと、
前記第３の絶縁体層をエッチング除去するステップとをさらに含む請求項２に記載の方法。
【請求項８】
前記第１の構造体および前記第２の構造体が、前記第１の構造体の前記第２の絶縁体層と前記第２の構造体の前記最終絶縁体層との間で結合される請求項２に記載の方法。
【請求項９】
実質的に前記シード層の上に重なるエピタキシャル層を成長させるステップと、
前記エピタキシャル層の中に少なくとも１つの撮像素子を製作するステップとをさらに含む請求項１に記載の方法。
【請求項１０】
少なくとも１つの撮像素子を製作する前記ステップが、ＣＭＯＳ撮像素子、電荷結合デバイス素子、フォトダイオード、アバランシェ・フォトダイオード、およびフォトトランジスタのうち少なくとも１つを製作するステップを含む請求項９に記載の方法。
【請求項１１】
電子を前記境界面から離して前記シード層の方へ駆動するためにバイアスを与えるように、前記エピタキシャル層を通って前記導電層へ広がる金属接触を前記エピタキシャル層の表面上に形成するステップをさらに含む請求項９に記載の方法。
【請求項１２】
前記機械的基板、前記エピタキシャル層および前記シード層がシリコンを含み、前記第１の絶縁体層、前記第２の絶縁体層、および前記最終絶縁体層がシリコンの酸化物を含む請求項９に記載の方法。
【請求項１３】
前記第１の絶縁体層の残りの部分が電磁放射に対する反射防止コーティングとして機能するように、前記機械的基板の完全な除去に続いて前記第１の絶縁体層の一部分を除去するステップをさらに含む請求項１に記載の方法。
【請求項１４】
第１の絶縁体層と、
実質的に前記第１の絶縁体層の上に重なる導電層と、
前記導電層の上に重なる第２の絶縁体層であって、前記導電層と前記第２の絶縁体層との間に境界面が形成され、前記境界面が電気的にピン止めされるように、前記導電層が前記境界面の近位にバンド曲がりをもたらす第２の絶縁体層と、
前記第２の絶縁体層の上に重なるシード層とを備える半導体デバイス。
【請求項１５】
前記導電層が金属を含む請求項１４に記載のデバイス。
【請求項１６】
前記金属がインジウム−スズ酸化物である請求項１５に記載のデバイス。
【請求項１７】
前記導電層が、ドープされたポリシリコンを含む請求項１４に記載のデバイス。
【請求項１８】
前記導電層が光学的に透過性である請求項１５に記載のデバイス。
【請求項１９】
前記導電層が、約２５オングストロームから３０オングストロームの範囲の厚さを有する請求項１４に記載のデバイス。
【請求項２０】
前記第２の絶縁体層が、約１５オングストロームの厚さを有する請求項１４に記載のデバイス。
【請求項２１】
前記絶縁体層が、約１０００オングストロームの厚さを有する請求項１４に記載のデバイス。
【請求項２２】
実質的に前記シード層の上に重なって成長するエピタキシャル層と、
前記エピタキシャル層の中に製作された少なくとも１つの撮像素子とをさらに備える請求項１４に記載のデバイス。
【請求項２３】
前記少なくとも１つの撮像素子が、ＣＭＯＳ撮像素子、電荷結合デバイス素子、フォトダイオード、アバランシェ・フォトダイオードおよびフォトトランジスタのうちの少なくとも１つである請求項２２に記載のデバイス。
【請求項２４】
電子を前記境界面から離して前記シード層の方へ駆動するためにバイアスを与えるように、前記エピタキシャル層の表面上に形成され、前記エピタキシャル層を通って前記導電層へ広がる金属接触をさらに備える請求項２２に記載のデバイス。
【請求項２５】
前記機械的基板、前記エピタキシャル層および前記シード層がシリコンを含み、前記第１の絶縁体層および前記第２の絶縁体層がシリコンの酸化物を含む請求項２２に記載のデバイス。
【請求項２６】
第１の絶縁体層、
実質的に前記第１の絶縁体層の上に重なる導電層、および
前記導電層の上に重なる第２の絶縁体層であって、前記導電層と前記第２の絶縁体層との間に境界面が形成され、前記境界面が電気的にピン止めされるように、前記導電層が前記境界面の近位にバンド曲がりをもたらす第２の絶縁体層を備える第１の構造体を設けるステップと、
半導体材料を含むデバイス・ウェーハ、および
前記デバイス・ウェーハの上に重なる最終絶縁体層を備える第２の構造体を設けるステップと、
前記デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、
前記第１の構造体と前記第２の構造体とを結合して、結合されたウェーハを形成するステップと、
実質的に前記第２の絶縁体層の上に重なる前記半導体材料を含むシード層を露出するために、前記気泡層の下にある前記結合されたウェーハの一部分を除去するステップとを含む半導体デバイスを製作する方法。
【請求項２７】
前記導電層が金属を含む請求項２６に記載の方法。
【請求項１】
機械的基板の上に重なる第１の絶縁体層を形成するステップと、
前記第１の絶縁体層の上に重なる導電層を堆積するステップと、
前記導電層の上に重なる第２の絶縁体層を形成して第１の構造体を形成するステップであって、前記導電層と前記第２の絶縁体層との間に境界面が形成され、前記境界面が電気的にピン止めされるように、前記導電層が前記境界面の近位にバンド曲がりをもたらすステップと、
半導体材料を含むデバイス・ウェーハを前記第２の絶縁体層に結合するステップと、
実質的に前記第２の絶縁体層の上に重なるシード層を露出するために前記半導体材料の一部分を除去するステップとを含む半導体デバイスを製作する方法。
【請求項２】
結合し除去する前記ステップが、
半導体材料を含むデバイス・ウェーハを設けるステップと、
前記デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、
前記デバイス・ウェーハの上に重なる最終絶縁体層を形成して第２の構造体を形成するステップと、
前記第１の構造体と前記第２の構造体とを結合して、結合されたウェーハを形成するステップと、
実質的に前記第２の絶縁体層の上に重なる前記半導体材料を含むシード層を露出するために、前記気泡層の下にある前記結合されたウェーハの一部分を除去するステップとをさらに含む請求項１に記載の方法。
【請求項３】
前記導電層が金属を含む請求項１に記載の方法。
【請求項４】
前記金属がインジウム−スズ酸化物である請求項３に記載の方法。
【請求項５】
前記導電層が、ドープされたポリシリコンを含む請求項１に記載の方法。
【請求項６】
前記結合されたウェーハの一部分を除去する前記ステップが、前記結合されたウェーハを前記気泡層の面に沿って分割するステップを含む請求項２に記載の方法。
【請求項７】
最終絶縁体層を形成する前記ステップの前に、
前記デバイス・ウェーハの上に重なる第３の絶縁体層を形成するステップであって、前記第３の絶縁体層を介して前記デバイス・ウェーハの中に水素を注入して前記気泡層を作製するステップと、
前記第３の絶縁体層をエッチング除去するステップとをさらに含む請求項２に記載の方法。
【請求項８】
前記第１の構造体および前記第２の構造体が、前記第１の構造体の前記第２の絶縁体層と前記第２の構造体の前記最終絶縁体層との間で結合される請求項２に記載の方法。
【請求項９】
実質的に前記シード層の上に重なるエピタキシャル層を成長させるステップと、
前記エピタキシャル層の中に少なくとも１つの撮像素子を製作するステップとをさらに含む請求項１に記載の方法。
【請求項１０】
少なくとも１つの撮像素子を製作する前記ステップが、ＣＭＯＳ撮像素子、電荷結合デバイス素子、フォトダイオード、アバランシェ・フォトダイオード、およびフォトトランジスタのうち少なくとも１つを製作するステップを含む請求項９に記載の方法。
【請求項１１】
電子を前記境界面から離して前記シード層の方へ駆動するためにバイアスを与えるように、前記エピタキシャル層を通って前記導電層へ広がる金属接触を前記エピタキシャル層の表面上に形成するステップをさらに含む請求項９に記載の方法。
【請求項１２】
前記機械的基板、前記エピタキシャル層および前記シード層がシリコンを含み、前記第１の絶縁体層、前記第２の絶縁体層、および前記最終絶縁体層がシリコンの酸化物を含む請求項９に記載の方法。
【請求項１３】
前記第１の絶縁体層の残りの部分が電磁放射に対する反射防止コーティングとして機能するように、前記機械的基板の完全な除去に続いて前記第１の絶縁体層の一部分を除去するステップをさらに含む請求項１に記載の方法。
【請求項１４】
第１の絶縁体層と、
実質的に前記第１の絶縁体層の上に重なる導電層と、
前記導電層の上に重なる第２の絶縁体層であって、前記導電層と前記第２の絶縁体層との間に境界面が形成され、前記境界面が電気的にピン止めされるように、前記導電層が前記境界面の近位にバンド曲がりをもたらす第２の絶縁体層と、
前記第２の絶縁体層の上に重なるシード層とを備える半導体デバイス。
【請求項１５】
前記導電層が金属を含む請求項１４に記載のデバイス。
【請求項１６】
前記金属がインジウム−スズ酸化物である請求項１５に記載のデバイス。
【請求項１７】
前記導電層が、ドープされたポリシリコンを含む請求項１４に記載のデバイス。
【請求項１８】
前記導電層が光学的に透過性である請求項１５に記載のデバイス。
【請求項１９】
前記導電層が、約２５オングストロームから３０オングストロームの範囲の厚さを有する請求項１４に記載のデバイス。
【請求項２０】
前記第２の絶縁体層が、約１５オングストロームの厚さを有する請求項１４に記載のデバイス。
【請求項２１】
前記絶縁体層が、約１０００オングストロームの厚さを有する請求項１４に記載のデバイス。
【請求項２２】
実質的に前記シード層の上に重なって成長するエピタキシャル層と、
前記エピタキシャル層の中に製作された少なくとも１つの撮像素子とをさらに備える請求項１４に記載のデバイス。
【請求項２３】
前記少なくとも１つの撮像素子が、ＣＭＯＳ撮像素子、電荷結合デバイス素子、フォトダイオード、アバランシェ・フォトダイオードおよびフォトトランジスタのうちの少なくとも１つである請求項２２に記載のデバイス。
【請求項２４】
電子を前記境界面から離して前記シード層の方へ駆動するためにバイアスを与えるように、前記エピタキシャル層の表面上に形成され、前記エピタキシャル層を通って前記導電層へ広がる金属接触をさらに備える請求項２２に記載のデバイス。
【請求項２５】
前記機械的基板、前記エピタキシャル層および前記シード層がシリコンを含み、前記第１の絶縁体層および前記第２の絶縁体層がシリコンの酸化物を含む請求項２２に記載のデバイス。
【請求項２６】
第１の絶縁体層、
実質的に前記第１の絶縁体層の上に重なる導電層、および
前記導電層の上に重なる第２の絶縁体層であって、前記導電層と前記第２の絶縁体層との間に境界面が形成され、前記境界面が電気的にピン止めされるように、前記導電層が前記境界面の近位にバンド曲がりをもたらす第２の絶縁体層を備える第１の構造体を設けるステップと、
半導体材料を含むデバイス・ウェーハ、および
前記デバイス・ウェーハの上に重なる最終絶縁体層を備える第２の構造体を設けるステップと、
前記デバイス・ウェーハの中に水素を注入して気泡層を形成するステップと、
前記第１の構造体と前記第２の構造体とを結合して、結合されたウェーハを形成するステップと、
実質的に前記第２の絶縁体層の上に重なる前記半導体材料を含むシード層を露出するために、前記気泡層の下にある前記結合されたウェーハの一部分を除去するステップとを含む半導体デバイスを製作する方法。
【請求項２７】
前記導電層が金属を含む請求項２６に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公表番号】特表２０１１−５２２４１５（Ｐ２０１１−５２２４１５Ａ）
【公表日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１１−５１１７０３（Ｐ２０１１−５１１７０３）
【出願日】平成２１年５月１５日（２００９．５．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０４４１３１
【国際公開番号】ＷＯ２００９／１４６２６４
【国際公開日】平成２１年１２月３日（２００９．１２．３）
【出願人】（５９９１３４０１２）サーノフ コーポレーション (59)
【Ｆターム（参考）】
【公表日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２１年５月１５日（２００９．５．１５）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０４４１３１
【国際公開番号】ＷＯ２００９／１４６２６４
【国際公開日】平成２１年１２月３日（２００９．１２．３）
【出願人】（５９９１３４０１２）サーノフ コーポレーション (59)
【Ｆターム（参考）】
[ Back to top ]