説明

富士通セミコンダクター株式会社により出願された特許

2,491 - 2,500 / 2,507


【課題】サポート契約していない顧客であれ、アプリケーションソフトウェアを利用している顧客に不具合情報を通知することができる情報通知装置を提供すること。
【解決手段】ユーザコンピュータは、導入されたソフトウェアに組込まれた通信部を実行することにより該ソフトウェアの利用状況を通知する。その通知された利用状況は利用実績管理DB22に記憶される。顧客管理DB25には顧客への連絡先が記憶され、不具合管理DB23にはソフトウェアの不具合が記憶される。管理装置は、利用実績管理DB22に記憶された利用状況から、不具合が発生したソフトウェアを使用中の顧客を抽出し、その顧客にソフトウェアの不具合情報を通知する。 (もっと読む)


【課題】ウェル注入及びチャネル注入後における、素子領域を画定する酸化膜の高さのばらつきを抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】トレンチに第1の酸化膜を埋め込む工程、第1、第2の素子領域の表面に第2の酸化膜を形成する工程、第2の酸化膜を形成した後に、第1の素子領域及び第1の酸化膜の一部を含む第1の領域が露出する第1のマスクを使用して、第1のイオン注入を実施する工程、第2の酸化膜を形成した後に、第2の素子領域及び第1の酸化膜の一部を含む第2の領域が露出する第2のマスクを使用して、第2のイオン注入を実施する工程、第2のイオン注入後に、第2のマスクを使用して、第2の領域に含まれる第1の酸化膜を薬液により後退させる工程、第2の領域に含まれる第1の酸化膜を後退させた後に、第1の領域及び第2の領域に含まれる第2の酸化膜を薬液により除去する工程とを含む。 (もっと読む)


【課題】空間圧縮方式のBIST回路を備えた半導体集積回路装置における動作状態の制限がない故障診断装置を提供すること。
【解決手段】故障診断装置は、LSIの回路情報に基づいて、各スキャンチェーンの段毎に、各段のスキャンフリップフロップ34a〜36a,34b〜36bの出力信号を圧縮するテスト出力圧縮回路36a,36bと、該圧縮回路36a,36bの出力端子に接続された仮想ピンPT1,PT0と、を設定する。そして、故障診断装置は、仮想回路データに対して仮定した故障に基づく仮想ピンPT1,PT0における信号とLSIにてテストを実行させてテスト出力端子における信号を観測した結果とを比較してLSIの故障を診断する。 (もっと読む)


【課題】発振周波数精度が高い発振回路を提供する。
【解決手段】発振回路1は、基準電流を発生する基準抵抗RE1と、基準抵抗RE1と別個に設けられ、基準抵抗RE1に電流を供給するオペアンプAMP1と、基準抵抗RE1に印加する基準電圧VREFを決定する基準電圧発生回路24と、定電圧VREGを発生する定電圧回路21とを有し、基準電流と定電圧VREGとに基づいて発振周波数を定める集積回路2と、基準抵抗RE1の温度依存性と同じ温度依存性となるように、基準電圧発生回路24の出力する基準電圧VREFの温度依存性を設定する設定レジスタ25と、を有する。 (もっと読む)


【課題】本発明の課題は、検証プロパティと波形とを連動させて、一方を部分的に選択すると対応する他方の部分が視覚的に判別可能な様に表示する論理検証方法を提供すことを目的とする。
【解決手段】上記課題は、検証プロパティに基づいて状態機械を用いて論理検証処理を行う論理検証方法であって、コンピュータに、前記論理検証処理による論理検証結果に基づいて生成された波形を表示する波形表示手順と、前記検証プロパティを表示するプロパティ表示手順とを実行させ、操作入力に応じて前記波形表示手順と前記プロパティ表示手順とを制御する表示制御手順と、前記表示制御手順は、前記波形表示手順によって表示された前記波形上への前記操作入力に応じて、該操作入力によって選択された波形部分に連動させて該波形部分に対応する前記検証プロパティの記述部分を他記述部分と異なる表示方法で前記プロパティ表示手順に表示させることを特徴とする論理検証方法により達成される。 (もっと読む)


【課題】簡易な構成で、従来技術より短いノイズ除去時間の測定が可能な技術を提供する。
【解決手段】信号から所定のパルス幅以下のパルスノイズを除去すべく構成されたノイズフィルタと、ノイズフィルタの出力信号がセット端子に入力されるセットリセットフリップフロップと、セットリセットフリップフロップの出力信号が出力されるモニタ端子と、を備える信号処理回路である。 (もっと読む)


【課題】素子領域それぞれのイオン濃度にばらつきを生じさずに、ウェル注入及びチャネル注入後における酸化膜の高さを均一にできる半導体装置の製造方法を提供すること。
【解決手段】半導体基板の第1の領域が露出する第1のレジストパターンをマスクとして、素子領域に対応する部分全体を被覆する膜を通して第1の不純物を注入する工程と、前記第1の不純物を注入した後に、第1の薬液を供給して、前記第1のレジストパターンを除去する工程と、半導体基板の第2の領域が露出する第2のレジストパターンをマスクとして、素子領域に対応する部分全体を被覆する膜を通して第2の不純物を注入する工程と、前記第2の不純物を注入した後に、第1の薬液を供給して、前記第2のレジストパターンを除去する工程とを含む。 (もっと読む)


【課題】リソグラフィープロセスを工夫することにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成する。
【解決手段】先ず、レジストパターンの厚肉化により変化する寸法と、厚肉化の工程における熱処理の温度との関係を予め求めておく。続いて、マスクパターンの寸法を計測し、その計測結果を上記の関係に適用して、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度を決定する。 (もっと読む)


【課題】配線層レイアウトデータの改版を行なうとき、改版層数を削減して改版コストを低減し、かつ改版による回路特性の劣化を防止し得るレイアウトデータの改版方法を提供する。
【解決手段】修正された新ネットリストを読み込む工程と、レイアウトデータと新ネットリストを比較する工程と、比較結果に基づいてエラーネットを確認する工程と、エラーネットの配線要素に基づいて改版対象層と非改版対象層を設定する工程と、エラーネットの配線要素を浮き配線として設定する工程と、浮き配線を改版ネットの配線要素として割り当てる工程と、改版前ネットと浮き配線に基づいて改版ネットを生成する工程と、改版ネットの枝きり処理を行う工程とを備えた。 (もっと読む)


【課題】電源配線間に電源電圧安定化のために挿入する抵抗付きデカップリングコンデンサの抵抗素子の最適抵抗値を自動算出できる半導体集積回路の設計方法を提供する。
【解決手段】電源配線の抵抗成分32A、32Bの合成抵抗値とインダクタ成分33A、33Bの合成インダクタンスと電源配線間の容量34の容量値C1とで決まる第1の共振周波数faと、電源配線の抵抗成分32A、32Bの合成抵抗値とインダクタ成分33A、33Bの合成インダクタンスと電源配線間の容量34の容量値C1と抵抗付きデカップリングコンデンサ35の容量値C2とで決まる第2の共振周波数fbを算出し、第1の共振周波数faと第2の共振周波数fbの平均値(fa+fb)/2における抵抗付きデカップリングコンデンサ35のコンデンサ36のインピーダンスに等しい値を抵抗付きデカップリングコンデンサ35の抵抗素子37の最適抵抗値として算出する。 (もっと読む)


2,491 - 2,500 / 2,507