説明

Fターム[2H092KB04]の内容

Fターム[2H092KB04]の下位に属するFターム

化合物 (311)

Fターム[2H092KB04]に分類される特許

161 - 180 / 1,058


【課題】導体パターンの形成時に生じる廃棄物の量を従来よりも大幅に低減して、歩留まりを高めることができると共に、少ない工程数で比抵抗の低い導体パターンを容易に大きな面積に形成することができる導電性ペーストを提供する。
【解決手段】導電性ペーストに関する。金属ナノワイヤと、ガラス転移温度(Tg)が0〜250℃のバインダー樹脂とを含有する。 (もっと読む)


【課題】アレイ基板及びその製造方法を提供する。
【解決手段】前記アレイ基板の製造方法は、ゲートラインとゲート電極を含むパターンを形成するステップと、活性層と、データラインと、ソース電極と、ドレイン電極とを含むパターンを形成するするとともに、上記パターン以外の領域のゲート絶縁層を除去するステップと、露光・現像により、感光樹脂層に第1ビアホールと、第2ビアホールと、第3ビアホールとを含むパターンを形成するステップと、第3ビアホールを介してドレイン電極に接続する画素電極と、第1接続電極と、第2接続電極とを含むパターンを形成するステップと、を備える。 (もっと読む)


【課題】静電気に起因する表示むらが発生し難く、且つ白表示が白らしく表示がなされ見栄えがよい液晶装置およびこれを備えた電子機器を提供すること。
【解決手段】液晶装置100は、第1基板としての素子基板10と、第2基板としての対向基板20と、素子基板10と対向基板20とにより挟持された液晶層50と、素子基板10の液晶層50側に設けられた第1電極としての共通電極13および第2電極としての画素電極15と、対向基板20の液晶層50側に設けられた少なくとも3色の着色層を有するカラーフィルター22および静電遮蔽層としてのシールド電極23とを備え、シールド電極23は、少なくとも1色の着色層に対応して設けられた開口部を有する。 (もっと読む)


【課題】簡単な構成でフラット回路体の接続信頼性を高めて、各種の情報を液晶表示素子に確実に表示させることができる表示装置を提供する。
【解決手段】表示装置1は、各種情報を表示する液晶パネル10と、該液晶パネル10の内部から外部に導出される接続ケーブル10bと、液晶パネル10を保持するホルダ21と、該ホルダ21を覆うカバー部材27とを備えている。ホルダ21は、底壁22と周壁23とを有したケース状に形成されており、底壁22の外縁部から延設され且つ液晶パネル10の接続ケーブル10bを表面上に位置付けて、ホルダ21外部に導出する導出部25を備えている。カバー部材27は、前面壁28と周壁29とを有したケース状に形成されており、周壁29の端部から延設され且つカバー部材27がホルダ21に装着された際に該ホルダ21の導出部25の凹部26の表面上に位置付けられた接続ケーブル10bを覆う覆い部29aを備えている。 (もっと読む)


【課題】画素欠けや、輝度ムラなどの表示不良を低減した表示装置を提供すること。
【解決手段】1つのダミー画素Pdに対して、複数のダミーコンタクトホールDcが形成されており、1つはダミー画素遮光膜9dの角部に配置され、2つは走査線83の幹線に沿って角部のダミーコンタクトホールと連続して配置されている。換言すれば、ダミーコンタクトホールDcは、ダミー領域における第1遮光膜としての走査線83に沿って形成されており、走査線83近傍の下地絶縁膜12の強度を下げる役割を荷っている。つまり、後続の層間絶縁膜の形成工程において熱衝撃が加わった場合、ダミーコンタクトホールDcが形成されたダミー画素領域における走査線83部分が、衝撃吸収部分として機能することになる。よって、有効画素領域における画素欠けや、輝度ムラなどの表示不良を低減することができる。 (もっと読む)


【課題】透明基板との高い密着性、および低い電気抵抗率を有する、Cu合金膜を備えた表示装置を提供する。
【解決手段】透明基板と直接接触する表示装置用Cu合金膜であって、前記合金膜は、Zn,Ni,Ti,Al,Mg,Ca,W,NbおよびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu合金からなる第一層(Y)と、純Cu、またはCuを主成分とするCu合金であって前記第一層(Y)よりも電気抵抗率の低いCu合金からなる第二層(X)と、を含む積層構造を有し、前記第一層(Y)が前記透明基板と接触している表示装置である。 (もっと読む)


【課題】基板とめっき層との密着性に優れた積層体、その製造方法、積層体を備える薄膜トランジスタ、積層体を備えるプリント配線基板を提供する。
【解決手段】
積層体1では、基板2上にシリカ層3および有機層4を介し、めっき層5が形成されている。シリカ層3はポリシラザンを前駆体として形成されているので、基板2との密着性が良好で、上面に無数の微細な凹凸が存在するシリカ層3が形成される。有機層4は、シリカ層3の上面の凹凸によって発現するアンカー効果により、シリカ層3と強固に結合する。また、有機層4の上面には、シリカ層3の上面の無数の微細な凹凸を反映して凹凸が形成されるので、めっき層5と有機層4とは、化学的もしくは電気的な結合に加え、アンカー効果により強固に結合される。よって、シリカ層3および有機層4を介して基板2上に形成されるめっき層5の基板2に対する密着性を向上できる。 (もっと読む)


【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層に接して保護膜となる酸化物絶縁膜を形成した後に、不純物である水分などを低減する加熱処理(脱水化または脱水素化のための加熱処理)を行って、ソース電極層、ドレイン電極層、ゲート絶縁層中、及び酸化物半導体膜中に加え、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。 (もっと読む)


【課題】画素TFTを作製する工程数を削減して製造コストの低減および歩留まりの向上を実現し、信頼性と生産性を向上させる技術を提供することを課題とする。
【解決手段】画素領域に形成する画素TFTをチャネルエッチ型の逆スタガ型TFTで基板上に形成し、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行う。また、ソース配線を画素電極と同じ材料である導電膜で覆い、基板全体を外部の静電気等から保護する構造とする。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビング時に発生する静電気からTFT等を保護することができる。 (もっと読む)


【課題】各種回路に配置される薄膜トランジスタの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。
【解決手段】薄膜トランジスタのLDD領域を、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜に対応させて設ける。具体的には、第1のLDD領域はゲート電極のテーパー部の下に設けられ、第2のLDD領域はゲート絶縁膜のテーパー部の下に設けられる。 (もっと読む)


【課題】本発明は、一定の力でマスクと基板の間に力を加えてパターン精度の高い真空成膜を可能にすることを目的としている。
【解決手段】基板12とマスク10を重ねて配置する。基板12を、錘26の重さによってマスク10の方向に押圧して撓ませる。基板12の撓んだ部分によって、マスク10を押圧して撓ませる。撓んだ基板12と撓んだマスク10とを密着させて真空成膜を行う。 (もっと読む)


【課題】寸法が大きく、コストが低い導電板及びその製造方法を提供する。
【解決手段】導電板の製造方法は、少なくとも一回の引張処理を行った導電膜を提供するステップと、基板100を提供するステップと、前記導電膜200を前記基板に被覆するステップと、を含む。前記導電膜は、複数のナノユニットビームを有し、各々のナノユニットビームは、複数のナノユニットがそれぞれに端と端とが連接して形成される。また、前記複数のナノユニットビームは、所定方向に沿って配列されて特定の配列配向を形成する。 (もっと読む)


【課題】バリアメタル層を省略して透明画素電極と直接接続させた場合にも低コンタクト抵抗を示し、且つ、表示装置の製造過程における現像液耐食性や剥離液耐食性も高められた表示装置用Al合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるAl合金膜であって、Al合金膜は、グループAに属するNiおよび/またはCoの元素を0.5原子%以下(0原子%を含まない。)と、Geを0.2〜2.0原子%と、グループBに属するYおよび/またはZrの元素を3原子%以下(0原子%を含まない。)とを含有する。 (もっと読む)


【課題】外部からの静電気に起因する画像の乱れを抑制した液晶装置および電子機器なら
びに液晶装置の製造方法を提供する。
【解決手段】液晶装置1は、第1基板としての素子基板10と第2基板としての対向基板
20との間に液晶層50が挟持され、素子基板10上に画素電極9と共通電極19とが形
成され、画素電極9と共通電極19との間に発生する電界によって液晶層50が駆動され
、対向基板20の液晶層50側の面に静電遮蔽層としての静電シールド層40が形成され
、静電シールド層40の液晶層50側に絶縁層を介して配向膜25が形成されている。 (もっと読む)


【課題】製造工程の簡略化を達成しつつ、基板表面の凹凸を低減させることが可能な液晶表示装置を提供することである。
【解決手段】
複数のゲート線と、前記ゲート線に交差する複数のドレイン線と、前記ゲート線と前記ドレイン線との交差部付近にそれぞれ形成された薄膜トランジスタと、隣接する一対の前記ゲート線と隣接する一対の前記ドレイン線とで囲まれた画素領域毎に形成された着色膜とを備え、隣接する画素の着色膜の端部を重ねてなる領域が前記ドレイン線に重畳して形成される液晶表示装置であって、前記ゲート線と前記ドレイン線とを電気的に分離する層間絶縁膜が前記薄膜トランジスタの上層に形成され、前記ドレイン線の形成領域に沿って前記層間絶縁膜に凹部が形成され、該凹部に前記ドレイン線が形成されてなる液晶表示装置である。 (もっと読む)


【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネル形成領域として酸化物半導体層を用いる薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層を窒素雰囲気下で加熱して低抵抗化し、低抵抗な酸化物半導体層を形成する。また、低抵抗な酸化物半導体層においてゲート電極層と重なる領域を選択的に高抵抗化して高抵抗な酸化物半導体領域を形成する。酸化物半導体層の高抵抗化は、該酸化物半導体層に接して、スパッタ法により酸化珪素を形成することによって行う。 (もっと読む)


【課題】転写工程や薄膜加工工程においても効果的に検査が行える半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、素子(T)と前記素子と接続された外部接続端子(P)とを有する素子層(17)が形成された第1基板(S1)を、接着層(21)を介して第2基板(S2)と貼り合わせる工程を有し、前記工程において前記第1基板と前記第2基板との間に、前記外部接続端子と電気的に接続するようフレキシブルプリント回路(50)の少なくとも一部を挟み込むことを特徴とする。かかる方法によれば、上記フレキシブルプリント回路を利用して、素子の検査を容易に行うことができる。 (もっと読む)


【課題】液晶表示装置において、ディスクリネーションを低減する。
【解決手段】第1及び第2の走査線と第1及び第2の信号線とによって囲まれた領域に設けられた第1の画素電極と、第2及び第3の走査線と第1及び第2の信号線とによって囲まれた領域に設けられた第2の画素電極と、第1及び第2の画素電極の上方に設けられた対向電極を有し、第1の画素電極は、中央で最大の面積を占める平坦面と、第1乃至第4の端部を有し、第1の端部は第1の走査線に沿って設けられ、第2の端部は第1の信号線に沿って設けられ、第3の端部は第2の走査線に沿って設けられ、第4の端部は第2の信号線に沿って設けられ、第2及び第4の端部は前記平坦面と同じ高さに設けられ、第1及び第3の端部は平坦面より0.5μm以上高く設けられた液晶表示装置を提供する。 (もっと読む)


【課題】遮光領域を抑制することにより、開口率の低下を防止するとともに、製造工程を簡素化することができる多層配線基板及びそれを備えた半導体装置を提供することを目的とする。
【解決手段】TFT基板1は、第1コンタクトホール11が形成された第1絶縁膜8と、第1絶縁膜8の表面及び第1コンタクトホール11の表面に形成された第1配線層14と、第2コンタクトホール15が形成された第2絶縁膜9と、第2絶縁膜9上に積層されるとともに、第2絶縁膜9の表面及び第2コンタクトホール15の表面に形成され、第1配線層14と導通された第2配線層16とを備えている。そして、第1及び第2コンタクトホール11,15が、TFT基板1の上下方向Xにおいて重なった状態で直線的に配置され、第1コンタクトホール11において、第1配線層14上に絶縁性樹脂25が充填されている。 (もっと読む)


【課題】閾値電圧シフトが小さく、かつオン特性に優れた薄膜トランジスタ、及びその製造方法を提供する。
【解決手段】本発明に係る薄膜トランジスタの製造方法は、ゲート電極2、ゲート絶縁膜3、第1の半導体層10、オーミックコンタクト層として機能する第2の半導体層、ソース電極5及びドレイン電極6をこの順に形成する工程を備え、第1の半導体層10を形成する工程は、実質的にイントリンシックな微結晶シリコン層からなる微結晶層11を形成し、少なくともソース電極5、ドレイン電極6と対向配置される領域に、微結晶層11aの表面の結晶欠陥を低減するように、低濃度のP(リン)が添加された非晶質シリコン層からなる欠陥修復層12aを形成し、その後、実質的にイントリンシックな非晶質シリコン層からなる非晶質層13aを形成する。 (もっと読む)


161 - 180 / 1,058