説明

多層配線基板及びそれを備えた半導体装置

【課題】遮光領域を抑制することにより、開口率の低下を防止するとともに、製造工程を簡素化することができる多層配線基板及びそれを備えた半導体装置を提供することを目的とする。
【解決手段】TFT基板1は、第1コンタクトホール11が形成された第1絶縁膜8と、第1絶縁膜8の表面及び第1コンタクトホール11の表面に形成された第1配線層14と、第2コンタクトホール15が形成された第2絶縁膜9と、第2絶縁膜9上に積層されるとともに、第2絶縁膜9の表面及び第2コンタクトホール15の表面に形成され、第1配線層14と導通された第2配線層16とを備えている。そして、第1及び第2コンタクトホール11,15が、TFT基板1の上下方向Xにおいて重なった状態で直線的に配置され、第1コンタクトホール11において、第1配線層14上に絶縁性樹脂25が充填されている。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層に配線された多層配線基板およびそれを備えた液晶表示装置等の半導体装置に関する。
【背景技術】
【0002】
近年、液晶表示装置等の半導体装置は、高機能化及び小型化が要求されており、これに伴い、半導体装置において使用される配線基板においても、高密度、高精度の配線層を有する配線板が要求されている。そこで、高密度、高精度の配線層を形成するために、配線層と絶縁層を交互に積層したビルドアップ構造を有する多層配線基板が使用されるようになってきている。
【0003】
このような多層配線基板としては、例えば、複数の配線層及び絶縁層が交互に積層され、配線層間がビア接続された多層配線基板であって、第1配線層の端面と、第1配線層の上層側に配された第2配線層と一体に構成されるビアの側壁面とが直接接続することにより、第1配線層と第2配線層とを導通したものが開示されている。そして、このような構成により、ビア底剥がれによる断線を防止し、実装信頼性を高めることができる多層配線基板を提供することができると記載されている(例えば、特許文献1参照)。
【0004】
また、例えば、複数の絶縁層と、複数の絶縁層中に形成された導電材料からなる配線と、複数の絶縁層に形成されたビアホールに金属導電体を埋め込むことにより形成され、下に凸の台形断面をなす円錐柱状の導電体が上下に複数個連結して形成された導電体連結構造体とを有する多層配線基板が開示されている。そして、このような構成により、高密度かつ高信頼性のスタックビア(ビア−ビア接続)を有する多層配線基板を提供することができると記載されている(例えば、特許文献2参照)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2005−209933号公報
【特許文献2】特開2006−344671
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上記特許文献1に記載の多層配線基板においては、第1配線層とビアの接続箇所と、第2配線層とビアの接続箇所がズレて配置されているため、配線層及びビアによる遮光面積が増大してしまう。従って、例えば、このような多層配線基板を画素領域を有する液晶表示装置に使用した場合、画素領域において、画素の開口率が低下してしまうという問題があった。
【0007】
また、上記特許文献2に記載の多層配線基板においては、金属導電体を形成する際に、電界めっき法により、銅等の金属導電体をビアホールに埋め込む構成としているため、製造工程が複雑になるとともに、コストアップになるという問題があった。
【0008】
そこで、本発明は、上述の問題に鑑みてなされたものであり、遮光領域を抑制することにより、開口率の低下を防止するとともに、製造工程を簡素化することができる多層配線基板及びそれを備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1に記載の発明は、第1コンタクトホールが形成された第1絶縁膜と、第1絶縁膜上に積層されるとともに、第1絶縁膜の表面及び第1コンタクトホールの表面に形成された第1配線層と、第1配線層上に積層されるとともに、第2コンタクトホールが形成された第2絶縁膜と、第2絶縁膜上に積層されるとともに、第2絶縁膜の表面及び第2コンタクトホールの表面に形成され、第1配線層と導通された第2配線層とを備える多層配線基板であって、第1及び第2コンタクトホールが、多層配線基板の上下方向において重なった状態で直線的に配置され、第1コンタクトホールにおいて、第1配線層上に絶縁性樹脂が充填されていることを特徴とする。
【0010】
同構成によれば、第1及び第2コンタクトホールが多層配線基板の上下方向において、重なった状態で直線的に配置されている。従って、第1及び第2配線層と第1及び第2コンタクトホールによる遮光面積の増大を効果的に抑制して、画素の開口面積を増大させることができる。その結果、例えば、多層配線基板を画素領域を有する液晶表示装置に使用した場合、画素領域において、画素の開口率の低下を効果的に抑制することが可能になる。
【0011】
また、第1コンタクトホールにおいて、第1配線層上に絶縁性樹脂が充填される。従って、銅等の金属導電体をめっきによりビアホールに埋め込む上記従来技術とは異なり、多層配線基板の製造工程を簡素化できるとともに、コストアップを抑制することができる。
【0012】
請求項2に記載の発明は、請求項1に記載の多層配線基板であって、絶縁性樹脂と第2配線層とが接触するとともに、絶縁性樹脂と第2配線層との接触部分が平坦化され、第1配線層と第2配線層とが、第1及び第2コンタクトホールの縁部で導通されていることを特徴とする。
【0013】
同構成によれば、絶縁性樹脂と第2配線層との接触部分が平坦化されている。従って、多層配線基板の上下方向において、第1及び第2コンタクトホールを重なった状態で直線的に配置する構成とした場合であっても、第1及び第2コンタクトホールの縁部において第1配線層と第2配線層との間を確実に導通させることが可能になり、導通不良を防止できる。また、例えば、多層配線基板を画素領域を有する液晶表示装置に使用した場合であっても、画素領域において、液晶層を構成する液晶材料の配向みだれを防止することができる。
【0014】
また、第1配線層と第2配線層とが、第1及び第2コンタクトホールの縁部で導通されている。従って、第1コンタクトホールにおいて、絶縁性樹脂を充填した場合であっても、第1及び第2配線層間の導通を確実に達成することができる。
【0015】
請求項3に記載の発明は、請求項2に記載の多層配線板であって、第1コンタクトホールの径をR、第2コンタクトホールの径をRとした場合に、R<Rの関係が成立することを特徴とする。
【0016】
同構成によれば、第1及び第2コンタクトホールの縁部で導通される第1配線層と第2配線層との接触面積を増大させることが可能になる。その結果、第1配線層と第2配線層間の導通が容易になるとともに、低抵抗接続が可能になる。
【0017】
請求項4に記載の発明は、請求項1〜請求項3のいずれか1項に記載の多層配線基板であって、第3コンタクトホールが形成されるとともに、第2配線層上に積層された第3絶縁膜と、第3絶縁膜上に積層されるとともに、第3絶縁膜の表面及び第3コンタクトホールの表面に形成され、第2配線層と導通された第3配線層とを更に備え、第1〜第3コンタクトホールが、多層配線基板の上下方向において重なった状態で直線的に配置され、第2コンタクトホールにおいて、第2配線層上に他の絶縁性樹脂が充填され、他の絶縁性樹脂と第3配線層とが接触するとともに、他の絶縁性樹脂と第3配線層との接触部分が平坦化され、第2配線層と第3配線層とが、第2及び第3コンタクトホールの縁部で導通され、第2コンタクトホール及び第3コンタクトホールが平面視において略長方形状を有しており、第2コンタクトホールの長手方向と第3コンタクトホールの長手方向とが直交することを特徴とする。
【0018】
同構成によれば、第1コンタクトホール及び第2コンタクトホールを形成する際に、アライメントずれが生じた場合であっても、第2コンタクトホールの長手方向において、第1及び第2コンタクトホールの縁部で第1配線層と第2配線層とを確実に接触させて、安定して導通させることが可能になる。また、第1及び第2コンタクトホールの縁部で第1配線層と第2配線層とを確実に接触させることができるため、絶縁性樹脂と第2配線層との接触部分の平坦化が容易になる。
【0019】
また、第2コンタクトホール及び第3コンタクトホールを形成する際に、アライメントずれが生じた場合であっても、第3コンタクトホールの長手方向において、第2及び第3コンタクトホールの縁部で第2配線層と第3配線層とを確実に接触させて、安定して導通させることが可能になる。また、第2及び第3コンタクトホールの縁部で第2配線層と第3配線層とを確実に接触させることができるため、他の絶縁性樹脂と第3配線層との接触部分の平坦化が容易になる。
【0020】
また、本発明の請求項1〜請求項4のいずれか1項に記載の多層配線基板は、開口率の低下を効果的に抑制することができるとともに、多層配線基板の製造工程を簡素化でき、コストアップを抑制することができるという優れた特性を備えている。従って、本発明は、請求項5に記載の発明のように、請求項1〜請求項4のいずれか1項に記載の多層配線基板と、多層配線基板に設けられるとともに、第1のコンタクトホールを介して、第1配線層と電気的に接続された半導体素子に好適に使用される。
【発明の効果】
【0021】
本発明によれば、画素の開口率の低下を効果的に抑制することが可能になるとともに、多層配線基板の製造工程を簡素化でき、コストアップを抑制することができる。
【図面の簡単な説明】
【0022】
【図1】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の構成を示す概略図である。
【図2】本発明の第1の実施形態に係る半導体装置における多層配線基板の概略構成を示す断面図である。
【図3】図2を矢印Mの方向から見た場合のコンタクトホールの位置関係を示す平面図である。
【図4】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図5】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図6】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図7】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図8】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図9】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図10】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図11】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図12】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図13】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図14】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図15】本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【図16】本発明の第2の実施形態に係る半導体装置における多層配線基板のコンタクトホールの形状を説明するための平面図である。
【図17】図16のA−A断面図に対応する多層配線基板の概略構成を示す図である。
【図18】図16のB−B断面図に対応する多層配線基板の概略構成を示す図である。
【発明を実施するための形態】
【0023】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【0024】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る多層配線基板を備える半導体装置の構成を示す概略図であり、図2は、本発明の第1の実施形態に係る半導体装置における多層配線基板の概略構成を示す断面図である。また、図3は、図2を矢印Mの方向から見た場合のコンタクトホールの位置関係を示す平面図である。
【0025】
なお、本実施形態においては、半導体素子として、能動素子であるTFTを例に挙げて説明するとともに、半導体装置として、TFTを有する液晶表示装置について説明する。
【0026】
図1に示すように、液晶表示装置50は、多層配線基板であるTFT基板1と、TFT基板1に対向して配置された対向基板35と、対向基板35及びTFT基板1の間に設けられた表示媒体層である液晶層(図示省略)とを備えている。対向基板35には、図示省略のカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。
【0027】
一方、TFT基板1は、いわゆるアクティブマトリクス基板に構成されている。TFT基板1には、表示に寄与する表示領域(または、画素領域)36と、表示領域36の周りに形成されて表示に寄与しない額縁領域37とを有している。表示領域36には、複数の画素(図示省略)がマトリクス状に配置されている。各画素には、図示を省略するが、液晶層を駆動するための画素電極と、画素電極をスイッチング駆動するTFTがそれぞれ設けられている。
【0028】
また、例えば、TFT基板1及び対向基板35は、それぞれ矩形状に形成され、対向基板35はTFT基板1より一回り小さく形成されている。そして、TFT基板1と対向基板35とが互いに重なっている領域に表示領域36が矩形状に形成されている。
【0029】
なお、TFT基板1、対向基板35、及び表示領域36の形状は、矩形状に限定されず、他の形状であっても良い。
【0030】
額縁領域37のうち対向基板35の一辺に沿った領域には、ゲートドライバ部38が形成されている。また、対向基板35の他の一辺に沿った額縁領域37には、ソースドライバ部39が形成されている。これらゲートドライバ部38及びソースドライバ部39には、ロジック回路である駆動回路が形成され、配線を介して各画素のTFTに接続されている。
【0031】
また、図2に示すように、TFT基板1に設けられ、画素または駆動回路に形成されるTFT12は、半導体膜5の上方にゲート電極7を設けた、いわゆるトップゲート構造を有するTFTである。
【0032】
このTFT12は、基板2上に、ベースコート膜3、半導体膜5、ゲート絶縁膜4、ゲート電極7及び第1〜第3層間絶縁膜8〜10がこの順に積層された構造を有するものである。
【0033】
より具体的には、図2に示すように、TFT基板1は、基板2の表面上に形成されたベースコート膜3と、ベースコート膜3の表面上に形成された半導体膜5と、半導体膜5を覆うようにベースコート膜3の表面上に形成されたゲート絶縁膜4と、ゲート絶縁膜4の表面上に形成されたゲート電極7と、ゲート電極7を覆うようにゲート絶縁膜4上に積層された第1層間絶縁膜8と、第1層間絶縁膜8の表面上に形成された第2層間絶縁膜9と、第2層間絶縁膜9の表面上に形成された第3層間絶縁膜10とを有している。
【0034】
なお、図2に示すように、ゲート電極7は、ゲート絶縁膜4を介して半導体膜5に対向して配設されている。また、半導体膜5は、ゲート電極7に対向する領域がチャネル領域22として形成され、チャネル領域22の側方に隣接する一方の領域がソース領域23として形成されるとともに、他方の領域がドレイン領域24として形成されている。また、図示はしないが、TFT12は、チャネル領域22とソース領域23の間、及びチャネル領域22とドレイン領域24の間に、各々低濃度不純物領域を設けたLDD構造のTFTとしても良い。
【0035】
また、図2に示すように、ゲート絶縁膜4と第1層間絶縁膜8には、半導体膜5におけるソース領域23の一部が露出するように形成されたコンタクトホール19と、半導体膜5におけるドレイン領域24の一部が露出するように形成されたコンタクトホール11(以下、「第1コンタクトホール11」という。)が形成されている。
【0036】
また、図2に示すように、TFT12は、配線層13,14を有している。より具体的には、第1層間絶縁膜8の表面及びコンタクトホール19の表面に配線層13が形成されるとともに、配線層13は、コンタクトホール19を介して半導体膜5のソース領域23に電気的に接続されている。
【0037】
また、同様に、第1層間絶縁膜8の表面及び第1コンタクトホール11の表面に配線層14(以下、「第1配線層14」という。)が形成されるとともに、第1配線層14は、第1コンタクトホール11を介して半導体膜5のドレイン領域24に電気的に接続されている。なお、第1配線層14は、第1層間絶縁膜8上に積層されている。
【0038】
また、図2に示すように、TFT基板1において、第2層間絶縁膜9には、第1配線層14の一部が露出するように形成された第2コンタクトホール15が形成されている。そして、第2層間絶縁膜9の表面及び第2コンタクトホール15の表面に第2配線層16が形成されるとともに、第2配線層16は、コンタクトホール15を介して第1配線層14に電気的に接続されている。なお、第2配線層16は、第2層間絶縁膜9上に積層されている。
【0039】
また、図2に示すように、TFT基板1において、第3層間絶縁膜10には、第2配線層16の一部が露出するように形成された第3コンタクトホール17が形成されている。そして、第3層間絶縁膜10の表面及び第3コンタクトホール17の表面に第3配線層18が形成されるとともに、第3配線層電極18は、コンタクトホール17を介して第2配線層16に電気的に接続されている。なお、第3配線層18は、第3層間絶縁膜10上に積層されている。
【0040】
このように、本実施形態においては、TFT基板1は、高密度、高精度の配線層を形成するために、第1〜第3配線層14,16,18と第1〜第3絶縁膜8〜10とを交互に積層したビルドアップ構造を有する多層配線基板として構成されている。
【0041】
基板2を構成する材料としては、絶縁材料からなるものが好ましく、かかる絶縁材料としては、例えば、ガラス、石英、プラスチック(アクリル樹脂)等の透明な材料が挙げられる。また、基板2の厚みは、0.5〜0.7mmが好ましい。
【0042】
ベースコート膜3を構成する材料としては、例えば、酸化シリコン(SiO)、窒化シリコン(SiNx(xは正数))、シリコンオキシナイトライド(SiNO)等の材料が挙げられる。
【0043】
なお、ベースコート膜3は、これらの材料による積層構造としても良い。また、ベースコート膜3の厚みは、50〜300nmが好ましい。
【0044】
ゲート絶縁膜6を構成する材料としては、特に限定されず、例えば、酸化シリコン(SiO)や、SiOF、SiOC等の酸化シリコンよりも誘電率が低い材料、四窒化三ケイ素(Si)等の窒化シリコン(SiNx(xは正数))、シリコンオキシナイトライド(SiNO)、二酸化チタン(TiO)、三酸化二アルミニウム(Al)、五酸化二タンタル(Ta)等の酸化タンタル、二酸化ハフニウム(HfO)、二酸化ジルコニウム(ZrO)等の酸化シリコンよりも誘電率が高い材料が挙げられる。
【0045】
なお、ゲート絶縁膜6は、単層構造であってもよいし、積層構造であってもよい。また、ゲート絶縁膜4の厚みは、30〜150nmが好ましい。
【0046】
半導体膜5を構成する材料としては、廉価性及び量産性の観点から、シリコンが好ましく、例えば、アモルファスシリコン、ポリシリコン、連続粒界結晶(CG)シリコンが挙げられる。このうち、高移動度を実現するとの観点から、ポリシリコン、CGシリコン等がより好ましい。なお、半導体膜5の厚みは、20〜100nmが好ましい。
【0047】
また、半導体膜5は、TFT12のアクティブ層を構成しており、このアクティブ層は、一端側が高濃度にリンやボロン等の不純物がドープされたソース領域23と、他端側が同じく高濃度に不純物がドープされたドレイン領域24と、それらの間の中間部分のチャネル領域22により構成されている。
【0048】
ゲート電極7を構成する材料としては、高融点を有しているものが好ましく、例えば、モリブテン(Mo)、タンタル(Ta)、タングステン(W)、チタン(Ti)等の高融点金属や、モリブデンシリサイド等の高融点シリサイドが好適に使用される。なお、ゲート電極7の厚みは、100〜500nmが好ましい。
【0049】
第1層間絶縁膜8を構成する材料としては、特に限定されず、例えば、酸化シリコン(SiO)、窒化シリコン(SiNx(xは正数))等が挙げられる。
【0050】
なお、第1層間絶縁膜8の厚みは、500nm以上1000nm以下が好ましい。これは、第1層間絶縁膜8の厚みが500nm未満の場合は、第1層間絶縁膜8を平坦化することが困難になるという不都合が生じる場合があるためであり、1000nmより大きい場合は、エッチングにより、コンタクトホール19,11を形成することが困難になるという不都合が生じる場合があるためである。
【0051】
第2及び第3層間絶縁膜9,10を構成する材料としては、感光性を有するとともに、紫外線に感光し、アルカリ現像可能なポジ型の材料(例えば、感光性アクリル樹脂や感光性エポキシ樹脂、感光性ポリイミド樹脂)等が挙げられる。なお、第2及び第3層間絶縁膜9,10の厚みは、1.5μm以上2.5μm以下が好ましい。
【0052】
配線層13、及び第1配線層14としては、例えば、チタン(Ti)とアルミニウム(Al)の積層膜(Ti/Al/Ti)が好適に使用され、チタン(Ti)層の厚みは、50〜150nmが好ましく、アルミニウム(Al)層の厚みは、200から500nmが好ましい。
【0053】
また、第2配線層16としては、例えば、モリブテン(Mo)とアルミニウム(Al)の積層膜(Al/Mo)が好適に使用され、モリブテン(Mo)層の厚みは、50〜150nmが好ましく、アルミニウム(Al)層の厚みは、200から500nmが好ましい。
【0054】
また、第3配線層18は、例えば、錫をドープした酸化インジウムであるITO(Indium Tin Oxide)膜により形成されており、スパッタリング法、CVD法、真空蒸着法等により形成される。
【0055】
ここで、本実施形態においては、図2、図3に示すように、第1〜第3コンタクトホール11,15,17がTFT基板1の上下方向(図2に示すTFT基板1の厚み方向であって、図中の矢印Xの方向)において、重なった状態で直線的に配置される構成としている。
【0056】
このような構成により、第1〜第3配線層14,16,18及びコンタクトホール11,15,17による遮光面積の増大を効果的に抑制して、画素の開口面積を増大させることができる。
【0057】
また、本実施形態においては、第1及び第2コンタクトホール11,15において、第1及び第2コンタクトホール11,15の各々の表面上に形成された第1及び第2配線層14,16上に絶縁性樹脂が充填されている点に特徴がある。
【0058】
また、当該絶縁性樹脂と第1及び第2配線層14,16との接触部分が平坦化されている点に特徴がある。更に、第1〜第3配線層14,16,18が、第1〜第3コンタクトホール11,15,17の縁部で導通されている点に特徴がある。
【0059】
より具体的には、図2に示すように、第1コンタクトホール11において、第1コンタクトホール11の表面上に形成された第1配線層14上に絶縁性樹脂25が充填されるとともに、当該絶縁性樹脂25と第2配線層16との接触部分25aが平坦化されている。また、第1及び第2配線層14,16が、第1及び第2コンタクトホール11,15の縁部26で導通されている。
【0060】
また、同様に、図2に示すように、コンタクトホール15において、コンタクトホール15の表面上に形成された第2配線層16上に絶縁性樹脂27が充填されるとともに、当該絶縁性樹脂27と第3配線層18との接触部分27aが平坦化されている。また、第2及び第3配線層16,18が、第2及び第3コンタクトホール15,17の縁部28で導通されている。
【0061】
そして、このように絶縁性樹脂25,27を充填する構成としているため、銅等の金属導電体をめっきによりビアホールに埋め込む上記従来技術とは異なり、TFT基板1の製造工程を簡素化できるとともに、コストアップを抑制することができる。
【0062】
また、絶縁性樹脂25と第2配線層16との接触部分25a、及び絶縁性樹脂27と第3配線層18との接触部分27aが平坦化されているため、第1〜第3コンタクトホール11,15,17を上下方向Xにおいて、重なった状態で直線的に配置する構成とした場合であっても、第1及び第2コンタクトホール11,15の縁部26において、第1配線層14と第2配線層16との間を確実に導通させることが可能になるとともに、第2及び第3コンタクトホール15,17の縁部28において、第2配線層16と第3配線層18との間を確実に導通させることが可能になり、配線間の導通不良を防止できる。また、多層配線基板であるTFT基板1を画素領域を有する液晶表示装置50に使用した場合であっても、当該画素領域において、液晶層を構成する液晶材料の配向みだれを防止することができる。
【0063】
また、第1〜第3配線層14,16,18が、第1〜第3コンタクトホール11,15,17の縁部26,28で導通されているため、第1及び第2コンタクトホール11,15に絶縁性樹脂25,27を充填した場合であっても、第1〜第3配線層14,16,18間の導通を確実に達成することができる。
【0064】
なお、絶縁性樹脂25,27を構成する材料としては、上述の第1〜第3層間絶縁膜8〜10を構成する材料と同様のものを使用することができる。この絶縁性樹脂25,27は、第1〜第3配線層14,16,18に対して不活性な永久膜として機能する。
【0065】
また、本実施形態においては、図2に示すように、TFT基板1の上下方向Xにおいて、重なった状態で直線的に配置される第1〜第3コンタクトホール11,15,17の径が、上方(図2に示すTFT基板1の厚み方向であって、図中の矢印Yの方向)に向けて漸増する構成としている。
【0066】
より具体的には、図2に示すように、第1コンタクトホール11の径をR、第2コンタクトホール15の径をR、及び第3コンタクトホール17の径をRとした場合に、R<R<Rの関係が成立する構成となっている。なお、ここで言う「径」とは、第1〜第3コンタクトホール11,15,17の各々の断面における径のことをいう。
【0067】
このような構成により、第1及び第2コンタクトホール11,15の縁部26で導通される第1配線層14と第2配線層16との接触面積を増大させることが可能になるため、第1配線層14と第2配線層16間の導通が容易になるとともに、低抵抗接続が可能になる。
【0068】
また、同様に、第2及び第3コンタクトホール15,17の縁部28で導通される第2配線層16と第3配線層18との接触面積を増大させることが可能になるため、第2配線層16と第3配線層18間の導通が容易になるとともに、低抵抗接続が可能になる。
【0069】
なお、第1〜第3コンタクトホール11,15,17の形状としては、例えば、上端が開口された逆円錐台形状等を挙げることができる。また、第1コンタクトホール11の径Rは2μm〜4μmが好ましく、第2及び第3コンタクトホール15,17の径R,Rは、3μm〜5μmが好ましい。
【0070】
次に、液晶表示装置50の製造方法の一例について説明する。図4〜図15は、本発明の第1の実施形態に係る多層配線基板を備える半導体装置の製造方法を説明するための断面図である。
【0071】
<ベースコート膜形成工程>
まず、図4に示すように、ガラス基板やプラスチック基板等の基板2上に、CVD法等の方法により、例えば、酸化シリコンからなるベースコート膜3を形成する。
【0072】
<半導体膜形成工程>
次いで、図5に示すように、例えば、アモルファスシリコンにより、ベースコート膜3上に、例えば、フォトリソグラフィー法により、所定の厚み(例えば、50nmの厚み)を有する半導体膜5をパターン形成する。
【0073】
<ゲート絶縁膜形成工程>
次いで、図6に示すように、半導体膜5を覆うように、ベースコート膜3上に、例えば、CVD法により、例えば、酸化シリコンからなる膜厚が30〜150nm程度のゲート絶縁膜4を形成する。
【0074】
次いで、図7に示すように、モリブテン(Mo)等の金属材料により、ゲート絶縁膜4上に、所定の厚み(例えば、80nmの厚み)を有するゲート電極7をパターン形成する。ゲート電極7の形成方法としては、スパッタ法で金属材料やシリサイドを成膜した後、フォトエッチング法でパターニングする方法等が挙げられる。
【0075】
また、この際、半導体膜5に不純物イオンをイオン注入した後に、加熱処理によってその不純物イオンを活性化させる。その結果、半導体膜5において、ゲート電極7に重なっている領域をチャネル領域22として形成するとともに、ゲート電極4に重なっていない領域をソース領域23及びドレイン領域24として形成する。
【0076】
<第1層間絶縁膜形成工程>
次いで、図8に示すように、ゲート電極7を覆うように、ゲート絶縁膜4上に、例えば、CVD法により、酸化シリコンからなる第1層間絶縁膜8を形成し、ゲート電極7を被覆する。
【0077】
<コンタクトホール形成工程>
次いで、図9に示すように、ゲート絶縁膜4と第1層間絶縁膜8に対して、エッチングを行うことにより、コンタクトホール19,11を同時に形成する。より具体的には、ゲート絶縁膜4と第1層間絶縁膜8に対して、半導体膜5の上方位置に、当該半導体膜5におけるソース領域23の一部が露出するようにコンタクトホール19が形成されるとともに、半導体膜5におけるドレイン領域24の一部が露出するように第1コンタクトホール11が形成される。
【0078】
<第1配線層形成工程>
次いで、図10に示すように、コンタクトホール19,11の表面、及び第1層間絶縁膜8の表面に、導電性材料を積層させて形成し、当該導電性材料をフォトリソグラフィー及びエッチングによりパターニングする。
【0079】
そして、コンタクトホール19,11を介して、半導体膜5に電気的に接続される配線層13、及び第1配線層14を形成する。なお、上述の導電性材料としては、上述のごとく、チタン(Ti)やアルミニウム(Al)等を使用することができる。
【0080】
<第2層間絶縁膜形成工程>
次いで、図11に示すように、配線層13及び第1配線層14を覆うように、第1層間絶縁膜8上に、例えば、絶縁性樹脂である感光性アクリル樹脂を積層して、第2層間絶縁膜9を形成し、配線層13及び第1配線層14を被覆する。
【0081】
なお、この際、図11に示すように、第1コンタクトホール11において、第2層間絶縁膜8を形成する感光性アクリル樹脂等が絶縁性樹脂25として、第1コンタクトホール11の表面上に形成された第1配線層14上に充填される。
【0082】
<コンタクトホール形成工程>
次いで、図12に示すように、第2層間絶縁膜9に対して、フォトマスクを介して紫外線を照射して、露光処理を行うことにより、コンタクトホール15を形成する。より具体的には、第2層間絶縁膜9に対して、第1コンタクトホール11及び第1配線層14の上方位置に、第1配線層14の一部及び絶縁性樹脂25の表面が露出するようにコンタクトホール15が形成される。
【0083】
なお、この際、図12に示すように、第1及び第2コンタクトホール11,15がTFT基板1の上下方向Xにおいて、重なった状態で直線的に配置される。また、絶縁性樹脂25と第2配線層16との接触部分25aとなる絶縁性樹脂25の表面が平坦化される。
【0084】
<第2配線層形成工程>
次いで、図13に示すように、コンタクトホール15の表面、及び第2層間絶縁膜9の表面に、導電性材料を積層させて形成し、当該導電性材料をフォトリソグラフィー及びエッチングによりパターニングする。
【0085】
そして、コンタクトホール15を介して、第1配線層14に電気的に接続される第2配線層16を形成する。なお、上述の導電性材料としては、上述のごとく、モリブテン(Mo)やアルミニウム(Al)等を使用することができる。また、この際、第1及び第2配線層14,16が、第1及び第2コンタクトホール11,15の縁部26で導通されることになる。
【0086】
<第3層間絶縁膜形成工程>
次いで、図14に示すように、第2配線層16を覆うように、第2層間絶縁膜9上に、例えば、絶縁性樹脂である感光性アクリル樹脂を積層して、第3層間絶縁膜10を形成し、第2配線層16を被覆する。
【0087】
なお、この際、図14に示すように、コンタクトホール15において、第3層間絶縁膜10を形成する感光性アクリル樹脂等が絶縁性樹脂27として、コンタクトホール15の表面上に形成された第2配線層16上に充填される。
【0088】
<コンタクトホール形成工程>
次いで、図15に示すように、第3層間絶縁膜10に対して、フォトマスクを介して紫外線を照射して、露光処理を行うことにより、コンタクトホール17を形成する。より具体的には、第3層間絶縁膜10に対して、コンタクトホール15及び第2配線層16の上方位置に、第2配線層16の一部及び絶縁性樹脂27の表面が露出するようにコンタクトホール17が形成される。
【0089】
なお、この際、図15に示すように、第1〜第3コンタクトホール11,15,17がTFT基板1の上下方向Xにおいて、重なった状態で直線的に配置される。また、絶縁性樹脂27と第3配線層18との接触部分27aとなる絶縁性樹脂27の表面が平坦化される。
【0090】
<第3配線層形成工程>
次いで、コンタクトホール17の表面、及び第3層間絶縁膜10の表面に、導電性材料を積層させて形成し、当該導電性材料をフォトリソグラフィー及びエッチングによりパターニングする。
【0091】
そして、コンタクトホール17を介して、第2配線層16に電気的に接続される第3配線層18を形成することにより、図2に示すTFT基板1が製造されることになる。なお、上述の導電性材料としては、上述のごとく、ITO(Indium Tin Oxide)等を使用することができる。
【0092】
また、この際、第2及び第3配線層16,18が、コンタクトホール15,17の縁部28で導通されることになる。
【0093】
<貼合体形成工程>
そして、製造したTFT基板1と対向基板35を、シール部材(不図示)及び液晶層(不図示)を介して互いに貼り合わせることにより、図1に示す液晶表示装置50が製造されることになる。
【0094】
なお、対向基板35の製造方法としては、図示は省略するが、まず、例えば、ガラス基板、またはプラスチック基板等の透明基板に、カラーフィルタや遮光膜等をフォトリソグラフィー法等により所定の形状に形成し、次いで、透明な共通電極をITO等により一様に形成する。その後、配向膜(不図示)を上述した共通電極等を覆うように形成することにより製造される。
【0095】
以上に説明した本実施形態によれば、以下の効果を得ることができる。
【0096】
(1)本実施形態においては、第1〜第3コンタクトホール11,15,17がTFT基板1の上下方向Xにおいて、重なった状態で直線的に配置される構成としている。従って、第1〜第3配線層14,16,18及び第1〜第3コンタクトホール11,15,17による遮光面積の増大を効果的に抑制して、画素の開口面積を増大させることができる。従って、多層配線基板であるTFT基板1を画素領域を有する液晶表示装置50に使用した場合、当該画素領域において、画素の開口率の低下を効果的に抑制することが可能になる。
【0097】
(2)本実施形態においては、第1及び第2コンタクトホール11,15において、第1及び第2コンタクトホール11,15の表面上に形成された第1及び第2配線層14,16上に絶縁性樹脂25,27充填する構成としている。従って、銅等の金属導電体をめっきによりビアホールに埋め込む上記従来技術とは異なり、TFT基板1の製造工程を簡素化できるとともに、コストアップを抑制することができる。
【0098】
(3)本実施形態においては、絶縁性樹脂25と第2配線層16との接触部分25a、及び絶縁性樹脂27と第3配線層18との接触部分27aが平坦化されている。従って、第1〜第3コンタクトホール11,15,17を、TFT基板1の上下方向Xにおいて、重なった状態で直線的に配置する構成とした場合であっても、第1配線層14と第2配線層16との間、及び第2配線層16と第3配線層18との間を確実に導通させることが可能になり、導通不良を防止できる。また、多層配線基板であるTFT基板1を画素領域を有する液晶表示装置50に使用した場合であっても、当該画素領域において、液晶層を構成する液晶材料の配向みだれを防止でき、表示品位を向上することができる。
【0099】
(4)本実施形態においては、第1〜第3配線層14,16,18が、第1〜第3コンタクトホール11,15,17の縁部26,28で導通される構成としている。従って、第1及び第2コンタクトホール11,15において、絶縁性樹脂25,27を充填した場合であっても、第1〜第3配線層14,16,18間の導通を確実に達成することができる。
【0100】
(5)本実施形態においては、第1コンタクトホール11の径をR、第2コンタクトホール15の径をR、及び第3コンタクトホール17の径をRとした場合に、R<R<Rの関係が成立する構成としている。従って、第1及び第2コンタクトホール11,15の縁部26で導通される第1配線層14と第2配線層16との接触面積を増大させることが可能になる。また、第2及び第3コンタクトホール15,17の縁部28で導通される第2配線層16と第3配線層18との接触面積を増大させることが可能になる。その結果、第1配線層14と第2配線層16間の導通、及び第2配線層16と第3配線層18間の導通が容易になるとともに、低抵抗接続が可能になる。
【0101】
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図16は、本発明の第2の実施形態に係る半導体装置における多層配線基板のコンタクトホールの形状を説明するための平面図であり、図17は、図16のA−A断面図に対応する多層配線基板の概略構成を示す図である。また、図18は、図16のB−B断面図に対応する多層配線基板の概略構成を示す図である。
【0102】
なお、上記第1の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。また、半導体装置については、上述の第1の実施形態において説明したものと同様であるため、ここでは詳しい説明を省略する。また、本実施形態においても、半導体素子として、能動素子であるTFTを例に挙げて説明するとともに、半導体装置として、TFTを有する液晶表示装置について説明する。
【0103】
本実施形態においては、図16に示すように、第2コンタクトホール15と第3コンタクトホール17が平面視において略長方形状を有しており、第2コンタクトホール15の長手方向Cと第3コンタクトホール17の長手方向Dとが直交する点に特徴がある。
【0104】
この様な構成により、TFT基板30において、第1コンタクトホール11、及び第2コンタクトホール15を形成する際に、アライメントずれが生じた場合であっても、図17に示すように、第2コンタクトホール15の長手方向Cにおいて、コンタクトホール11,15の縁部26において第1配線層14と第2配線層16との接触面積を増大させることが可能になる。従って、第1及び第2コンタクトホール11,15の縁部26で第1配線層14と第2配線層16とを確実に接触させることが可能になる。
【0105】
また、同様に、第2コンタクトホール15、及び第3コンタクトホール15を形成する際に、アライメントずれが生じた場合であっても、図18に示すように、第3コンタクトホール15の長手方向Dにおいて、コンタクトホール15,17の縁部28において第2配線層16と第3配線層18との接触面積を増大させることが可能になる。従って、コンタクトホール15,17の縁部28で第2配線層16と第3配線層18とを確実に接触させることが可能になる。
【0106】
以上に説明した本実施形態によれば、上述の(1)〜(5)の効果に加えて、以下の効果を得ることができる。
【0107】
(6)本実施形態においては、第2コンタクトホール15と第3コンタクトホール17が平面視において略長方形状を有する構成としている。また、第2コンタクトホール15の長手方向Cと第3コンタクトホール17の長手方向Dとが直交する構成としている。従って、第1コンタクトホール11、及び第2コンタクトホール15を形成する際に、アライメントずれが生じた場合であっても、第2コンタクトホール15の長手方向Cにおいて、第1及び第2コンタクトホール11,15の縁部26で第1配線層14と第2配線層16とを確実に接触させて、安定して導通させることが可能になる。また、第1及び第2コンタクトホール11,15の縁部26で第1配線層14と第2配線層16とを確実に接触させることができるため、絶縁性樹脂25と第2配線層16との接触部分25aの平坦化が容易になる。また、同様に、第2コンタクトホール15、及び第3コンタクトホール15を形成する際に、アライメントずれが生じた場合であっても、第3コンタクトホール15の長手方向Dにおいて、第2及び第3コンタクトホール15,17の縁部28で第2配線層16と第3配線層18とを確実に接触させて、安定して導通させることが可能になる。また、第2及び第3コンタクトホール15,17の縁部28で第2配線層16と第3配線層18とを確実に接触させることができるため、絶縁性樹脂27と第3配線層16との接触部分27aの平坦化が容易になる。
【0108】
なお、上記実施形態は以下のように変更しても良い。
【0109】
上記実施形態においては、第1〜第3配線層14,16,18の3つの配線層を導通する構成としたが、2つの配線層を導通する構成としても良く、4つ以上の配線層を導通する構成としても良い。上述のごとく、本発明は、第1〜第3配線層14,16,18の接続と、第2及び第3配線層16,18と絶縁性樹脂25,27との接触部分25a,27aの平坦化を同時に行うことができるため、TFT基板1の上下方向Xにおいて、配線層を何層でも導通させることが可能であり、任意の多層配線を実現できる。
【0110】
また、本発明を、上述のゲートドライバ部38やソースドライバ部39に適用する構成としても良い。このような構成により、ゲートドライバ部38やソースドライバ部39の面積を縮小することができ、液晶表示装置の小型化を図ることができる。
【0111】
上記実施形態においては、半導体素子として、トップゲート構造を有するTFT12を例に挙げて説明したが、本発明の半導体素子はこれに限定されず、例えば、半導体膜の下方にゲート電極を設けたボトムゲート構造を有するTFTや、半導体膜を上下2つのゲート電極で挟んだダブルゲート構造を有するTFTであっても良い。
【0112】
上記実施形態においては、半導体装置として、液晶表示装置を例に挙げて説明したが、本発明はこれに限定されず、例えば、有機EL表示装置等の他の半導体装置にも同様に適用することができる。
【産業上の利用可能性】
【0113】
以上に説明したように、本発明は、多層に配線された多層配線基板およびそれを備えた液晶表示装置等の半導体装置に有用である。
【符号の説明】
【0114】
1 TFT基板
2 基板
3 ベースコート膜
4 ゲート絶縁膜
5 半導体膜
7 ゲート電極
8 第1絶縁膜
9 第2絶縁膜
10 第3絶縁膜
11 第1コンタクトホール
12 TFT(半導体素子)
14 第1配線層
15 第2コンタクトホール
16 第2配線層
17 第3コンタクトホール
18 第3配線層
22 チャネル領域
23 ソース領域
24 ドレイン領域
25 絶縁性樹脂
25a 絶縁性樹脂と第2配線層との接触部分
26 第1及び第2コンタクトホールの縁部
27 絶縁性樹脂(他の絶縁性樹脂)
27a 絶縁性樹脂と第3配線層との接触部分
28 第2及び第3コンタクトホールの縁部
35 対向基板
36 表示領域(画素領域)
37 額縁領域
38 ゲートドライバ部
39 ソースドライバ部
50 液晶表示装置(半導体装置)
C 第2コンタクトホールの長手方向
D 第3コンタクトホールの長手方向
第1コンタクトホールの径
第2コンタクトホールの径
第3コンタクトホールの径
X TFT基板の上下方向

【特許請求の範囲】
【請求項1】
第1コンタクトホールが形成された第1絶縁膜と、
前記第1絶縁膜上に積層されるとともに、前記第1絶縁膜の表面及び前記第1コンタクトホールの表面に形成された第1配線層と、
前記第1配線層上に積層されるとともに、第2コンタクトホールが形成された第2絶縁膜と、
前記第2絶縁膜上に積層されるとともに、前記第2絶縁膜の表面及び前記第2コンタクトホールの表面に形成され、前記第1配線層と導通された第2配線層と
を備える多層配線基板であって、
前記第1及び第2コンタクトホールが、前記多層配線基板の上下方向において重なった状態で直線的に配置され、
前記第1コンタクトホールにおいて、前記第1配線層上に絶縁性樹脂が充填されていることを特徴とする多層配線基板。
【請求項2】
前記絶縁性樹脂と前記第2配線層とが接触するとともに、前記絶縁性樹脂と前記第2配線層との接触部分が平坦化され、前記第1配線層と前記第2配線層とが、前記第1及び第2コンタクトホールの縁部で導通されていることを特徴とする請求項1に記載の多層配線基板。
【請求項3】
前記第1コンタクトホールの径をR、前記第2コンタクトホールの径をRとした場合に、R<Rの関係が成立することを特徴とする請求項2に記載の多層配線基板。
【請求項4】
第3コンタクトホールが形成されるとともに、前記第2配線層上に積層された第3絶縁膜と、
前記第3絶縁膜上に積層されるとともに、前記第3絶縁膜の表面及び前記第3コンタクトホールの表面に形成され、前記第2配線層と導通された第3配線層とを更に備え、
前記第1〜第3コンタクトホールが、前記多層配線基板の上下方向において重なった状態で直線的に配置され、
前記第2コンタクトホールにおいて、前記第2配線層上に他の絶縁性樹脂が充填され、
前記他の絶縁性樹脂と前記第3配線層とが接触するとともに、前記他の絶縁性樹脂と第3配線層との接触部分が平坦化され、
前記第2配線層と前記第3配線層とが、前記第2及び第3コンタクトホールの縁部で導通され、
前記第2コンタクトホール及び前記第3コンタクトホールが平面視において略長方形状を有しており、前記第2コンタクトホールの長手方向と前記第3コンタクトホールの長手方向とが直交することを特徴とする請求項1〜請求項3のいずれか1項に記載の多層配線基板。
【請求項5】
請求項1〜請求項4のいずれか1項に記載の多層配線基板と、
前記多層配線基板に設けられるとともに、前記第1のコンタクトホールを介して、前記第1配線層と電気的に接続された半導体素子と
を備えることを特徴とする半導体装置。

【図1】
image rotate

【図2】
image rotate

【図3】
image rotate

【図4】
image rotate

【図5】
image rotate

【図6】
image rotate

【図7】
image rotate

【図8】
image rotate

【図9】
image rotate

【図10】
image rotate

【図11】
image rotate

【図12】
image rotate

【図13】
image rotate

【図14】
image rotate

【図15】
image rotate

【図16】
image rotate

【図17】
image rotate

【図18】
image rotate


【公開番号】特開2011−3650(P2011−3650A)
【公開日】平成23年1月6日(2011.1.6)
【国際特許分類】
【出願番号】特願2009−144284(P2009−144284)
【出願日】平成21年6月17日(2009.6.17)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】