【課題】ＧａＮ系の材料により形成されるＨＥＭＴの信頼性を高める。
【解決手段】基板１０の上方に形成された窒化物半導体からなる半導体層２１〜２４と、半導体層２１〜２４の上方に、金を含む材料により形成された電極４１と、電極４１の上方に形成されたバリア膜６１と、半導体層２１〜２４の上方に、シリコンの酸化膜、窒化膜、酸窒化物のいずれかを含む材料により形成された保護膜５０と、を有する。 （もっと読む）

【課題】低電流から大電流に渡り低順方向電流電圧特性を得るショットキーバリア型半導体装置を提供する。
【解決手段】プレーナ構造とＪＢＳ構造を１チップ内で並列接続することで、低電流領域での順方向電圧特性にはＪＢＳ構造、大電流域ではバリアハイトが０．７０ｅＶより高いショットキーメタルから構成されたガードリング構造（プレーナ構造）が作用する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置を提供する。または、良好な特性を維持しつつ微細化を達成した半導体装置を提供する。
【解決手段】半導体層を形成し、半導体層上に、単層でなる第１の導電層を形成し、第１の導電層上に、３６５ｎｍ以下の波長の光を用いて第１のレジストマスクを形成し、第１のレジストマスクを用いて第１の導電層をエッチングして、凹部を有する第２の導電層とし、第１のレジストマスクを縮小させて第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電層をエッチングして、周縁に突出部を有し、且つ突出部はテーパ形状であるソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極上に、半導体層の一部と接するゲート絶縁層を形成し、ゲート絶縁層上の半導体層と重畳する位置にゲート電極を形成する。 （もっと読む）

【課題】従来のＤＲＡＭは、データを保持するために数十ミリ秒間隔でリフレッシュをしなければならず、消費電力の増大を招いていた。また、頻繁にトランジスタのオン状態とオフ状態が切り換わるのでトランジスタの劣化が問題となっていた。この問題は、メモリ容量が増大し、トランジスタの微細化が進むにつれて顕著なものとなっていた。
【解決手段】酸化物半導体を有するトランジスタを用い、ゲート電極用のトレンチと、素子分離用のトレンチを有するトレンチ構造のトランジスタとする。ソース電極とドレイン電極との距離を狭くしてもゲート電極用のトレンチの深さを適宜設定することで、短チャネル効果の発現を抑制することができる。 （もっと読む）

【課題】下地にダメージを与えず、また、電極材料のゴミの再付着も防止される配線又は電極の形成方法と、この配線又は電極の形成方法により配線又は電極を形成する電子デバイス及びその製造方法を提供する。
【解決手段】下地２上に第１のレジスト層１を形成し、開口部５を形成し、導電材料層３を成膜する。導電材料層３の全体を覆う第２のレジスト層４を形成し、該開口部５以外の導電材料層３上の第２のレジスト層４を除去することにより、該開口部５の導電材料層３を覆う保護レジスト層４’を形成する。該保護レジスト層４’で覆われていない導電材料層３を除去し、次いで保護レジスト層１，４’を除去することにより、残留した導電材料３よりなる配線又は電極を形成する。 （もっと読む）

【課題】ＩＩＩ族窒化物半導体では、ｐ型不純物を高濃度にイオン注入すると、結晶品質が低下してしまう。結晶品質が低下するとオフ電流が増加して、電子デバイス特性が低下する可能性がある。このため、ＩＩＩ族窒化物半導体では、ｐ＋層を形成することが困難であった。
【解決手段】ＩＩＩ族窒化物半導体にドープされるとｐ型半導体になるｐ型不純物、および金属を有する合金からなる合金層と、合金層の下に接して形成され、ＩＩＩ族窒化物半導体からなり、ｐ型不純物が一部に拡散している半導体層と、合金層上に形成され、ｐ型不純物の拡散係数が、半導体層より小さい拡散防止層と、を備える半導体デバイスを提供する。 （もっと読む）

【課題】低温条件下かつ溶液塗布プロセスにより形成可能であり、薄膜トランジスタにおける電気特性であるヒステリシス、Ｏｎ/Ｏｆｆ比が良好な薄膜トランジスタ用ゲート絶縁膜及び該絶縁膜を備えた薄膜トランジスタを提供する。
【解決手段】必須成分として（Ａ）アルケニル基を有する化合物、（Ｂ）ＳｉＨ基を有する化合物、（Ｃ）ヒドロシリル化触媒を含有する硬化性組成物を低温条件下によるポストベイクしたゲート絶縁膜を用いることにより、良好なトランジスタ特性が発現する。 （もっと読む）

【課題】改良された付着プロセスを提供すること。
【解決手段】ビームを使用して、自発的反応の開始をサポートする条件を提供するように準備された表面の領域における前駆体ガスの自発的付着によって、材料を、所望のパターンに付着させる。いったん反応が開始されると、ビームが存在しなくなっても、反応が開始された表面の領域において反応は継続する。 （もっと読む）

【課題】半導体装置の反りを抑制しながら、衝撃によるクラック等の破壊を防止することを目的とする。
【解決手段】動作領域Ｅの形成面ｓｆ１に対する裏面ｓｆ２に形成された凹部２０ａ内にさらに凹部２０ｂを設けて、凹部２０の内部に段差を設ける構成とすることにより、凹部２０の側面の付け根部分の厚みＷ４を厚くすることができ、半導体基板１０の寸法を抑えつつ横からの応力に対する強度が向上し、反りを抑制しながら、衝撃によるクラック等の破壊を防止することができる。 （もっと読む）

【課題】基板の反りとドレイン抵抗を低減させながら、半導体装置側面のバリや半導体装置の損傷を抑制することを目的とする。
【解決手段】半導体基板１裏面の表面電極であるソース電極２、ドレイン電極３の裏面に相当する領域に窪み部６を設け、ダイシング領域以外の窪み部６や窪み部６間に金属層５を形成することにより、基板の反りとドレイン抵抗を低減させながら、半導体装置側面のバリや半導体装置の損傷を抑制することができる。 （もっと読む）

【課題】材料の選択幅が広く、生産性が高いＴＦＴ、アクティブマトリクス基板、およびそれらの製造方法を提供すること。
【解決手段】本発明にかかる薄膜トランジスタは、ゲート電極２と、半導体層５と、半導体層５の上に設けられ、半導体層５と電気的に接続されたソース電極７、及びドレイン電極８と、を備えた薄膜トランジスタであって、半導体層５が、透光性半導体膜５ａと、透光性半導体膜５ａ上に配置され、透光性半導体膜５ａよりも光透過率の低いオーミック導電膜５ｂと、を有し、オーミック導電膜５ｂが、透光性半導体膜５ａからはみ出さないように形成され、オーミック導電膜５ｂが、ソース電極７とドレイン電極８の間のチャネル部９を挟むように分離して形成され、ソース電極７、及びドレイン電極８が、オーミック導電膜ｂを介して、透光性半導体膜５ａに接続されているものである。 （もっと読む）

【課題】Ｃｕ配線層に含まれるＣｕの周囲への拡散を抑制すると共に密着性および動作特性に優れた半導体装置およびその製造方法、並びに、その半導体装置の製造に用いるスパッタリングターゲットを提供する。
【解決手段】実施の形態に係るスパッタリングターゲットは、１．５原子％以上５．０原子％以下のＭｎと、（Ｍｇの原子％）／（Ｍｎの原子％）で示される比率が０．３以上２．１以下となるＭｇと、１０ｗｔｐｐｍ以下のＣと、２ｗｔｐｐｍ以下のＯ_２と、を含むＣｕ合金を用いて形成される。 （もっと読む）

【課題】製造工程数を大幅に増加することなく高性能な薄膜トランジスタを備えた薄膜トランジスタ回路基板、及び、薄膜トランジスタ回路基板の製造方法を提供する。
【解決手段】 絶縁基板上に配置されたゲート電極と、前記ゲート電極の上に配置されたゲート絶縁膜と、前記ゲート絶縁膜の上に配置されたポリシリコンによって形成され、前記ゲート電極の直上に位置するチャネル領域、前記チャネル領域に隣接するとともに前記チャネル領域よりも高濃度の不純物を含む低濃度不純物領域、及び、前記低濃度不純物領域に隣接するとともに前記低濃度不純物領域よりも高濃度の不純物を含む高濃度不純物領域を含む半導体層と、前記チャネル領域及び前記低濃度不純物領域の上に配置され、前記チャネル領域の直上の膜厚が前記低濃度不純物領域の直上の膜厚よりも厚い保護膜と、前記高濃度不純物領域に電気的に接続された電極と、を備えたことを特徴とする薄膜トランジスタ回路基板。 （もっと読む）

【課題】耐圧が数ボルトから数十ボルト程度のショットキダイオード等のガラス封止型のダイオードにおいては、半田の融点よりもずっと高い封止処理温度が適用されるため、通常、バンプ電極材料としては、銀等の比較的融点の高い金属材料が使用される。しかし、バンプ電極の厚さは、パッシベーション膜や表面電極膜の厚さと比較して、著しく厚いので、バンプ電極とチップ上面の連結部外周部、すなわち、バンプ電極内側外壁には、応力が集中しやすく、この応力により、パッシベーション膜にクラックが発生することがある。
【解決手段】本願発明は、ダイオード等のガラス封止型半導体装置の製造方法において、表面メタル電極の外周とバンプ電極の内側外壁の位置を相互に相違した位置に設定するものである。 （もっと読む）

【課題】深いレベルのドーパントがほとんど存在しない半絶縁性のＳｉＣ基板上にＭＥＳＦＥＴを形成することにより、バックゲート効果が減少された、ＳｉＣのＭＥＳＦＥＴを提供する。
【解決手段】半絶縁性の基板上１０に選択的にドープされたＰ型の炭化珪素の層１３、及びＮ型のエピタキシャル層１４を積層し、背面ゲート効果を減少させる。また２つの凹部を有するゲート構造体も備える。これにより、出力コンダクタンスを１／３に減少することができ、また電力のゲインを３ｄｂ増加することができる。クロム４２をショットキーゲート接点として利用することもでき、酸化物−窒化物−酸化物（ＯＮＯ）の保護層６０を利用して、ＭＥＳＦＥＴ内の表面効果を減少させる。また、ソース及びドレインのオーム接点をｎ型チャネル層上に直接形成して、これにより、ｎ⁺領域を製造する必要がなくなる。 （もっと読む）

【課題】基板の大型化に対応し得る金属配線を作製する。
【解決手段】絶縁表面上に少なくとも一層の導電膜１２，１３を形成し、前記導電膜１２，１３上にレジストパターンを形成し、前記レジストパターンを有する導電膜にエッチングを行い、バイアス電力密度、ＩＣＰ電力密度、下部電極の温度、圧力、エッチングガスの総流量、エッチングガスにおける酸素または塩素の割合に応じてテーパー角αが制御された金属配線を形成する。このようにして形成された金属配線は、幅や長さのばらつきが低減されており、基板１０の大型化にも十分対応し得る。 （もっと読む）

【課題】酸窒化物膜を作製する成膜技術を提供する。また、その酸窒化物膜を用いて信頼性の高い半導体素子を作製する。
【解決手段】窒化インジウム、窒化ガリウム、窒化亜鉛の少なくとも１つを原料の一とし、これと、酸化インジウム、酸化ガリウム、酸化亜鉛の少なくとも１つと混合して窒素雰囲気中で焼結したインジウムとガリウムと亜鉛を有する酸窒化物よりなるスパッタリングターゲットを用いて酸窒化物膜を作製することにより、必要な濃度の窒素を含んだ酸窒化物膜が得られる。得られた酸窒化物膜はトランジスタのゲートやソース電極、ドレイン電極等に用いることができる。 （もっと読む）

【課題】埋込み部を形成する際のエッチングにより埋込みゲートが損傷をきたし、ゲート領域劣化が生じ得る。
【解決手段】ショットキーコンタクトなどのゲートコンタクトを形成する前にゲート埋込み部のアニーリングを行うことにより、ゲートリークが低減され、かつ／またはトランジスタなどの半導体デバイス内に高品質のゲートコンタクトを提供することができる。アニーリング中に封入層を使用することで、トランジスタのゲート埋込み部内の半導体への損傷がさらに低減される。アニーリングを、例えばデバイスのオーミックコンタクトのアニーリングによって提供することができる。 （もっと読む）

【課題】本発明は、金属薄膜電極及びその製造方法に関する。
【解決手段】本発明の一実施例による金属薄膜電極の製造方法は、基材上に金属粉末、有機バインダ及び有機溶媒を含む金属ペーストを塗布して金属薄膜を形成する段階と、金属薄膜を有機酸と水系液の比が１０：９０〜９０：１０の雰囲気で還元焼成する段階と、を含む。 （もっと読む）

【課題】寄生容量を小さくでき、応答速度低下を抑制することが可能なＴＦＴを提供する。
【解決手段】基材１１０上に配設した有機半導体層１５０と、有機半導体層１５０と接触し、対向してチャネル領域を形成するソース電極１２０及びドレイン電極１３０と、有機半導体層１５０と絶縁層１６０を介して設けられるゲート電極１４０と、ソース電極１２０と導電接続するソース電極配線部１２５と、ドレイン電極１３０と導電接続するドレイン電極配線部１３５と、ゲート電極１４０と導電接続するゲート電極配線部１４５と、からなるＴＦＴ１００であって、積層方向からみて、有機半導体層１５０が、ゲート電極１４０を含み、ゲート電極１４０が、ソース電極１２０とドレイン電極１３０とチャネル領域とからなる領域を含み、有機半導体層１５０の周縁でソース電極配線部１２５とドレイン電極配線部１３５との間にはゲート電極配線部１４５が配される。 （もっと読む）