【課題】デポ物を充分除去することを可能とし、かつシリサイド層表面を酸化することが無い洗浄工程を含む半導体装置の製造方法を提供する。
【解決手段】半導体装置１００の製造方法は、Ｎｉを含むシリサイド層１０４の上面に形成された絶縁層をドライエッチングして、Ｎｉを含むシリサイド層１０４を露出させる工程と、Ｎｉを含むシリサイド層１０４を還元性を有する還元水で洗浄する工程と、を含むことを特徴とする。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、電子供給層３上方に形成されたソース電極７ｓ、ドレイン電極７ｄ及びゲート電極７ｇと、が設けられている。ソース電極７ｓと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっており、ドレイン電極７ｄと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっている。 （もっと読む）

【課題】孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる無電解銅めっき液、無電解銅めっき方法、およびそのような無電解銅めっき層を形成することにより孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供する。
【解決手段】塩素イオンを１〜１５ｐｐｍ含む無電解銅めっき液を用いてめっきを行う。また、さらに例えばビス−（３−スルホプロピル）ジスルファイドのような、分子量５０以上２０００以下の硫黄系有機化合物を含有するめっき液を用いる。 （もっと読む）

シリコン基板内のビア内に高純度の銅を電着し、スルーシリコンビア（ＴＳＶ）を形成するプロセスである。本プロセスは、電解銅めっきシステム内の電解槽内にシリコン基板を浸漬するステップと、高純度の銅を電着してＴＳＶを形成するのに十分な時間の間、電圧を印加するステップとを含み、電解槽が酸、銅イオンの発生源、第一鉄イオン及び／又は第二鉄イオンの発生源、及び析出した銅の物理−機械的特性を制御するための少なくとも１つの添加剤とを含み、銅金属の発生源からの銅イオンを溶解することによって電着されることになる付加的な銅イオンを提供するために、前記槽内でＦｅ^２＋／Ｆｅ^３＋レドックス系が、確立される。 （もっと読む）

【課題】酸化物半導体層に酸素を供給しやすく、良好なトランジスタ特性を回復させることが可能な薄膜トランジスタおよびこれを備えた表示装置を提供する。
【解決手段】ＴＦＴ２０のソース電極２５Ｓおよびドレイン電極２５Ｄに、酸化物半導体層２３を露出させる開口部２７を設ける。ＴＦＴ２０形成後に酸素アニールをする際に、開口部２７から、酸化物半導体層２３に酸素を供給しやすくし、良好なトランジスタ特性を回復させる。また、ソース電極２５Ｓおよびドレイン電極２５Ｄを、酸化物半導体層２３を露出させる溝により、チャネル幅方向に分割するようにしてもよい。あるいは、ソース電極２５Ｓまたはドレイン電極２５Ｄのチャネル保護層２４に重なる辺に対向する辺に沿って、酸化物半導体層２３がソース電極２５Ｓまたはドレイン電極２５Ｄの端から露出しているはみ出し領域を設けてもよい。 （もっと読む）

【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。 （もっと読む）

【課題】Ｎ型トランジスタ、Ｐ型トランジスタともに低い閾値電圧が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板上の第１領域２０１にＮ型トランジスタが形成され、前記基板上の第２領域２０２にＰ型トランジスタが形成された半導体装置１０１であって、前記基板１１１と、シリコンを含有する第１のゲート絶縁膜１２１と、第１の金属と酸素とを含有する第２のゲート絶縁膜１２２と、前記第１の金属と異なる第２の金属と酸素とを含有する第３のゲート絶縁膜１２３と、ハフニウムを含有する第４のゲート絶縁膜１２４と、金属と窒素とを含有するゲート電極層１３１とを備え、前記第２領域に形成された前記ゲート電極層の厚さは、前記第１領域に形成された前記ゲート電極層の厚さよりも厚くなっている。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタにおいて、電界効果移動度を向上させることを課題の一とする。また、薄膜トランジスタの電界効果移動度を向上させても、オフ電流の増大を抑制することを課題の一とする。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とゲート絶縁層の間に、該酸化物半導体層より導電率が高い酸化物クラスターを形成することによって、該薄膜トランジスタの電界効果移動度を向上させ、且つオフ電流の増大を抑制することができる。 （もっと読む）

【課題】本発明は、裏面コンタクト電極と拡散層とのコンタクト抵抗が低減して、半導体装置の動作速度の向上を図ることを可能にする。
【解決手段】基板１０の表面側に形成された拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎと、前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎの表面に形成されていて前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎよりも抵抗が低い低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎと、前記基板１０の裏面側より前記基板１０を貫通して前記拡散層２５Ｐ、２６Ｐ、２５Ｎ、２６Ｎを通して前記低抵抗部２７Ｐ、２８Ｐ、２７Ｎ、２８Ｎに接続された裏面コンタクト電極６３Ｐ、６４Ｐ、６３Ｎ、６４Ｎを有する。 （もっと読む）

【課題】電気特性の制御された酸化物半導体層を用いて作製された抵抗素子及び薄膜トランジスタを利用した論理回路、並びに該論理回路を利用した半導体装置を提供する。
【解決手段】抵抗素子３５４に適用される酸化物半導体層９０５上にシラン（ＳｉＨ_４）及びアンモニア（ＮＨ_３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成された窒化シリコン層９１０が直接接するように設けられ、且つ薄膜トランジスタ３５５に適用される酸化物半導体層９０６には、バリア層として機能する酸化シリコン層９０９を介して、窒化シリコン層９１０が設けられる。そのため、酸化物半導体層９０５には、酸化物半導体層９０６よりも高濃度に水素が導入される。結果として、抵抗素子３５４に適用される酸化物半導体層９０５の抵抗値が、薄膜トランジスタ３５５に適用される酸化物半導体層９０６の抵抗値よりも低くなる。 （もっと読む）

【課題】 ハフニウムシリケートからなるゲート絶縁膜に、アルミナ膜を重ねると、等価酸化膜厚を薄くすることが困難になる。また、ハフニウムシリケートからなるゲート絶縁膜内にＡｌが拡散すると、正孔の移動度が低下してしまう。
【解決手段】 半導体基板(10)の上に、ＨｆとＯとを含む絶縁膜(16)を形成する。この絶縁膜の上に、構成元素として酸素とチタンとを含むキャップ膜(17)を形成する。絶縁膜及びキャップ膜を、窒素ガスまたは希ガス雰囲気中で熱処理し、キャップ膜中のチタンを絶縁膜内に拡散させることにより、ゲート絶縁膜(18)を形成する。ゲート絶縁膜の上に、ゲート電極膜(19)を形成する。 （もっと読む）

半導体構造体は、基板（１２）と、基板を覆うシード層（１３）と、シード層上に配置されるシリコン層（２２）と、シリコン層中のトランジスタデバイス（２７）と、シード層上に配置されるＩＩＩ−Ｖ族デバイスと、複数の電気コンタクトと、を備え、それぞれの電気コンタクトは、ＴｉＮまたはＴａＮの層（３２）と、ＴａＮまたはＴｉＮの層上の銅またはアルミニウムの層（３４）と、を備え、電気コンタクトの１つは、トランジスタ（２７）に電気的に接続され、電気コンタクトの別の１つは、ＩＩＩ−Ｖ族デバイスに電気的に接続される。 （もっと読む）

【目的】、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグの埋め込み性を向上させることが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Ｃｕ配線１０と、Ｃｕ配線１０の下層側でＣｕ配線１０と接触して接続されるＣｕプラグ２０と、Ｃｕプラグ２０の底面側及び側面側に配置された、Ｃｕに対してバリア性を有するＢＭ膜２４０と、Ｃｕ配線１０とＣｕプラグ２０との内Ｃｕプラグ２０側に選択的に、かつＣｕプラグ２０とＢＭ膜２４０との間に介在するように配置された、ＢＭ膜２４０よりも前記導電性材料に対して濡れ性が高いＲｕ膜２４２と、Ｃｕ配線１０とＣｕプラグ２０とが接触する箇所を少なくとも除くＣｕ配線１０の底面側と、Ｃｕ配線１０の側面側とに配置された、Ｃｕに対してバリア性を有するＢＭ膜２４４と、を備えたことを特徴とする。 （もっと読む）

【課題】high-k膜とメタルゲート電極とを有する同一導電型の２つ以上のトランジスタが同一基板内に形成された半導体装置において、閾値電圧の差をチャネル領域における不純物濃度の差に由来する閾値電圧の差よりも大きくすることは難しかった。
【解決手段】半導体装置は、第１のトランジスタと、第１のトランジスタと同一導電型の第２のトランジスタとを備えている。第１のトランジスタは、高誘電体材料と第１の金属とを含有する第１のゲート絶縁膜８ａと、第１のゲート電極１１ａとを備えている。第２のトランジスタは、高誘電体材料と第１の金属と閾値電圧調整用不純物とを含有する第２のゲート絶縁膜８ｂと、第２のゲート電極１１ｂとを備えている。第１のゲート絶縁膜８ａは、第２のゲート絶縁膜８ｂに比べて閾値電圧調整用不純物の濃度が低い、又は閾値電圧調整用不純物を含有していない。 （もっと読む）

【課題】高い信頼性を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたｉ−ＧａＮ層２（キャリア走行層）と、ｉ−ＧａＮ層２上に形成されたｎ−ＡｌＧａＮ層４（キャリア供給層）と、が設けられている。また、ｎ−ＡｌＧａＮ層４上に形成されたＴａ膜１１ｓ及び１１ｄと、夫々Ｔａ膜１１ｓ及び１１ｄ上に形成されたＡｌ膜１２ｓ及び１２ｄと、が設けられている。更に、夫々Ｔａ膜１１ｓ及び１１ｄにＡｌ膜１２ｓ及び１２ｄを介さずに電気的に接続されたＡｕ膜１４ｓ及び１４ｄと、ｎ−ＡｌＧａＮ層４上においてＴａ膜１１ｓ及び１１ｄの間に位置するゲート電極１３ｇと、が設けられている。 （もっと読む）

開示の実施形態は、ＭＯＳチャネル領域に一軸性歪みを与える金属ソース／ドレイン及びコンフォーマル再成長ソース／ドレインを備えた、歪みトランジスタ量子井戸（ＱＷ）チャネル領域を含む。チャネル層の除去された部分が、チャネル材料の格子間隔とは異なる格子間隔を有するジャンクション材料で充填されることで、量子井戸の頂部バリア層及び底部バッファ層によってチャネル層に発生される二軸性歪みに加えて、一軸性歪みがチャネルに発生される。
（もっと読む）

【課題】所望の仕事関数を得ると共にトランジスタの駆動力を劣化させない構造を有する半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、半導体基板１の上に形成された界面層５と、界面層５の上に形成された高誘電率ゲート絶縁膜６と、高誘電率ゲート絶縁膜６上に形成されたゲート電極とを備える。高誘電率ゲート絶縁膜６はランタンを含有し、高誘電率ゲート絶縁膜６におけるゲート電極との界面に含まれているランタンの濃度は、高誘電率ゲート絶縁膜における界面層との界面に含まれているランタンの濃度よりも大きい。 （もっと読む）

【課題】コバルト前駆体の保存安定性に優れ、長期保存後に化学気相成長法に供した場合であっても昇華残存物の少ないコバルト前駆体組成物及びコバルト前駆体の使用効率の高い、化学気相成長法によるコバルト膜の形成方法を提供すること。
【解決手段】上記組成物は、コバルトカルボニル錯体及び溶媒を含有する組成物であって、前記溶媒に溶存する一酸化炭素の濃度が０．００１〜１重量％であることを特徴とする。上記方法は、上記のコバルトカルボニル錯体組成物に由来するコバルトカルボニル錯体を昇華して基体上に供給し、該基体上で該コバルトカルボニル錯体をコバルトに変換することを特徴とする。 （もっと読む）

【課題】半導体素子をフレキシブル化する場合に、半導体素子を破壊することなく剥離を行うことを目的の一とする。また、剥離層とバッファ層との密着性を弱める技術の提供を目的の一とする。また、剥離によって半導体素子に曲げストレスが生じない技術の提供を目的の一とする。
【解決手段】剥離層上にバッファ層を介して形成した半導体素子を、エッチング液を用いて剥離層を溶解させることにより剥離を行う。または、エッチング液に接触したことによって剥離層が溶解した領域にフィルムを挿入し、剥離層が溶解していない領域に向かってフィルムを移動させることにより剥離を行う。 （もっと読む）