【課題】 金属酸化膜半導体電界効果トランジスタ内にデバイス性能を改善するゲート構造体を提供する。
【解決手段】 基板のｐ型デバイス領域の上にＧｅ含有層を形成することを含む、半導体デバイスを形成する方法が提供される。その後、基板の第２の部分内に第１の誘電体層が形成され、基板の第２の部分内の第１の誘電層及び基板の第１の部分の上を覆うように、第２の誘電体層が形成される。次に、基板のｐ型デバイス領域及びｎ型デバイス領域の上にゲート構造体を形成することができ、ｎ型デバイス領域へのゲート構造体は希土類金属を含む。 （もっと読む）

【課題】ソース、ドレインの低抵抗化及び寄生容量の低減化のための構造、所望のゲート長、ソース、ドレイン形状、柱状半導体の直径が得られるSGTの製造方法を提供する。
【解決手段】第1の平面状半導体層上に第1の柱状半導体層を形成する工程と、第1の柱状半導体層の下部と第1の平面状半導体層に第1の第2導電型半導体層を形成する工程と、第1の柱状半導体層の底部及び第1の平面状半導体層上に第1の絶縁膜を形成する工程と、第1の柱状半導体層の周囲にゲート絶縁膜およびゲート電極を形成する工程と、ゲート電極の上部且つ第1の柱状半導体層の上部側壁と、ゲート電極の側壁に第2の絶縁膜をサイドウォール状に形成する工程と、第1の第2導電型半導体層と第2の第2導電型半導体層との間に第1導電型半導体層を形成する工程と、第1の第2導電型半導体層の上部表面と、第2の第2導電型半導体層の上部表面に金属と半導体の化合物を形成する工程とを含む。 （もっと読む）

【課題】より低温でかつ高成膜速度で成膜することができる金属窒化膜の成膜方法を提供すること。
【解決手段】チャンバ内に被処理基板であるウエハを搬入し、チャンバ内を真空に保持した状態とし、ウエハを加熱しつつ、チャンバ内にＴｉＣｌ_４ガスとＭＭＨガスとを交互的に供給してウエハ上にＴｉＮ膜を成膜する。 （もっと読む）

【課題】相異なるスレショルド電圧を有する電界効果トランジスタを提供する。
【解決手段】ドープ半導体ウエル上に、複数種のゲート・スタック（１００〜６００）が形成される。ドープ半導体ウエル（２２、２４）上に、高誘電率（ｈｉｇｈ−ｋ）ゲート誘電体（３０Ｌ）が形成される。一つのデバイス領域中に金属ゲート層（４２Ｌ）が形成され、他のデバイス領域（２００、４００、５００、６００）ではｈｉｇｈ−ｋゲート誘電体は露出される。該他のデバイス領域中に、相異なる厚さを有するスレショルド電圧調整酸化物層が形成される。次いで、スレショルド電圧調整酸化物層を覆って導電性ゲート材料層（７２Ｌ）が形成される。電界効果トランジスタの一つの型は、ｈｉｇｈ−ｋゲート誘電体部分を包含するゲート誘電体を包含する。電界効果トランジスタの他の型は、ｈｉｇｈ−ｋゲート誘電体部分と、相異なる厚さを有する第一スレショルド電圧調整酸化物部分とを包含するゲート誘電体を包含する。相異なるゲート誘電体スタックと、同一のドーパント濃度を有するドープ半導体ウエルを用いることによって、相異なるスレショルド電圧を有する電界効果トランジスタが提供される。 （もっと読む）

【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。
【解決手段】シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることにより半導体基板を作製する。 （もっと読む）

【課題】レジストマスクを用いたウエットエッチングにより、下地のゲート絶縁膜にダメージを与えることなく、寸法精度良く金属膜を加工する。
【解決手段】半導体装置の製造方法は、半導体基板１００上に金属薄膜１０２を形成する工程（ａ）と、金属薄膜１０２の上にアルカリ水溶液可溶有機膜１０３を形成する工程（ｂ）と、アルカリ水溶液可溶有機膜１０３の上にフォトレジスト膜１０４を形成する工程（ｃ）と、フォトレジスト膜１０４に開口部を設けてレジストパターン１０５を形成する工程（ｄ）と、薬液を用いて、開口部に露出するアルカリ水溶液可溶有機膜１０３を除去する工程（ｅ）と、工程（ｅ）の後に、ウエットエッチングにより、開口部に露出する金属薄膜１０２を除去する工程（ｆ）とを備える。 （もっと読む）

【課題】（１１０）面を主面とする半導体基板に形成されたｐ型ＭＩＳトランジスタを備えた半導体装置において、ｐ型ＭＩＳトランジスタのさらなる性能向上を図る。
【解決手段】半導体装置は、（１１０）面を主面とする半導体基板１０に形成されたｐ型ＭＩＳトランジスタＰＴｒを備えた半導体装置である。ｐ型ＭＩＳトランジスタＰＴｒは、半導体基板１０における第１の活性領域１０ａ上に形成された第１のゲート絶縁膜１３ａと、第１のゲート絶縁膜１３ａ上に形成され第１の金属膜１４ａ及び第１の金属膜１４ａ上に形成された第１のシリコン膜１５ａからなる第１のゲート電極１４Ａとを備えている。第１の金属膜１４ａは、膜厚が１ｎｍ以上であって且つ１０ｎｍ以下である。 （もっと読む）

【課題】 多重閾値電圧（Ｖｔ）電界効果トランジスタ（ＦＥＴ）素子、及びその製造のための技術を提供する。
【解決手段】 １つの態様において、ソース領域と、ドレイン領域と、ソース領域とドレイン領域とを相互接続する少なくとも１つのチャネルと、チャネルの少なくとも一部を囲み、ゲート全体に対し選択的に配置された少なくとも１つのバンド・エッジ金属により多重閾値電圧を有するように構成されたゲートとを含むＦＥＴ素子が提供される。 （もっと読む）

【課題】本発明は、一つの実施形態において半導体デバイスを形成する方法を提供する。
【解決手段】該方法は、第一導電型領域および第二導電型領域を包含する基板を用意するステップと、基板の第一導電型領域および第二導電型領域の上のゲート誘電体とＨｉｇｈ−ｋの該ゲート誘電体上を覆う第一金属ゲート導体を包含するゲート・スタックを形成するステップと、第一金属ゲート導体の第一導電型領域中に所在する部分を除去して、第一導電型領域中に所在するゲート誘電体を露出するステップと、基板に対し窒素ベース・プラズマを印加するステップであって、窒素ベース・プラズマは、第一導電型領域中に所在するゲート誘電体を窒化し、第二導電型領域中に所在する第一金属ゲート導体を窒化する、該印加するステップと、少なくとも第一導電型領域中に所在するゲート誘電体上を覆う第二金属ゲート導体を形成するステップと、を含む。 （もっと読む）

【課題】本発明によれば、ＳｉＣを用いた微細化可能で、超低オン抵抗、かつ信頼性にも優れた半導体装置および半導体装置の製造方法を提供する。
【解決手段】炭化珪素基板と、その第１の主面の第１導電型の第１の炭化珪素層と、この表面の第２導電型の第１の炭化珪素領域と、この表面の第１導電型の第２の炭化珪素領域と、その下部の第２導電型の第３の炭化珪素領域と、第２の炭化珪素領域を貫通し、第３の炭化珪素領域に達するトレンチと、ゲート絶縁膜と、ゲート電極と、ゲート電極を被覆する層間絶縁膜と、トレンチ側面の第２の炭化珪素領域上および層間絶縁膜上に形成されたＮｉ、Ｔｉ、Ｔａ、ＭｏおよびＷからなる群から選択される金属元素を含有する第１の電極と、トレンチ底部の第３の炭化珪素領域上および第１の電極上に形成されたＡｌを含有する第２の電極と、第２の電極上の第１の主電極と、炭化珪素基板の第２の主面に形成された第２の主電極と、を有する半導体装置。 （もっと読む）

【課題】ゲート配線として耐熱性の導電性材料であるタングステン層を用いた場合に、タングステン層の比抵抗を低くすることによって、配線抵抗を十分に低減することを目的とする。
【解決手段】半導体層と、ゲート配線と、前記半導体層と前記ゲート配線との間に挟まれたゲート絶縁層とを有し、前記ゲート配線はタングステン層を有し、前記タングステン層中の酸素濃度を３０ｐｐｍ以下とすることによって、配線抵抗を十分に低減することができる。 （もっと読む）

【課題】ＭＩＰＳ構造を有する電界効果トランジスタにおいて、金属ゲート電極とポリシリコンゲート電極との接触抵抗を低減することにより、ＡＣ動作を向上させる。
【解決手段】半導体装置１は、半導体基板１０上に電界効果トランジスタを有する。電界効果トランジスタは、ゲート絶縁膜２５、２７とゲート電極６３、７１と、を備える。さらに、ゲート電極６３、７１は第１金属からなる第１電極層２２と、第２金属からなる第２電極層２６、３４と、シリコン層からなる第３電極層６２、７０と、を含む積層構造である。第２金属は、シリコン層の多数キャリアに対する第１電極層２２と第３電極層６２、７０とのバンド不連続を緩和する仕事関数を有する材料である。 （もっと読む）

ターゲット組立体とターゲット組立体を含むＰＶＤチャンバが開示される。ターゲット組立体は凹形状のターゲットを含む。ＰＶＤチャンバ内で使用されると、凹状ターゲットは、スパッターチャンバ内に配置された基板上の半径方向に均一な堆積層を提供する。
（もっと読む）

【課題】シェアードコンタクト形成時に、ゲート電極が溶解されて形状異常となるのを防止する。
【解決手段】半導体装置は、基板１上にゲート絶縁膜２を介して形成されたゲート電極３１と、基板１のゲート電極３１の両側方に形成された不純物領域３２及び３３とを有するトランジスタと、トランジスタ上を覆うように基板１上に形成された層間絶縁膜１１及び１２と、不純物領域３２及び３３及びゲート電極３１に電気的に接続するシェアードコンタクト１４とを備える。ゲート電極３１の側面下部を覆うように第１のサイドウォール５、第１のサイドウォール５におけるゲート電極３１とは反対側に第２のサイドウォール６、第１のサイドウォール５上に、ゲート電極３１の側面上部と第２のサイドウォール６とに挟まれるように第３のサイドウォール９ｂが形成されている。第２及び第３のサイドウォール６及び９ｂは、第１のサイドウォール５とは異なる材料からなる。 （もっと読む）

【課題】半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化することを可能にするとともに、抵抗を可及的に低くすることを可能にする。
【解決手段】半導体膜４ａと、半導体膜上に形成された酸化膜６ｂと、酸化膜上に形成された金属膜１２ａと、を備え、酸化膜がＴｉ酸化膜であって、酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されている。 （もっと読む）

【課題】オン電流を増加させて駆動能力を大きくした半導体装置（ダブルゲート型薄膜トランジスタ）、この半導体装置を製造する半導体装置製造方法、この半導体装置を搭載したＴＦＴ基板、およびこのＴＦＴ基板を適用した表示装置を提供する。
【解決手段】半導体装置１は、絶縁性基板１０（絶縁性基板１１０）の上に形成された第１ゲート電極１１と、第１ゲート電極１１の上に形成された第１絶縁層１２と、第１絶縁層１２の上に形成された半導体層１３と、半導体層１３の一端に接続されたソース電極１５と、ソース電極１５に対向して半導体層１３の他端に接続されたドレイン電極１６と、半導体層１３の上に形成された第２絶縁層１７と、第２絶縁層１７の上に形成された第２ゲート電極１９とを備え、第１ゲート電極１１および第２ゲート電極１９の少なくとも一方は、透明導電性材料で形成され、透明電極を構成している。 （もっと読む）

【課題】異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る。
【解決手段】半導体装置の製造方法は、第１導電型のＭＩＳＦＥＴを有する第１領域及び第２導電型のＭＩＳＦＥＴを有する第２領域における半導体基板１上に、ゲート絶縁膜３を形成する工程と、前記第１領域における前記ゲート絶縁膜上に、第１金属材料層４を形成する工程と、前記第１領域における前記第１金属材料層上及び前記第２領域における前記ゲート絶縁膜上に、第２金属材料層７からなる第２ゲート電極７ａ及び７ｂをそれぞれ形成する工程と、前記第１領域及び前記第２領域における前記第２ゲート電極の側面に、第１側壁絶縁膜１１ａ及び１１ｂをそれぞれ形成する工程と、前記第１側壁絶縁膜をマスクとして、前記第１領域における前記第１金属材料層を加工して第１ゲート電極４ａを形成する工程と、を具備する。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にＣＶＤ−Ｒｕ膜を有するウエハＷを収容し、チャンバー１内に、成膜中に発生する副生成物であるＣｕ（ｈｆａｃ）_２の蒸気圧がその蒸気圧よりも低いＣｕ錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳからなる成膜原料を気相状態で導入して、Ｒｕ膜上にＣＶＤ法によりＣｕ膜を成膜するにあたり、チャンバー１の壁部の温度を、副生成物であるＣｕ（ｈｆａｃ）_２の蒸気圧が成膜処理時のチャンバー１内の圧力と等しくなる温度以上で成膜原料であるＣｕ（ｈｆａｃ）ＴＭＶＳの分解温度未満に制御する。 （もっと読む）

【課題】高導電度または低抵抗率を有する導電膜を形成するプロセスを提供する。
【解決手段】堆積チャンバにおいて基板上に導電膜を堆積した後、基板を取り出すためにチャンバ内に還元ガスを導入する。堆積チャンバはバッチＣＶＤチャンバであってよく、堆積される膜は、例えば窒化チタンなど遷移金属窒化物である金属窒化物であってよい。チャンバから基板を取り出す準備の一部として、基板を冷却してよく、チャンバを還元ガスで充填してチャンバ圧力を上昇させる。この時にチャンバ内に酸化剤が導入され得ることが認められている。充填及び／または冷却プロセスの間、露出した金属含有膜を酸化から保護するために、還元ガスを導入することが発見された。還元ガスは、還元剤が還元ガスの少数成分であるような還元剤とキャリアガスとから形成される。還元剤を供給することによって、露出した金属含有膜の酸化が低減され、その結果金属膜の導電特性が向上する。 （もっと読む）

【課題】メタル電極／ｈｉｇｈ−ｋゲート絶縁膜からなるゲート構造において、半導体特性や信頼性の劣化をおこさせることなく、サイドウォールを形成したゲート構造を有する半導体装置の提供。
【解決手段】半導体基板１上に設けられた、ｈｉｇｈ−ｋ誘電体材料からなるゲート絶縁膜２と、ゲート絶縁膜２の上に設けられたメタル電極３と、メタル電極３の側壁を覆い、ゲート絶縁膜２を挟んで半導体基板１と対向配置された酸化防止膜４と、ゲート絶縁膜２と酸化防止膜４とを覆うように、半導体基板上に設けられたサイドウォール５とを含むゲート構造。 （もっと読む）