半導体装置の製造方法
【課題】異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る。
【解決手段】半導体装置の製造方法は、第1導電型のMISFETを有する第1領域及び第2導電型のMISFETを有する第2領域における半導体基板1上に、ゲート絶縁膜3を形成する工程と、前記第1領域における前記ゲート絶縁膜上に、第1金属材料層4を形成する工程と、前記第1領域における前記第1金属材料層上及び前記第2領域における前記ゲート絶縁膜上に、第2金属材料層7からなる第2ゲート電極7a及び7bをそれぞれ形成する工程と、前記第1領域及び前記第2領域における前記第2ゲート電極の側面に、第1側壁絶縁膜11a及び11bをそれぞれ形成する工程と、前記第1側壁絶縁膜をマスクとして、前記第1領域における前記第1金属材料層を加工して第1ゲート電極4aを形成する工程と、を具備する。
【解決手段】半導体装置の製造方法は、第1導電型のMISFETを有する第1領域及び第2導電型のMISFETを有する第2領域における半導体基板1上に、ゲート絶縁膜3を形成する工程と、前記第1領域における前記ゲート絶縁膜上に、第1金属材料層4を形成する工程と、前記第1領域における前記第1金属材料層上及び前記第2領域における前記ゲート絶縁膜上に、第2金属材料層7からなる第2ゲート電極7a及び7bをそれぞれ形成する工程と、前記第1領域及び前記第2領域における前記第2ゲート電極の側面に、第1側壁絶縁膜11a及び11bをそれぞれ形成する工程と、前記第1側壁絶縁膜をマスクとして、前記第1領域における前記第1金属材料層を加工して第1ゲート電極4aを形成する工程と、を具備する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、異なる積層構造を有する異なる導電型のトランジスタを備えた半導体装置の製造方法に関する。
【背景技術】
【0002】
高誘電体材料を含むゲート絶縁膜と金属材料を含む材料からなるゲート電極(メタルゲート)とを使用したCMISFETを搭載した半導体装置がある。メタルゲートを使用する半導体装置においては、ゲートの空乏化の改善、高誘電体材料によるリーク電流の低減などの利点があるが、課題は所望の閾値電圧を得るための仕事関数の最適化である。
【0003】
閾値電圧を低減するためには、仕事関数をシリコンのバンドエッジの近傍にあわせこむ必要がある。これを実現するために、材料による仕事関数の違いを利用し、NFETとPFETでゲート電極材料を使い分ける方法がある(例えば、特許文献1参照。)。さらに、数nmから数十nmの厚さのゲート絶縁膜の上部又は下部に金属を含む薄い(十分の数nm〜数nm)キャップ膜を挿入することで、仕事関数を制御する方法を組み合わせることもある。この場合、ゲート電極材料を加工する際に、NFETとPFETとで異なる材料を同時にRIE技術によって加工する必要性が生じる。この場合、RIEによるエッチングレートがNFET材料とPFET材料で異なるため、NFETゲートとPFETゲートとを同じ形状に仕上げることが困難である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−339210号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0006】
本発明の一視点による半導体装置の製造方法は、第1導電型のMISFETを有する第1領域及び第2導電型のMISFETを有する第2領域における半導体基板上に、ゲート絶縁膜を形成する工程と、前記第1領域における前記ゲート絶縁膜上に、第1金属材料層を形成する工程と、前記第1領域における前記第1金属材料層上及び前記第2領域における前記ゲート絶縁膜上に、第2金属材料層からなる第2ゲート電極をそれぞれ形成する工程と、前記第1領域及び前記第2領域における前記第2ゲート電極の側面に、第1側壁絶縁膜をそれぞれ形成する工程と、前記第1側壁絶縁膜をマスクとして、前記第1領域における前記第1金属材料層を加工して第1ゲート電極を形成する工程と、を具備する。
【発明の効果】
【0007】
本発明によれば、異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図2】図1に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図3】図2に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図4】図3に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図5】図4に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図6】図5に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図7】図6に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図8】図7に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図9】図8に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図10】図9に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図11】図10に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図12】図11に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図13】図12に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図14】図13に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図15】図2に続く、本発明の一実施形態に係る他の半導体装置の製造工程を示す断面図。
【図16】図3に続く、本発明の一実施形態に係る他の半導体装置の製造工程を示す断面図。
【図17】本発明の一実施形態に関連する半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【0009】
本発明の実施の形態を以下に図面を参照して説明する。ここでは、高誘電体材料を含むゲート絶縁膜と金属材料を含むゲート電極とを使用したCMISFETを搭載した半導体装置を例に取る。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0010】
[製造方法]
以下に、本実施形態に係る半導体装置の製造方法について説明する。図1乃至図16は、本実施形態に係る半導体装置の製造工程を示す断面図である。尚、ここでは、Pチャネル型MISFET(PFET)におけるゲート構造は下部に第1金属材料、上部に第2金属材料を積層した2層構造とし、Nチャネル型MISFET(NFET)におけるゲート構造は第2金属材料からなる1層構造とする例について説明する。
【0011】
まず、図1に示すように、シリコン基板1内に素子分離領域2が形成される。この素子分離領域2により、シリコン基板1は、PFETが形成される第1領域(PFET領域)とNFETが形成される第2領域(NFET領域)とに区切られる。
【0012】
次に、図2に示すように、PFET領域及びNFET領域におけるシリコン基板1及び素子分離領域2上に、高誘電体材料(例えば、HfSiON膜)を含むゲート絶縁膜3が形成される。このゲート絶縁膜3の膜厚は、例えば2nm程度である。
【0013】
次に、PFET領域及びNFET領域におけるゲート絶縁膜3上に、金属材料(例えば、W膜)を含む第1金属材料層4が形成される。この第1金属材料層4には、PFETに適したゲート電極材料が用いられる。第1金属材料層4の膜厚は、例えば7nm程度である。
【0014】
次に、図3に示すように、PFET領域における第1金属材料層4上に、リソグラフィを用いてフォトレジストパターン5が形成される。このフォトレジストパターン5は、PFET領域全体を覆うように形成される。その後、フォトレジストパターン5をマスクとして、エッチングにより、NFET領域における第1金属材料層4が除去される。これにより、NFET領域におけるゲート絶縁膜3が露出され、第1金属材料層4はPFET領域にのみ残存する。すなわち、PFET領域に選択的に第1金属材料層4が形成される。 次に、図4に示すように、フォトレジストパターン5が除去された後、PFET領域における第1金属材料層4上及びNFET領域におけるゲート絶縁膜3上に、金属材料(例えば、TiN膜)を含む第2金属材料層7が形成される。この第2金属材料層7には、NFETに適した電極材料が用いられる。第2金属材料層7の膜厚は、例えば7nm程度である。
【0015】
次に、図5に示すように、PFET領域及びNFET領域における第2金属材料層7上に、ポリシリコン膜9が形成される。このポリシリコン膜9の膜厚は、例えば60nm程度である。尚、PFET領域及びNFET領域における第2金属材料層7上には、ポリシリコン膜9以外の材料からなる層を形成してもよい。
【0016】
次に、図6に示すように、PFET領域及びNFET領域におけるポリシリコン膜9上に、リソグラフィ技術によりフォトレジストパターン10a及び10bが形成される。このフォトレジストパターン10a及び10bは、以下の工程でゲート電極のパターニングのために用いられる。このため、フォトレジストパターン10a及び10bは、後に形成されるゲート電極の寸法に合わせて形成される。
【0017】
次に、図7に示すように、フォトレジストパターン10a及び10bをマスクとして、RIE技術により、PFET領域及びNFET領域におけるポリシリコン膜9が加工され、ポリシリコン膜パターン9a及び9bが形成される。さらに、フォトレジストパターン10a及び10bをマスクとして、PFET領域及びNFET領域における第2金属材料層7が加工され、第2ゲート電極7a及び7bが形成される。この工程において、PFET領域及びNFET領域における各膜は、同じガス種を用いて、同じ構造をエッチングしているので、均一な構造が形成される。これにより、PFET領域における第1金属材料層4及びNFET領域におけるゲート絶縁膜3はエッチングされず、残存して露出される。
【0018】
次に、図8に示すように、フォトレジストパターン10a及び10bが除去された後、PFET領域及びNFET領域の全面に、例えばシリコンナイトライド(SiN)膜で構成される第1絶縁膜11が形成される。すなわち、PFET領域においては、第1金属材料層4上、第2ゲート電極7a側面、ポリシリコン膜パターン9a上及び側面に、第1絶縁膜11が形成される。また、NFET領域においては、ゲート絶縁膜3上、第2ゲート電極7b側面、ポリシリコン膜パターン9b上及び側面に、第1絶縁膜11が形成される。この第1絶縁膜11の膜厚は、例えば4nmである。
【0019】
次に、図9に示すように、異方性エッチング(例えば、RIE)により、PFET領域及びNFET領域における第1絶縁膜11が加工される。これにより、第2ゲート電極7a及び7b側面、ポリシリコン膜パターン9a及び9b側面に、第1側壁絶縁膜11a及び11bが形成される。その後、第1側壁絶縁膜11aをマスクとして、異方性エッチングにより、PFET領域における第1金属材料層4が所望のパターンに加工され、第1ゲート電極4aが形成される。さらに、異方性エッチングにより、PFET領域及びNFET領域におけるゲート絶縁膜3が加工され、ゲート絶縁膜3a及び3bが形成される。これら第1ゲート電極4a、ゲート絶縁膜3a及び3bの側面は、第1側壁絶縁膜11a及び11bで覆われず、露出している。この工程における異方性エッチングでは、加工される第1絶縁膜11、第1金属材料層4及びゲート絶縁膜3の材料に応じて、ガス種を適宜変更している。このようにして、本実施形態におけるゲート電極が完成する。
【0020】
ここで、MISFETにおいて、閾値の制御に寄与するのは、ゲート絶縁膜3a及び3bに接する電極材料の仕事関数である。従って、閾値の制御に寄与するのは、PFET領域においては第1ゲート電極4aを構成するW膜であり、NFET領域においては第2ゲート電極7bを構成するTiN膜である。このため、PFET領域において、ゲート電極が第1ゲート電極4aと第2ゲート電極7aとの積層構造であっても、閾値の制御に第2ゲート電極7aによる影響はない。
【0021】
次に、図10に示すように、PFET領域全面に、リソグラフィを用いてフォトレジストパターン12が形成される。これにより、PFET領域全面がフォトレジストパターン12で覆われる。その後、NFET領域におけるシリコン基板1内に、例えばAsイオンが注入され、第1イオン注入層13が形成される。
【0022】
次に、図11に示すように、フォトレジストパターン12が除去された後、PFET領域及びNFET領域の全面に、例えばSiN膜で構成される第2絶縁膜14が形成される。この第2絶縁膜14の膜厚は、例えば4nmである。
【0023】
次に、図12に示すように、異方性エッチングにより、PFET領域及びNFET領域における第2絶縁膜14が加工される。これにより、PFET領域におけるゲート絶縁膜3a側面、第1ゲート電極4a側面及び第1側壁絶縁膜11a側面、NFET領域におけるゲート絶縁膜3b側面及び第1側壁絶縁膜11b側面に、第2側壁絶縁膜14a及び14bが形成される。
【0024】
次に、図13に示すように、NFET領域全面に、リソグラフィを用いてフォトレジストパターン15が形成される。これにより、NFET領域全面がフォトレジストパターン15で覆われる。その後、PFET領域におけるシリコン基板1内に、例えばBイオンが注入され、第2イオン注入層16が形成される。
【0025】
次に、図14に示すように、フォトレジストパターン15が除去された後、第1イオン注入層13及び第2イオン注入層16に、アニールが行われる。これにより、第1イオン注入層13及び第2イオン注入層16の不純物が活性化され、第1ソース・ドレイン拡散層13’及び第2ソース・ドレイン拡散層16’が形成される。その後、ポリシリコン膜パターン9a及び9b、第1ソース・ドレイン拡散層13’及び第2ソース・ドレイン拡散層16’上に、例えばニッケルシリサイド(NiSi)からなる高融点金属膜(図示せず)が形成される。これにより、ゲート電極の抵抗を下げることができる。
【0026】
尚、図15に示すように、PFET領域におけるゲート絶縁膜3と第1金属材料層4との間に、例えば、スパッタ法によりAl膜を含む第1キャップ膜6が形成されてもよい。この第1キャップ膜6は、PFETに適した材料が用いられ、例えば0.5nm程度の膜厚を有する。このような第1キャップ膜6は、次のように形成される。まず、ゲート絶縁膜3が形成された後、ゲート絶縁膜3上全面に第1キャップ膜6が形成され、この第1キャップ膜6上に第1金属材料層4が形成される。その後、上述したように、NFET領域における第1金属材料層4が除去される際に、第1キャップ膜6も同時に除去される。この第1キャップ膜6の材料は、後の熱工程等において、PFET領域におけるゲート絶縁膜3と反応し、ゲート絶縁膜3内に拡散される。これにより、PFETにおいて、より望ましい閾値電圧を得ることができる。尚、第1キャップ膜6は、ゲート絶縁膜3と接していればよく、ゲート絶縁膜3下に形成されてもよい。すなわち、第1キャップ膜6は、PFET領域におけるゲート絶縁膜3とシリコン基板1との間に形成されてもよい。
【0027】
また、図16に示すように、NFET領域におけるゲート絶縁膜3と第2金属材料層7との間及びPFET領域における第1金属材料層4と第2金属材料層7との間に、例えば、スパッタ法によりLa膜を含む第2キャップ膜8が形成されてもよい。この第2キャップ膜8は、NFETに適した材料が用いられ、例えば0.5nm程度の膜厚を有する。このような第2キャップ膜8は、次のように形成される。まず、PFET領域に第1金属材料層4が選択的に形成された後に、PFET領域における第1金属材料層4上及びNFET領域におけるゲート絶縁膜3上に第2キャップ膜8が形成され、この第2キャップ膜8全面に第2金属材料層7が形成される。この第2キャップ膜8の材料は、後の熱工程等において、NFET領域におけるゲート絶縁膜3と反応し、ゲート絶縁膜3内に拡散される。これにより、NFETにおいて、より望ましい閾値電圧を得ることができる。尚、図16において、PFET領域における第1金属材料層4と第2金属材料層7との間の第2キャップ膜8は無くすことも可能である。また、第2キャップ膜8は、ゲート絶縁膜3と接していればよく、ゲート絶縁膜3下に形成されてもよい。すなわち、第2キャップ膜8は、NFET領域におけるゲート絶縁膜3とシリコン基板1との間に形成されてもよい。
【0028】
また、本実施形態においては、PFET領域のゲート電極材料が先に選択的に形成されてからNFET領域のゲート電極材料が形成されているが、この順番は逆でもよい。すなわち、図2においてPFET領域及びNFET領域におけるゲート絶縁膜3上に第2金属材料層7が形成され、図3においてPFET領域における第2金属材料層7が除去され、その後、図4においてPFET領域におけるゲート絶縁膜3上及びNFET領域における第2金属材料層7上に第1金属材料層4が形成されてもよい。
【0029】
[材料]
本実施形態におけるゲート絶縁膜3、第1金属材料層4、第2金属材料層7、第1キャップ膜6及び第2キャップ膜8は、以下の材料を用いることも可能である。
【0030】
ゲート絶縁膜3は、HfSiON膜に限らず、高誘電体材料を含む膜であればよい。高誘電体材料を含む膜としては、例えば、HfO膜、HfON膜、ZrO膜、ZrON膜、HfSiO膜、ZrSiO膜、ZrSiON膜、HfZrO膜、HfZrON膜、HfZrSiO膜、HfZrSiON膜、HfAlSiON膜、ZrAlSiON膜及びこれらの積層膜等があげられる。一般的に、ゲート絶縁膜3は、少なくとも金属及び酸素を主成分として含有する絶縁膜であればよい。
【0031】
第1金属材料層4及び第2金属材料層7は、それぞれ、W膜及びTiN膜に限らず、金属材料を含む膜であればよい。金属材料を含む膜としては、例えば、Ru膜、RuO膜、NiSi膜、Pt膜、TaC膜、TaN膜、Mo膜、WN膜、PtSi膜等があげられる。
【0032】
第1キャップ膜6及び第2キャップ膜8は、それぞれ、Al膜及びLa膜に限らず、例えば、La、Al、Sc、Sr、Er、Mn、Mg、Tb、Yb、Y、Dy、Pt、W、Ru、Ta、C等の材料の少なくとも一つを含む膜であればよい。
【0033】
尚、上述したように、PFET領域における第1ゲート電極4a及びNFET領域における第2ゲート電極7bには、PFET領域及びNFET領域に適した仕事関数を有する材料がそれぞれ用いられる。これら第1ゲート電極4a及び第2ゲート電極7bに用いられる材料は、同じであっても材料の構成比を変えればよい。
【0034】
[構造]
図14を用いて、上述した製造方法により形成された本実施形態のCMISFETの構造について説明する。
【0035】
本実施形態のCMISFETにおいて、PFETにおけるゲート構造は第1金属材料層4及び第2金属材料層7からなる2層構造であり、NFETにおけるゲート構造は第2金属材料からなる1層構造となっている。
【0036】
すなわち、PFET領域においては、シリコン基板1上にゲート絶縁膜3aが形成され、このゲート絶縁膜3a上に第1ゲート電極4a(第1金属材料層4)及び第2ゲート電極7a(第2金属材料層7)が積層されている。第2ゲート電極7a上にはポリシリコン膜パターン9aが形成されている。ポリシリコン膜パターン9a及び第2ゲート電極7aの側面には第1側壁絶縁膜11aが形成され、第1側壁絶縁膜11a、第1ゲート電極4a及びゲート絶縁膜3aの側面には第2側壁絶縁膜14aが形成されている。
【0037】
一方、NFET領域においては、シリコン基板1上にゲート絶縁膜3bが形成され、このゲート絶縁膜3b上に第2ゲート電極7b(第2金属材料層7)が形成されている。第2ゲート電極7b上にはポリシリコン膜パターン9bが形成されている。ポリシリコン膜パターン9b及び第2ゲート電極7bの側面には第1側壁絶縁膜11bが形成され、第1側壁絶縁膜11b及びゲート絶縁膜3bの側面には第2側壁絶縁膜14bが形成されている。
【0038】
ここで、NFETのゲート構造では、第2ゲート電極7b及びポリシリコン膜パターン9bのゲート長方向の幅は全て同じある。これに対し、PFETのゲート構造では、第1ゲート電極4aのゲート長方向の幅が第2ゲート電極7a及びポリシリコン膜パターン9aのゲート長方向の幅より長くなっている。すなわち、第1ゲート電極4aのゲート長方向の幅は、第2ゲート電極7a及びポリシリコン膜パターン9aのゲート長方向の幅と両側の第1側壁絶縁膜11aのゲート長方向の幅とを足し合わせた長さになっており、ゲート絶縁膜3aのゲート長方向の幅と同じである。
【0039】
また、本実施形態のCMISFETにおけるゲート長の寸法は、PFETにおいては第1ゲート電極4aの幅で規定され、NFETにおいては第2ゲート電極7bの幅で規定されている。図14の場合、このゲート長の寸法、すなわちMISFETのチャネル部の寸法は、PFETの寸法AのほうがNFETの寸法Bよりも大きくなる。この寸法Aと寸法Bとは、第2ゲート電極7a及び7bの寸法が同じ場合、両側の第2側壁絶縁膜14aの膜厚分、例えば4nm×2=8nmだけ異なる。しかし、寸法Aと寸法Bとは、同一にそろえることも可能である。つまり、第2金属材料層7がRIEによりエッチングされ、第2ゲート電極7a及び7bが形成された時(図7)に、PFET領域の第2ゲート電極7aの寸法がNFET領域第2ゲート電極7bの寸法よりも8nm小さくなるようにすればよい。すなわち、あらかじめリソグラフィの際(図6)、PFET領域のフォトレジストパターン10aの寸法が、NFET領域のフォトレジストパターン10bの寸法よりも8nm小さくなるように調整しておけばよい。
【0040】
[効果]
上記本実施形態によれば、PFET領域におけるゲート構造が第1金属材料層4及び第2金属材料層7の2層構造であり、NFET領域におけるゲート構造が第2金属材料層7の1層構造である場合、PFET領域における第1金属材料層4は、第2金属材料層7と同時に加工されず、第1側壁絶縁膜11a及び11bが形成された後にこれをマスクとして加工される。これにより、本実施形態では、ゲート電極の形状不良の抑制を図っている。
【0041】
つまり、図17に示すように、PFET領域におけるポリシリコン膜9、第2金属材料層7及び第1金属材料層4とNFET領域におけるポリシリコン膜9及び第2金属材料層7との異なるゲート構造が同時に加工された場合、ゲート電極の形状不良といった問題が生じる。
【0042】
すなわち、PFET領域及びNFET領域における異なるゲート構造が同時に加工されると、ポリシリコン膜パターン9a’及び9b’、第2ゲート電極7a’及び7b’が形成された後、PFET領域における第1金属材料層4がRIE技術により加工され、第1ゲート電極4a’が形成される。この場合、PFET領域における第1金属材料層4がエッチングされる間、NFET領域におけるポリシリコン膜パターン9b’及び第2ゲート電極7b’は、第1金属材料層4をエッチングするプラズマ雰囲気に晒され、金属材料からなら第2ゲート 電極7b’は横方向にエッチバックされてしまう。これにより、NFET領域におけるゲート電極において、サイドエッチングなどによる形状不良が発生してしまう。このように、形状不良を起こすとプロセスの安定性が失われ、製造毎に特性のバラツキが生じ、所望の特性が得られない。
【0043】
そこで、本実施形態においては、PFET領域におけるポリシリコン膜9及び第2金属材料層7とNFET領域におけるポリシリコン膜9及び第2金属材料層7とが同時に加工された後に、続けてPFET領域における第1金属材料層4は加工されない。つまり、第2ゲート電極7a及び7bの側面に第1側壁絶縁膜11a及び11bが形成された後、この第1側壁絶縁膜11a及び11bをマスクとしてPFET領域における第1金属材料層4が加工されて第1ゲート電極4aが形成される(図9)。
【0044】
このように、PFET領域にのみ形成されている第1金属材料層4がエッチング加工される際、NFET領域における第2ゲート電極7b及びポリシリコン膜パターン9bの側面は、第1側壁絶縁膜11bで覆われている。これにより、第2ゲート電極7b及びポリシリコン膜パターン9bが、第1金属材料層4をエッチングする際のプラズマ雰囲気に晒されることがなくなる。従って、第2ゲート電極7b及びポリシリコン膜パターン9bが横方向に過剰にエッチングされることを防ぎ、ゲート電極の形状不良を抑制することができる。
【0045】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0046】
1…シリコン基板、2…素子分離領域、3…ゲート絶縁膜、4…第1金属材料層、4a,4a’…第1ゲート電極、5,12,15,10a,10b…フォトレジストパターン、6…第1キャップ膜、7…第2金属材料層、7a,7b,7a’,7b’…第2ゲート電極、8…第2キャップ膜、9…ポリシリコン膜、9a,9b,9a’,9b’…ポリシリコン膜パターン、11…第1絶縁膜、11a,11b…第1側壁絶縁膜、13…第1イオン注入層、13’…第1ソース・ドレイン拡散層、14…第2絶縁膜、14a,14b…第2側壁絶縁膜、16…第2イオン注入層、16’…第2ソース・ドレイン拡散層。
【技術分野】
【0001】
本発明は、異なる積層構造を有する異なる導電型のトランジスタを備えた半導体装置の製造方法に関する。
【背景技術】
【0002】
高誘電体材料を含むゲート絶縁膜と金属材料を含む材料からなるゲート電極(メタルゲート)とを使用したCMISFETを搭載した半導体装置がある。メタルゲートを使用する半導体装置においては、ゲートの空乏化の改善、高誘電体材料によるリーク電流の低減などの利点があるが、課題は所望の閾値電圧を得るための仕事関数の最適化である。
【0003】
閾値電圧を低減するためには、仕事関数をシリコンのバンドエッジの近傍にあわせこむ必要がある。これを実現するために、材料による仕事関数の違いを利用し、NFETとPFETでゲート電極材料を使い分ける方法がある(例えば、特許文献1参照。)。さらに、数nmから数十nmの厚さのゲート絶縁膜の上部又は下部に金属を含む薄い(十分の数nm〜数nm)キャップ膜を挿入することで、仕事関数を制御する方法を組み合わせることもある。この場合、ゲート電極材料を加工する際に、NFETとPFETとで異なる材料を同時にRIE技術によって加工する必要性が生じる。この場合、RIEによるエッチングレートがNFET材料とPFET材料で異なるため、NFETゲートとPFETゲートとを同じ形状に仕上げることが困難である。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−339210号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0006】
本発明の一視点による半導体装置の製造方法は、第1導電型のMISFETを有する第1領域及び第2導電型のMISFETを有する第2領域における半導体基板上に、ゲート絶縁膜を形成する工程と、前記第1領域における前記ゲート絶縁膜上に、第1金属材料層を形成する工程と、前記第1領域における前記第1金属材料層上及び前記第2領域における前記ゲート絶縁膜上に、第2金属材料層からなる第2ゲート電極をそれぞれ形成する工程と、前記第1領域及び前記第2領域における前記第2ゲート電極の側面に、第1側壁絶縁膜をそれぞれ形成する工程と、前記第1側壁絶縁膜をマスクとして、前記第1領域における前記第1金属材料層を加工して第1ゲート電極を形成する工程と、を具備する。
【発明の効果】
【0007】
本発明によれば、異なる積層構造を有する異なる導電型のトランジスタにおいて、ゲート電極における形状不良の抑制を図る半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【0008】
【図1】本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図2】図1に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図3】図2に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図4】図3に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図5】図4に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図6】図5に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図7】図6に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図8】図7に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図9】図8に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図10】図9に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図11】図10に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図12】図11に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図13】図12に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図14】図13に続く、本発明の一実施形態に係る半導体装置の製造工程を示す断面図。
【図15】図2に続く、本発明の一実施形態に係る他の半導体装置の製造工程を示す断面図。
【図16】図3に続く、本発明の一実施形態に係る他の半導体装置の製造工程を示す断面図。
【図17】本発明の一実施形態に関連する半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【0009】
本発明の実施の形態を以下に図面を参照して説明する。ここでは、高誘電体材料を含むゲート絶縁膜と金属材料を含むゲート電極とを使用したCMISFETを搭載した半導体装置を例に取る。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0010】
[製造方法]
以下に、本実施形態に係る半導体装置の製造方法について説明する。図1乃至図16は、本実施形態に係る半導体装置の製造工程を示す断面図である。尚、ここでは、Pチャネル型MISFET(PFET)におけるゲート構造は下部に第1金属材料、上部に第2金属材料を積層した2層構造とし、Nチャネル型MISFET(NFET)におけるゲート構造は第2金属材料からなる1層構造とする例について説明する。
【0011】
まず、図1に示すように、シリコン基板1内に素子分離領域2が形成される。この素子分離領域2により、シリコン基板1は、PFETが形成される第1領域(PFET領域)とNFETが形成される第2領域(NFET領域)とに区切られる。
【0012】
次に、図2に示すように、PFET領域及びNFET領域におけるシリコン基板1及び素子分離領域2上に、高誘電体材料(例えば、HfSiON膜)を含むゲート絶縁膜3が形成される。このゲート絶縁膜3の膜厚は、例えば2nm程度である。
【0013】
次に、PFET領域及びNFET領域におけるゲート絶縁膜3上に、金属材料(例えば、W膜)を含む第1金属材料層4が形成される。この第1金属材料層4には、PFETに適したゲート電極材料が用いられる。第1金属材料層4の膜厚は、例えば7nm程度である。
【0014】
次に、図3に示すように、PFET領域における第1金属材料層4上に、リソグラフィを用いてフォトレジストパターン5が形成される。このフォトレジストパターン5は、PFET領域全体を覆うように形成される。その後、フォトレジストパターン5をマスクとして、エッチングにより、NFET領域における第1金属材料層4が除去される。これにより、NFET領域におけるゲート絶縁膜3が露出され、第1金属材料層4はPFET領域にのみ残存する。すなわち、PFET領域に選択的に第1金属材料層4が形成される。 次に、図4に示すように、フォトレジストパターン5が除去された後、PFET領域における第1金属材料層4上及びNFET領域におけるゲート絶縁膜3上に、金属材料(例えば、TiN膜)を含む第2金属材料層7が形成される。この第2金属材料層7には、NFETに適した電極材料が用いられる。第2金属材料層7の膜厚は、例えば7nm程度である。
【0015】
次に、図5に示すように、PFET領域及びNFET領域における第2金属材料層7上に、ポリシリコン膜9が形成される。このポリシリコン膜9の膜厚は、例えば60nm程度である。尚、PFET領域及びNFET領域における第2金属材料層7上には、ポリシリコン膜9以外の材料からなる層を形成してもよい。
【0016】
次に、図6に示すように、PFET領域及びNFET領域におけるポリシリコン膜9上に、リソグラフィ技術によりフォトレジストパターン10a及び10bが形成される。このフォトレジストパターン10a及び10bは、以下の工程でゲート電極のパターニングのために用いられる。このため、フォトレジストパターン10a及び10bは、後に形成されるゲート電極の寸法に合わせて形成される。
【0017】
次に、図7に示すように、フォトレジストパターン10a及び10bをマスクとして、RIE技術により、PFET領域及びNFET領域におけるポリシリコン膜9が加工され、ポリシリコン膜パターン9a及び9bが形成される。さらに、フォトレジストパターン10a及び10bをマスクとして、PFET領域及びNFET領域における第2金属材料層7が加工され、第2ゲート電極7a及び7bが形成される。この工程において、PFET領域及びNFET領域における各膜は、同じガス種を用いて、同じ構造をエッチングしているので、均一な構造が形成される。これにより、PFET領域における第1金属材料層4及びNFET領域におけるゲート絶縁膜3はエッチングされず、残存して露出される。
【0018】
次に、図8に示すように、フォトレジストパターン10a及び10bが除去された後、PFET領域及びNFET領域の全面に、例えばシリコンナイトライド(SiN)膜で構成される第1絶縁膜11が形成される。すなわち、PFET領域においては、第1金属材料層4上、第2ゲート電極7a側面、ポリシリコン膜パターン9a上及び側面に、第1絶縁膜11が形成される。また、NFET領域においては、ゲート絶縁膜3上、第2ゲート電極7b側面、ポリシリコン膜パターン9b上及び側面に、第1絶縁膜11が形成される。この第1絶縁膜11の膜厚は、例えば4nmである。
【0019】
次に、図9に示すように、異方性エッチング(例えば、RIE)により、PFET領域及びNFET領域における第1絶縁膜11が加工される。これにより、第2ゲート電極7a及び7b側面、ポリシリコン膜パターン9a及び9b側面に、第1側壁絶縁膜11a及び11bが形成される。その後、第1側壁絶縁膜11aをマスクとして、異方性エッチングにより、PFET領域における第1金属材料層4が所望のパターンに加工され、第1ゲート電極4aが形成される。さらに、異方性エッチングにより、PFET領域及びNFET領域におけるゲート絶縁膜3が加工され、ゲート絶縁膜3a及び3bが形成される。これら第1ゲート電極4a、ゲート絶縁膜3a及び3bの側面は、第1側壁絶縁膜11a及び11bで覆われず、露出している。この工程における異方性エッチングでは、加工される第1絶縁膜11、第1金属材料層4及びゲート絶縁膜3の材料に応じて、ガス種を適宜変更している。このようにして、本実施形態におけるゲート電極が完成する。
【0020】
ここで、MISFETにおいて、閾値の制御に寄与するのは、ゲート絶縁膜3a及び3bに接する電極材料の仕事関数である。従って、閾値の制御に寄与するのは、PFET領域においては第1ゲート電極4aを構成するW膜であり、NFET領域においては第2ゲート電極7bを構成するTiN膜である。このため、PFET領域において、ゲート電極が第1ゲート電極4aと第2ゲート電極7aとの積層構造であっても、閾値の制御に第2ゲート電極7aによる影響はない。
【0021】
次に、図10に示すように、PFET領域全面に、リソグラフィを用いてフォトレジストパターン12が形成される。これにより、PFET領域全面がフォトレジストパターン12で覆われる。その後、NFET領域におけるシリコン基板1内に、例えばAsイオンが注入され、第1イオン注入層13が形成される。
【0022】
次に、図11に示すように、フォトレジストパターン12が除去された後、PFET領域及びNFET領域の全面に、例えばSiN膜で構成される第2絶縁膜14が形成される。この第2絶縁膜14の膜厚は、例えば4nmである。
【0023】
次に、図12に示すように、異方性エッチングにより、PFET領域及びNFET領域における第2絶縁膜14が加工される。これにより、PFET領域におけるゲート絶縁膜3a側面、第1ゲート電極4a側面及び第1側壁絶縁膜11a側面、NFET領域におけるゲート絶縁膜3b側面及び第1側壁絶縁膜11b側面に、第2側壁絶縁膜14a及び14bが形成される。
【0024】
次に、図13に示すように、NFET領域全面に、リソグラフィを用いてフォトレジストパターン15が形成される。これにより、NFET領域全面がフォトレジストパターン15で覆われる。その後、PFET領域におけるシリコン基板1内に、例えばBイオンが注入され、第2イオン注入層16が形成される。
【0025】
次に、図14に示すように、フォトレジストパターン15が除去された後、第1イオン注入層13及び第2イオン注入層16に、アニールが行われる。これにより、第1イオン注入層13及び第2イオン注入層16の不純物が活性化され、第1ソース・ドレイン拡散層13’及び第2ソース・ドレイン拡散層16’が形成される。その後、ポリシリコン膜パターン9a及び9b、第1ソース・ドレイン拡散層13’及び第2ソース・ドレイン拡散層16’上に、例えばニッケルシリサイド(NiSi)からなる高融点金属膜(図示せず)が形成される。これにより、ゲート電極の抵抗を下げることができる。
【0026】
尚、図15に示すように、PFET領域におけるゲート絶縁膜3と第1金属材料層4との間に、例えば、スパッタ法によりAl膜を含む第1キャップ膜6が形成されてもよい。この第1キャップ膜6は、PFETに適した材料が用いられ、例えば0.5nm程度の膜厚を有する。このような第1キャップ膜6は、次のように形成される。まず、ゲート絶縁膜3が形成された後、ゲート絶縁膜3上全面に第1キャップ膜6が形成され、この第1キャップ膜6上に第1金属材料層4が形成される。その後、上述したように、NFET領域における第1金属材料層4が除去される際に、第1キャップ膜6も同時に除去される。この第1キャップ膜6の材料は、後の熱工程等において、PFET領域におけるゲート絶縁膜3と反応し、ゲート絶縁膜3内に拡散される。これにより、PFETにおいて、より望ましい閾値電圧を得ることができる。尚、第1キャップ膜6は、ゲート絶縁膜3と接していればよく、ゲート絶縁膜3下に形成されてもよい。すなわち、第1キャップ膜6は、PFET領域におけるゲート絶縁膜3とシリコン基板1との間に形成されてもよい。
【0027】
また、図16に示すように、NFET領域におけるゲート絶縁膜3と第2金属材料層7との間及びPFET領域における第1金属材料層4と第2金属材料層7との間に、例えば、スパッタ法によりLa膜を含む第2キャップ膜8が形成されてもよい。この第2キャップ膜8は、NFETに適した材料が用いられ、例えば0.5nm程度の膜厚を有する。このような第2キャップ膜8は、次のように形成される。まず、PFET領域に第1金属材料層4が選択的に形成された後に、PFET領域における第1金属材料層4上及びNFET領域におけるゲート絶縁膜3上に第2キャップ膜8が形成され、この第2キャップ膜8全面に第2金属材料層7が形成される。この第2キャップ膜8の材料は、後の熱工程等において、NFET領域におけるゲート絶縁膜3と反応し、ゲート絶縁膜3内に拡散される。これにより、NFETにおいて、より望ましい閾値電圧を得ることができる。尚、図16において、PFET領域における第1金属材料層4と第2金属材料層7との間の第2キャップ膜8は無くすことも可能である。また、第2キャップ膜8は、ゲート絶縁膜3と接していればよく、ゲート絶縁膜3下に形成されてもよい。すなわち、第2キャップ膜8は、NFET領域におけるゲート絶縁膜3とシリコン基板1との間に形成されてもよい。
【0028】
また、本実施形態においては、PFET領域のゲート電極材料が先に選択的に形成されてからNFET領域のゲート電極材料が形成されているが、この順番は逆でもよい。すなわち、図2においてPFET領域及びNFET領域におけるゲート絶縁膜3上に第2金属材料層7が形成され、図3においてPFET領域における第2金属材料層7が除去され、その後、図4においてPFET領域におけるゲート絶縁膜3上及びNFET領域における第2金属材料層7上に第1金属材料層4が形成されてもよい。
【0029】
[材料]
本実施形態におけるゲート絶縁膜3、第1金属材料層4、第2金属材料層7、第1キャップ膜6及び第2キャップ膜8は、以下の材料を用いることも可能である。
【0030】
ゲート絶縁膜3は、HfSiON膜に限らず、高誘電体材料を含む膜であればよい。高誘電体材料を含む膜としては、例えば、HfO膜、HfON膜、ZrO膜、ZrON膜、HfSiO膜、ZrSiO膜、ZrSiON膜、HfZrO膜、HfZrON膜、HfZrSiO膜、HfZrSiON膜、HfAlSiON膜、ZrAlSiON膜及びこれらの積層膜等があげられる。一般的に、ゲート絶縁膜3は、少なくとも金属及び酸素を主成分として含有する絶縁膜であればよい。
【0031】
第1金属材料層4及び第2金属材料層7は、それぞれ、W膜及びTiN膜に限らず、金属材料を含む膜であればよい。金属材料を含む膜としては、例えば、Ru膜、RuO膜、NiSi膜、Pt膜、TaC膜、TaN膜、Mo膜、WN膜、PtSi膜等があげられる。
【0032】
第1キャップ膜6及び第2キャップ膜8は、それぞれ、Al膜及びLa膜に限らず、例えば、La、Al、Sc、Sr、Er、Mn、Mg、Tb、Yb、Y、Dy、Pt、W、Ru、Ta、C等の材料の少なくとも一つを含む膜であればよい。
【0033】
尚、上述したように、PFET領域における第1ゲート電極4a及びNFET領域における第2ゲート電極7bには、PFET領域及びNFET領域に適した仕事関数を有する材料がそれぞれ用いられる。これら第1ゲート電極4a及び第2ゲート電極7bに用いられる材料は、同じであっても材料の構成比を変えればよい。
【0034】
[構造]
図14を用いて、上述した製造方法により形成された本実施形態のCMISFETの構造について説明する。
【0035】
本実施形態のCMISFETにおいて、PFETにおけるゲート構造は第1金属材料層4及び第2金属材料層7からなる2層構造であり、NFETにおけるゲート構造は第2金属材料からなる1層構造となっている。
【0036】
すなわち、PFET領域においては、シリコン基板1上にゲート絶縁膜3aが形成され、このゲート絶縁膜3a上に第1ゲート電極4a(第1金属材料層4)及び第2ゲート電極7a(第2金属材料層7)が積層されている。第2ゲート電極7a上にはポリシリコン膜パターン9aが形成されている。ポリシリコン膜パターン9a及び第2ゲート電極7aの側面には第1側壁絶縁膜11aが形成され、第1側壁絶縁膜11a、第1ゲート電極4a及びゲート絶縁膜3aの側面には第2側壁絶縁膜14aが形成されている。
【0037】
一方、NFET領域においては、シリコン基板1上にゲート絶縁膜3bが形成され、このゲート絶縁膜3b上に第2ゲート電極7b(第2金属材料層7)が形成されている。第2ゲート電極7b上にはポリシリコン膜パターン9bが形成されている。ポリシリコン膜パターン9b及び第2ゲート電極7bの側面には第1側壁絶縁膜11bが形成され、第1側壁絶縁膜11b及びゲート絶縁膜3bの側面には第2側壁絶縁膜14bが形成されている。
【0038】
ここで、NFETのゲート構造では、第2ゲート電極7b及びポリシリコン膜パターン9bのゲート長方向の幅は全て同じある。これに対し、PFETのゲート構造では、第1ゲート電極4aのゲート長方向の幅が第2ゲート電極7a及びポリシリコン膜パターン9aのゲート長方向の幅より長くなっている。すなわち、第1ゲート電極4aのゲート長方向の幅は、第2ゲート電極7a及びポリシリコン膜パターン9aのゲート長方向の幅と両側の第1側壁絶縁膜11aのゲート長方向の幅とを足し合わせた長さになっており、ゲート絶縁膜3aのゲート長方向の幅と同じである。
【0039】
また、本実施形態のCMISFETにおけるゲート長の寸法は、PFETにおいては第1ゲート電極4aの幅で規定され、NFETにおいては第2ゲート電極7bの幅で規定されている。図14の場合、このゲート長の寸法、すなわちMISFETのチャネル部の寸法は、PFETの寸法AのほうがNFETの寸法Bよりも大きくなる。この寸法Aと寸法Bとは、第2ゲート電極7a及び7bの寸法が同じ場合、両側の第2側壁絶縁膜14aの膜厚分、例えば4nm×2=8nmだけ異なる。しかし、寸法Aと寸法Bとは、同一にそろえることも可能である。つまり、第2金属材料層7がRIEによりエッチングされ、第2ゲート電極7a及び7bが形成された時(図7)に、PFET領域の第2ゲート電極7aの寸法がNFET領域第2ゲート電極7bの寸法よりも8nm小さくなるようにすればよい。すなわち、あらかじめリソグラフィの際(図6)、PFET領域のフォトレジストパターン10aの寸法が、NFET領域のフォトレジストパターン10bの寸法よりも8nm小さくなるように調整しておけばよい。
【0040】
[効果]
上記本実施形態によれば、PFET領域におけるゲート構造が第1金属材料層4及び第2金属材料層7の2層構造であり、NFET領域におけるゲート構造が第2金属材料層7の1層構造である場合、PFET領域における第1金属材料層4は、第2金属材料層7と同時に加工されず、第1側壁絶縁膜11a及び11bが形成された後にこれをマスクとして加工される。これにより、本実施形態では、ゲート電極の形状不良の抑制を図っている。
【0041】
つまり、図17に示すように、PFET領域におけるポリシリコン膜9、第2金属材料層7及び第1金属材料層4とNFET領域におけるポリシリコン膜9及び第2金属材料層7との異なるゲート構造が同時に加工された場合、ゲート電極の形状不良といった問題が生じる。
【0042】
すなわち、PFET領域及びNFET領域における異なるゲート構造が同時に加工されると、ポリシリコン膜パターン9a’及び9b’、第2ゲート電極7a’及び7b’が形成された後、PFET領域における第1金属材料層4がRIE技術により加工され、第1ゲート電極4a’が形成される。この場合、PFET領域における第1金属材料層4がエッチングされる間、NFET領域におけるポリシリコン膜パターン9b’及び第2ゲート電極7b’は、第1金属材料層4をエッチングするプラズマ雰囲気に晒され、金属材料からなら第2ゲート 電極7b’は横方向にエッチバックされてしまう。これにより、NFET領域におけるゲート電極において、サイドエッチングなどによる形状不良が発生してしまう。このように、形状不良を起こすとプロセスの安定性が失われ、製造毎に特性のバラツキが生じ、所望の特性が得られない。
【0043】
そこで、本実施形態においては、PFET領域におけるポリシリコン膜9及び第2金属材料層7とNFET領域におけるポリシリコン膜9及び第2金属材料層7とが同時に加工された後に、続けてPFET領域における第1金属材料層4は加工されない。つまり、第2ゲート電極7a及び7bの側面に第1側壁絶縁膜11a及び11bが形成された後、この第1側壁絶縁膜11a及び11bをマスクとしてPFET領域における第1金属材料層4が加工されて第1ゲート電極4aが形成される(図9)。
【0044】
このように、PFET領域にのみ形成されている第1金属材料層4がエッチング加工される際、NFET領域における第2ゲート電極7b及びポリシリコン膜パターン9bの側面は、第1側壁絶縁膜11bで覆われている。これにより、第2ゲート電極7b及びポリシリコン膜パターン9bが、第1金属材料層4をエッチングする際のプラズマ雰囲気に晒されることがなくなる。従って、第2ゲート電極7b及びポリシリコン膜パターン9bが横方向に過剰にエッチングされることを防ぎ、ゲート電極の形状不良を抑制することができる。
【0045】
その他、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【0046】
1…シリコン基板、2…素子分離領域、3…ゲート絶縁膜、4…第1金属材料層、4a,4a’…第1ゲート電極、5,12,15,10a,10b…フォトレジストパターン、6…第1キャップ膜、7…第2金属材料層、7a,7b,7a’,7b’…第2ゲート電極、8…第2キャップ膜、9…ポリシリコン膜、9a,9b,9a’,9b’…ポリシリコン膜パターン、11…第1絶縁膜、11a,11b…第1側壁絶縁膜、13…第1イオン注入層、13’…第1ソース・ドレイン拡散層、14…第2絶縁膜、14a,14b…第2側壁絶縁膜、16…第2イオン注入層、16’…第2ソース・ドレイン拡散層。
【特許請求の範囲】
【請求項1】
第1導電型のMISFETを有する第1領域及び第2導電型のMISFETを有する第2領域における半導体基板上に、ゲート絶縁膜を形成する工程と、
前記第1領域における前記ゲート絶縁膜上に、第1金属材料層を形成する工程と、
前記第1領域における前記第1金属材料層上及び前記第2領域における前記ゲート絶縁膜上に、第2金属材料層からなる第2ゲート電極をそれぞれ形成する工程と、
前記第1領域及び前記第2領域における前記第2ゲート電極の側面に、第1側壁絶縁膜をそれぞれ形成する工程と、
前記第1側壁絶縁膜をマスクとして、前記第1領域における前記第1金属材料層を加工して第1ゲート電極を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項2】
前記ゲート絶縁膜を形成した後に、前記第1領域における前記ゲート絶縁膜上に、前記ゲート絶縁膜に接するように第1キャップ膜を形成する工程をさらに具備することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記第1金属材料層を形成した後に、前記第2領域における前記ゲート絶縁膜上に、前記ゲート絶縁膜に接するように第2キャップ膜を形成する工程をさらに具備することを特徴とする請求項1又は請求項2記載の半導体装置の製造方法。
【請求項4】
前記第1ゲート電極を形成した後、前記第1側壁絶縁膜をマスクとして、前記第2領域における前記半導体基板内に第1イオン注入層を形成する工程と、
前記第1領域における前記ゲート絶縁膜、前記第1ゲート電極及び前記第1側壁絶縁膜の側面、前記第2領域における前記ゲート絶縁膜及び前記第1側壁絶縁膜の側面に第2側壁絶縁膜を形成する工程と、
前記第2側壁絶縁膜をマスクとして、前記第1領域における前記半導体基板内に第2イオン注入層を形成する工程と、
をさらに具備することを特徴とする請求項1乃至請求項3のいずれか1項記載の半導体装置の製造方法。
【請求項1】
第1導電型のMISFETを有する第1領域及び第2導電型のMISFETを有する第2領域における半導体基板上に、ゲート絶縁膜を形成する工程と、
前記第1領域における前記ゲート絶縁膜上に、第1金属材料層を形成する工程と、
前記第1領域における前記第1金属材料層上及び前記第2領域における前記ゲート絶縁膜上に、第2金属材料層からなる第2ゲート電極をそれぞれ形成する工程と、
前記第1領域及び前記第2領域における前記第2ゲート電極の側面に、第1側壁絶縁膜をそれぞれ形成する工程と、
前記第1側壁絶縁膜をマスクとして、前記第1領域における前記第1金属材料層を加工して第1ゲート電極を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項2】
前記ゲート絶縁膜を形成した後に、前記第1領域における前記ゲート絶縁膜上に、前記ゲート絶縁膜に接するように第1キャップ膜を形成する工程をさらに具備することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記第1金属材料層を形成した後に、前記第2領域における前記ゲート絶縁膜上に、前記ゲート絶縁膜に接するように第2キャップ膜を形成する工程をさらに具備することを特徴とする請求項1又は請求項2記載の半導体装置の製造方法。
【請求項4】
前記第1ゲート電極を形成した後、前記第1側壁絶縁膜をマスクとして、前記第2領域における前記半導体基板内に第1イオン注入層を形成する工程と、
前記第1領域における前記ゲート絶縁膜、前記第1ゲート電極及び前記第1側壁絶縁膜の側面、前記第2領域における前記ゲート絶縁膜及び前記第1側壁絶縁膜の側面に第2側壁絶縁膜を形成する工程と、
前記第2側壁絶縁膜をマスクとして、前記第1領域における前記半導体基板内に第2イオン注入層を形成する工程と、
をさらに具備することを特徴とする請求項1乃至請求項3のいずれか1項記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【公開番号】特開2010−212507(P2010−212507A)
【公開日】平成22年9月24日(2010.9.24)
【国際特許分類】
【出願番号】特願2009−58364(P2009−58364)
【出願日】平成21年3月11日(2009.3.11)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成22年9月24日(2010.9.24)
【国際特許分類】
【出願日】平成21年3月11日(2009.3.11)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]