半導体基板の作製方法
【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。
【解決手段】シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることにより半導体基板を作製する。
【解決手段】シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることにより半導体基板を作製する。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、半導体基板の作製方法に関するものである。
【背景技術】
【０００２】
半導体材料としての炭化シリコンは、シリコンと比較して、半導体素子（例えば、トランジスタ）の耐圧向上、電力損失の低減などに有利であることが知られている。このため、炭化シリコンを用いた電力用トランジスタの実用化に期待が掛かっている。
【０００３】
炭化シリコンを用いた半導体素子の実現に際して最大の問題となっているのが、炭化シリコン基板自体のコストである。炭化シリコンは、その性質上溶融させることが困難であるため、シリコン基板を製造する際に用いられるチョクラルスキー法（ＣＺ法）などによって炭化シリコン基板を製造することはできない。それゆえ、半導体用途向けの炭化シリコン基板の製造には、生産性の点で不利な昇華再結晶法に頼らざるを得ないのが実情となっている（例えば、特許文献１、特許文献２参照）。昇華再結晶法は、原材料を加熱昇華させ、種結晶上に単結晶炭化シリコンを成長させる方法であるため、その適用に際しては２０００℃〜３０００℃の超高温装置を要し、大面積化も困難であるという問題がある。
【０００４】
さらに、炭化シリコン基板には、マイクロパイプと呼ばれる欠陥の問題が存在する。マイクロパイプは、直径が１μｍ〜３μｍ程度の中空貫通欠陥である。マイクロパイプが半導体素子中に存在すると、局所的に通電不良が発生し、結果的に半導体素子が動作不良となる。また、マイクロパイプ以外にも、転移などの欠陥の問題もある。
【０００５】
結局のところ、炭化シリコンを用いた半導体素子は、理想的には高い性能が期待されているにもかかわらず、生産性や結晶品質の低さによって実用化が遅れてしまっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−６６０００号公報
【特許文献２】特開平２−４８４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述に鑑み、本明細書等（少なくとも、特許請求の範囲、明細書、図面を含む）において開示する発明の一態様では、炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
本明細書等において開示する発明の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、当該炭化シリコン層を用いて半導体基板を作製するものである。
【０００９】
例えば、本明細書等において開示する発明の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることを特徴とする半導体基板の作製方法である。
【００１０】
また、本明細書等において開示する発明の別の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させ、炭化シリコン層をエピタキシャル成長法によって厚膜化することを特徴とする半導体基板の作製方法である。
【００１１】
また、上記において、シリコン層の除去は、シリコン層を酸化した後に行われることが望ましい。
【００１２】
また、本明細書等において開示する発明の別の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を酸化させ、炭化シリコン層と酸化シリコン層の積層構造を形成することを特徴とする半導体基板の作製方法である。
【００１３】
なお、上記において、炭化処理は、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、シリコン基板表面に炭素を含有する液体を塗布した後の熱処理またはレーザー光の照射処理、のいずれかを含むものであることが望ましい。
【００１４】
また、上記において、炭化シリコン層を形成した後、かつ、シリコン基板とベース基板とを貼り合わせる前に、炭化シリコン層上に導電性を有する層を形成しても良い。
【００１５】
上記のような半導体基板を用いることにより、様々な半導体素子、およびこれを含む半導体装置を作製することができる。
【発明の効果】
【００１６】
開示する発明の一態様では、シリコン基板を用いて、炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。
【００１７】
さらに、絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、作製する半導体素子の特性を向上させることができる。つまり、半導体素子を用いた半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】半導体基板の作製方法について説明する断面図である。
【図２】半導体基板の作製方法について説明する断面図である。
【図３】半導体基板の作製方法について説明する断面図である。
【図４】半導体基板の作製方法について説明する断面図である。
【図５】半導体装置の作製方法を説明する断面図である。
【図６】半導体装置の作製方法を説明する断面図である。
【図７】半導体装置の作製方法を説明する断面図である。
【図８】半導体装置について説明する断面図および平面図である。
【発明を実施するための形態】
【００１９】
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の一例について、図１および図２を参照して説明する。はじめに、図１を参照して、半導体基板の基本的な作製方法の一例について説明する。
【００２１】
＜半導体基板の作製方法１＞
まず、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００としては、石英基板やアルミナ基板、シリコン基板などの耐熱性の高い基板を用いることが好ましいが、液晶表示装置などに使用されている透光性を有するガラス基板を用いることもできる。ガラス基板としては、歪み点が５８０℃以上（好ましくは、６００℃以上）であるものを用いると良い。耐熱性の点からは、歪み点ができる限り高いものを用いることが望ましい。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【００２２】
なお、ベース基板１００として、上記基板の他、セラミック基板、サファイア基板などの絶縁体でなる基板、ゲルマニウムやシリコンゲルマニウムなどの半導体でなる基板、ステンレスなどの導電体でなる基板などを用いることもできる。
【００２３】
ベース基板１００上には、絶縁層１０２を形成する（図１（Ａ）参照）。絶縁層１０２の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。また、熱酸化処理で絶縁層１０２を形成しても良い。絶縁層１０２は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが望ましい。絶縁層１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化珪素を用いて絶縁層１０２を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０２を得ることができる。なお、絶縁層１０２は単層構造としても良いし、積層構造としても良い。
【００２４】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
【００２５】
次に、シリコン基板１１０を用意する（図１（Ｂ）参照）。シリコン基板には、単結晶シリコン基板や多結晶シリコン基板などが存在するが、どの態様のシリコン基板を用いても良い。本実施の形態では、シリコン基板１１０として単結晶シリコン基板を用いる場合について説明する。なお、炭素と化合して炭化物半導体を形成する材料であれば、シリコン以外の材料からなる基板を用いても良い。例えば、ゲルマニウム基板や、シリコンゲルマニウム基板などを用いても良い。
【００２６】
シリコン基板１１０のサイズに制限は無いが、例えば、直径が８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といったサイズの基板を用いることができる。また、円形の基板を、矩形に加工して用いても良い。なお、本明細書等において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。ただし、欠陥の多少については問わない。
【００２７】
上記シリコン基板１１０の表面に、炭化処理によって炭化シリコン層１１２を形成する（図１（Ｂ）参照）。炭化処理には様々なものが存在するが、例えば、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、シリコン基板表面に炭素を含有する液体を塗布した後の熱処理もしくはレーザー光の照射処理、などを適用することができる。
【００２８】
炭素含有雰囲気における熱処理としては、例えば、メタンやプロパンなどの炭化水素気体と水素との混合雰囲気中での熱処理がある。熱処理の温度は、１０００℃〜１３００℃、好ましくは１１００℃〜１２５０℃とすれば良い。この処理により、シリコン基板１１０の表面から２０ｎｍ程度の深さにまで炭素が含浸し、炭化シリコン層１１２が形成される。
【００２９】
炭素含有雰囲気におけるレーザー光の照射処理としては、例えば、メタンやプロパンなどの炭化水素気体と水素との混合雰囲気中でのレーザー光の照射処理がある。この場合、レーザー光はシリコン基板１１０の少なくとも表層部が溶融するように照射することが望ましい。なお、シリコン基板１１０を５００℃〜１０００℃に加熱した状態で当該処理を行う場合には、炭化シリコン層１１２の形成が容易になるというメリットがある。
【００３０】
なお、上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。熱プラズマジェットの照射などを行っても良い。
【００３１】
また、上記レーザー光の照射処理には、高エネルギーのレーザー光が容易に得られるパルス発振レーザー光を用いるのが好適である。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが望ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザー光の発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーなどを用いることができる。なお、上記レーザー光としてパルス発振レーザー光を用いることに限定する必要はなく、連続発振レーザー光を用いても良い。連続発振レーザー光の発振器には、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザーなどがある。なお、上記レーザー光の波長は、シリコン基板１１０に吸収される波長とする必要がある。例えば、シリコン基板１１０として単結晶シリコン基板を用いる場合、２５０ｎｍ以上７００ｎｍ以下の波長のレーザー光を用いると良い。
【００３２】
上述のように炭化シリコン層１１２を形成した後には、炭化シリコン層１１２の表面凹凸を小さくするための処理（平坦化処理）を施しても良い。当該処理には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用することができる。また、ＣＭＰ（化学的機械的研磨）などの研磨処理を適用しても良い。また、エッチング処理と研磨処理とを組み合わせて用いても良い。
【００３３】
形成する炭化シリコン層１１２の厚さに特に限定はないが、例えば、１ｎｍ以上１００ｎｍ以下の厚さで形成すると良い。より厚い炭化シリコン層を望む場合には、エピタキシャル成長法などを用いて厚膜化することも可能である。また、炭化シリコン層１１２の結晶性についても特に限定はなく、単結晶、多結晶、非晶質のいずれの態様の炭化シリコン層１１２を形成しても良い。なお、本実施の形態においては、シリコン基板１１０として単結晶シリコン基板を用いており、炭化シリコン層１１２として単結晶炭化シリコン層を形成することができる。
【００３４】
炭化シリコン層１１２の形成後、シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成する（図１（Ｃ）参照）。より具体的には、例えば、電界で加速されたイオンでなるイオンビームを照射して、シリコン基板１１０の表面（より正確には、シリコン基板１１０に形成された炭化シリコン層１１２の表面）から所定の深さの領域に脆化領域１１４を形成する。脆化領域１１４が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。なお、脆化領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
【００３５】
上述の脆化領域１１４が形成される深さにより、シリコン基板１１０から分離される半導体層の厚さが決定される。脆化領域１１４が形成される深さは、シリコン基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
【００３６】
イオンをシリコン基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
【００３７】
イオンドーピング装置を用いる場合の脆化領域１１４の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００３８】
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることにより、イオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。そしてこれにより、脆化領域１１４における分離が容易になる。また、Ｈ３＋イオンを多く照射することで、Ｈ＋、Ｈ２＋を照射する場合より短時間で脆化領域１１４を形成することができる。また、Ｈ３＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１４を浅い領域に形成することが可能になる。
【００３９】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
【００４０】
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１４を効率よく形成することができる。
【００４１】
また、イオンの照射を複数回に分けて行うことで、脆化領域１１４を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
【００４２】
なお、上述のイオンの照射工程前に、シリコン基板１１０（または、炭化シリコン層１１２）の表面に保護絶縁層として機能する絶縁層を形成しても良い。もちろん、当該絶縁層を設けない構成とすることもできるが、後のイオン照射の際のシリコン基板１１０の汚染やシリコン基板１１０（または、炭化シリコン層１１２）の表面の損傷を防ぐためには、絶縁層を設けることが好ましい。絶縁層の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。また、絶縁層の形成方法、材料、構造等は絶縁層１０２に関する記載を参酌すればよい。上述の絶縁層は、イオンの照射工程後には除去しても良いし、そのまま残存させても良い。
【００４３】
炭化シリコン層１１２上には絶縁層１１６を形成する（図１（Ｃ）参照）。絶縁層１１６の形成方法、材料、構造等は絶縁層１０２に関する記載を参酌すればよい。絶縁層１１６は絶縁層１０２と同様、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが望ましい。なお、絶縁層１０２と絶縁層１１６は同じ物である必要はない。
【００４４】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。例えば、ベース基板１００側のみに絶縁層を設けても良いし、シリコン基板１１０側のみに絶縁層を設けても良い。また、貼り合わせに係る表面が十分に平坦であれば、絶縁層を設けない構成としても良い。
【００４５】
なお、上記イオンの照射工程（脆化領域１１４の形成工程）は、絶縁層１１６の形成前または形成後のいずれにおいて行っても良い。
【００４６】
その後、ベース基板１００とシリコン基板１１０を貼り合わせる（図１（Ｄ）参照）。具体的には、絶縁層１０２および絶縁層１１６を介してベース基板１００とシリコン基板１１０を貼り合わせる。なお、貼り合わせに係る絶縁層１０２および絶縁層１１６の表面は、貼り合わせの前に超音波洗浄などの方法で洗浄しておくことが望ましい。絶縁層１０２の表面と絶縁層１１６の表面とを接触させた後、加圧処理を施すことで、ベース基板１００とシリコン基板１１０の貼り合わせが実現される。貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関与するメカニズムや、水素結合が関与するメカニズムなどが考えられている。
【００４７】
なお、貼り合わせの前に、貼り合わせに係る表面を酸素プラズマまたはオゾンで処理することにより、その表面を親水性にしても良い。この処理によって、貼り合わせ表面に水酸基が付加されるため、貼り合わせ界面に水素結合を形成することができる。
【００４８】
上記貼り合わせの後には、貼り合わせられたベース基板１００およびシリコン基板１１０に対して熱処理を施して、貼り合わせを強固なものとすると良い。この際の加熱温度は、脆化領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、熱処理時間と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。例えば、２００℃、２時間の熱処理を施すことができる。なお、貼り合わせに係る領域にマイクロ波などを照射して、該領域のみを局所的に加熱することも可能である。貼り合わせ強度に問題がない場合には、上記熱処理は省略しても良い。
【００４９】
次に、脆化領域１１４においてシリコン基板１１０を、炭化シリコン層１１２とシリコン層１２０との積層構造を含む半導体層１２２と、シリコン基板１２４とに分離する（図１（Ｅ）参照）。シリコン基板１１０の分離は、熱処理により行う。該熱処理の温度は、ベース基板１００の耐熱温度を目安にすることができる。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上ガラス基板の歪み点以下とすることが好ましい。なお、本実施の形態においては、６００℃、２時間の熱処理を施すこととする。
【００５０】
上述のような熱処理を行うことにより、脆化領域１１４に形成された微小な空孔の体積変化が生じ、脆化領域１１４に亀裂が生ずる。その結果、脆化領域１１４に沿ってシリコン基板１１０が分離する。これにより、ベース基板１００上にはシリコン基板１１０から分離された半導体層１２２が残存することになる。また、この熱処理で、貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、貼り合わせを一層強固なものとすることができる。
【００５１】
上述のようにして形成されたベース基板１００を含む構造体（以下、単に「半導体基板」と呼ぶ）において、半導体層１２２の上層はシリコン層１２０となっている。そこで、当該シリコン層１２０を除去する処理を行う。
【００５２】
本実施の形態では、シリコン層１２０に酸化処理を施して酸化シリコン層１２６を形成し（図１（Ｆ）参照）、その後、当該酸化シリコン層１２６を除去することによって、ベース基板１００上に炭化シリコン層１１２を残存させる（図１（Ｇ）参照）。シリコン層１２０を酸化させることにより、エッチング処理などにおいて炭化シリコン層１１２との選択比を大きくすることができるため、極めて容易にシリコン層１２０を除去することができるのである。なお、シリコン層１２０の酸化および除去を効率的に行うためには、シリコン層１２０の厚さは３００ｎｍ以下とすることが望ましく、２００ｎｍ以下とするとより好適である。このように、シリコン層１２０の酸化および除去は、シリコン層１２０の厚みが小さいことで実現可能となっていることから、当該技術は、イオンの添加による分離を用いて半導体層１２２を形成する場合に、特に効果的であるといえる。
【００５３】
シリコン層１２０の酸化処理には、ドライ酸化法、水蒸気と酸素によって酸化するパイロジェニック酸化法（ウエット酸化法）、酸素に塩化水素を混合して行うＨＣｌ酸化法などを適用することができる。また、酸素プラズマまたはオゾンを用いた酸化法を適用しても良い。
【００５４】
また、酸化シリコン層１２６の除去には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用すればよい。例えば、ヘリウムやアルゴン、キセノンなどの不活性ガスを用いたドライエッチングの場合、酸化シリコン層を選択的に除去することができるため好適である。また、例えば、バッファードフッ酸、その他フッ酸系のエッチャント（エッチング液）を用いたウエットエッチングも同様に、酸化シリコン層を選択的に除去することができるため好適である。
【００５５】
なお、本実施の形態においてはシリコン層１２０を酸化し、その後除去する方法について説明しているが、開示する発明の一態様はこれに限定して解釈されない。開示する発明の一態様に係る技術の本質は、炭化シリコン層１１２を好適に残存させることにあるから、これを実現することができれば、上述の如き酸化処理に限定する必要はない。例えば、シリコン層１２０に対して窒化処理などを施すことによって、エッチング選択比を大きくしても良い。
【００５６】
また、ＣＭＰなどの方法を用いて酸化シリコン層を除去しても良い。この場合においても、スラリーの種類を適当に選択することで、酸化シリコン層を選択的に除去することが可能になる。なお、当該スラリーとしてはシリカ系のスラリーやＣｅＯ２系のスラリーなどを用いると良い。
【００５７】
上述のようにシリコン層１２０を除去した後には、炭化シリコン層１１２の表面凹凸を小さくするための処理（平坦化処理）を施しても良い。当該処理には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用することができる。また、ＣＭＰなどの研磨処理を適用しても良い。また、エッチング処理と研磨処理とを組み合わせて用いても良い。なお、酸化シリコン層１２６の除去の際のエッチング処理に、炭化シリコン層１１２の平坦化の効果を持たせても良い。
【００５８】
以上により、ベース基板１００上に炭化シリコン層１１２を有する半導体基板を作製することができる（図１（Ｇ）参照）。
【００５９】
上述のように、本実施の形態では、シリコン基板を用いて炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。さらに、絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、半導体素子の特性を向上させることができる。
【００６０】
＜炭化シリコン層の厚膜化処理＞
なお、上述の方法により形成される炭化シリコン層１１２は、その作製原理上、膜厚が比較的薄いものになっている（例えば、１００ｎｍ以下）。そこで、上記工程の後に、炭化シリコン層の厚膜化処理を施しても良い。以下、炭化シリコン層の厚膜化処理について、図２を参照して説明する。なお、厚膜化が不要な場合には厚膜化処理を施さなくとも良いことはいうまでもない。
【００６１】
炭化シリコン層の厚膜化処理としては、例えば、エピタキシャル成長法を用いることができる。エピタキシャル成長法には、代表的には気相成長法や固相成長法などがあるが、そのいずれを用いても良い。ここでは、気相成長法を用いて炭化シリコン層を厚膜化する場合について説明する。
【００６２】
まず、図１に示した作製方法などを用いて、ベース基板１００上に炭化シリコン層１１２を有する半導体基板を作製する（図２（Ａ）参照）。炭化シリコン層１１２の表面には平坦化処理を施しておいても良い。
【００６３】
次に、炭化シリコン層１１２上に炭化シリコン層１４０を形成する（図２（Ｂ）参照）。炭化シリコン層１４０は、ＣＶＤ法などを用いて形成することができる。単結晶の炭化シリコン層を気相成長させる場合には、１０００℃以上の温度条件で成長させることが望ましく、１２００℃以上とするとより望ましい。当該気相成長法により、炭化シリコン層１１２に準ずる結晶性の炭化シリコン層１４０が得られる。
【００６４】
なお、炭化シリコン層１１２上に炭化シリコン層１４０を形成する前には、炭化シリコン層１１２の表面に形成されている自然酸化膜などは除去しておくことが望ましい。炭化シリコン層１１２の表面に酸化膜などが存在する場合、炭化シリコン層１１２の結晶性を受けた炭化シリコン層１４０を形成することができず、炭化シリコン層１４０の結晶性が低下するおそれがあるためである。ここで、上記の酸化膜の除去は、フッ酸系の溶液などを用いて行うことができる。
【００６５】
以上により、炭化シリコン層１１２と炭化シリコン層１４０の積層構造でなる炭化シリコン層１５０を備えた半導体基板を作製することができる。なお、炭化シリコン層１５０の形成後には、炭化シリコン層１５０の表面を平坦化しても良い。
【００６６】
なお、ここでは気相成長法を用いて炭化シリコン層を厚膜化する方法について説明したが、固相成長法を用いて厚膜化しても良い。この場合、炭化シリコン層１１２上に、これより結晶性が低い炭化シリコン層を形成した後、熱処理を行い、当該炭化シリコン層を固相成長させる。これにより、炭化シリコン層１４０の結晶性は、炭化シリコン層１１２に準ずるものとなる。
【００６７】
上記熱処理は、ＳｉＣ飽和蒸気圧下、および１９００℃以上の温度条件下で行うことが望ましい。なお、固相成長により炭化シリコン層を厚膜化する場合には、ベース基板１００、絶縁層１０２、絶縁層１１６などを、固相成長の際の熱処理に耐えうるものにする必要がある。このような条件を満たす材料としては、酸化アルミニウムをはじめとする金属化合物がある。
【００６８】
上述のように、炭化シリコン層を厚膜化することで、半導体基板の用途を拡張することが可能である。開示する発明の一態様によって、炭化シリコン層を備え、様々な用途に用いることが可能な半導体基板を、安価に提供することができる。
【００６９】
（実施の形態２）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図３を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
【００７０】
まず、ベース基板１００を用意し、当該ベース基板１００上に絶縁層１０２を形成する（図３（Ａ）参照）。詳細については、先の実施の形態を参酌することができる。
【００７１】
次に、シリコン基板１１０を用意し、当該シリコン基板１１０の表面に炭化処理を施して炭化シリコン層１１２を形成する（図３（Ｂ）参照）。そして、炭化シリコン層１１２の形成後、シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成し、また、炭化シリコン層１１２上に、絶縁層１１６を形成する（図３（Ｃ）参照）。詳細については、先の実施の形態を参酌すればよい。
【００７２】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様がこれに限定されないのは、先の実施の形態と同様である。
【００７３】
その後、ベース基板１００とシリコン基板１１０を貼り合わせ（図３（Ｄ）参照）、脆化領域１１４においてシリコン基板１１０を分離する（図３（Ｅ）参照）。当該工程の詳細についても、先の実施の形態を参酌することができる。
【００７４】
その後、上述のようにして形成された半導体基板に対して、シリコン層１２０の除去処理を行う。具体的には、シリコン層１２０に酸化処理を施して酸化シリコン層１２６を形成し（図３（Ｆ）参照）、その後、当該酸化シリコン層１２６の一部を除去することによって、ベース基板１００上に炭化シリコン層１１２と酸化シリコン層１２８の積層構造を形成する（図３（Ｇ）参照）。
【００７５】
本実施の形態に係る半導体基板の作製方法と、先の実施の形態に係る半導体基板の作製方法との相違点は、酸化シリコン層１２６の除去の仕方にある。すなわち、先の実施の形態に係る半導体基板の作製方法においては、酸化シリコン層１２６を完全に除去して炭化シリコン層１１２を露出させるのに対して、本実施の形態に係る半導体基板の作製方法においては、酸化シリコン層１２６の一部を除去して酸化シリコン層１２８を残存させる。
【００７６】
このように、炭化シリコン層１１２上に酸化シリコン層１２８を残存させることで、酸化シリコン層１２８を半導体素子の構成の一部として用いることが可能である。酸化シリコン層１２８の用途の一例としては、トランジスタのゲート絶縁層などがある。酸化シリコン層１２８をトランジスタのゲート絶縁層として用いる場合、トランジスタの活性層として機能する炭化シリコン層１１２と、ゲート絶縁層として機能する酸化シリコン層１２８とを一体に形成することが可能であるため、炭化シリコン層１１２と酸化シリコン層１２８との界面に欠陥などが生じにくい。これにより、優れた特性のトランジスタを作製することが可能になる。
【００７７】
なお、本実施の形態においては、シリコン層１２０の酸化の後に、酸化シリコン層１２６の一部を除去して酸化シリコン層１２８を形成する工程について説明しているが、開示する発明の一態様はこれに限定されない。先にシリコン層１２０の一部を除去してシリコン層１２０を薄膜化した後に、当該薄膜化したシリコン層１２０に酸化処理を施して、酸化シリコン層１２８を形成しても良い。また、酸化シリコン層１２８の厚さは、要求される半導体素子の特性に応じて適宜設定すればよい。
【００７８】
シリコン層１２０の酸化処理や、酸化シリコン層１２６の除去処理の詳細については先の実施の形態を参酌することができる。
【００７９】
上述のように、本実施の形態では、シリコン基板を用いて炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。さらに、絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、半導体素子の特性を向上させることができる。
【００８０】
また、酸化シリコン層を残存させて半導体素子の構成の一部として用いることで、半導体素子の作製工程を簡略化することができる。また、このような方法によって炭化シリコン層と酸化シリコン層との積層構造を形成することで、炭化シリコン層と酸化シリコン層との界面における欠陥を大幅に低減することができる。
【００８１】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【００８２】
（実施の形態３）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図４を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
【００８３】
まず、ベース基板１００を用意し、当該ベース基板１００上に絶縁層１０２を形成する（図４（Ａ）参照）。詳細については、先の実施の形態を参酌することができる。
【００８４】
次に、シリコン基板１１０を用意し、当該シリコン基板１１０の表面に炭化処理を施して炭化シリコン層１１２を形成する（図４（Ｂ）参照）。そして、炭化シリコン層１１２の形成後、シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成し、また、炭化シリコン層１１２上に、導電層１３０および絶縁層１１６を形成する（図４（Ｃ）参照）。
【００８５】
導電層１３０の形成方法は特に限定されないが、例えば、スパッタリング法、真空蒸着法などを用いることができる。また、導電層１３０は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、セリウム（Ｃｅ）などの金属、またはこれらの金属を主成分とする合金、またはこれらの金属を成分とする窒化物を用いて形成することができる。インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）等の導電性酸化物や、導電性を付与する不純物元素を添加したシリコンなどを用いて形成しても良い。なお、導電層１３０は単層構造としても良いし、積層構造としても良い。
【００８６】
その他の構成の詳細については、先の実施の形態を参酌することができる。
【００８７】
なお、本実施の形態においては、炭化シリコン層１１２上に導電層１３０を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。導電層以外の各種の層を形成することができる。例えば、一導電型を付与する不純物元素が添加された半導体層を形成しても良いし、異なる材料からなる半導体層を形成しても良い。また、これらの層を複数積層させても良い。
【００８８】
また、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様がこれに限定されないのは、先の実施の形態と同様である。
【００８９】
その後、ベース基板１００とシリコン基板１１０を貼り合わせ（図４（Ｄ）参照）、脆化領域１１４においてシリコン基板１１０を分離する（図４（Ｅ）参照）。当該工程の詳細についても、先の実施の形態を参酌することができる。
【００９０】
そして、上述のようにして形成された半導体基板に対して、シリコン層１２０の除去処理を行う。具体的には、シリコン層１２０に酸化処理を施して酸化シリコン層１２６を形成し（図４（Ｆ）参照）、その後、当該酸化シリコン層１２６を除去することによって、ベース基板１００上に炭化シリコン層１１２を残存させる（図４（Ｇ）参照）。詳細については先の実施の形態を参酌すればよい。なお、酸化シリコン層１２６の除去後には、炭化シリコン層を厚膜化しても良い。
【００９１】
以上の工程により、ベース基板上に絶縁層を介して導電層と炭化シリコン層が形成された構成の半導体基板を作製することができる。なお、本実施の形態においては、シリコン基板１１０側に導電層１３０を形成する例について示しているが、開示する発明の一態様はこれに限定して解釈されない。ベース基板１００側に導電層１３０等を形成することもできる。
【００９２】
上述のように、本実施の形態では、シリコン基板を用いて炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。
【００９３】
また、炭化シリコン層の下部に各種の層を形成することで、様々な半導体素子を実現することが可能になる。例えば、炭化シリコン層の下部に導電層を設けることで、下部電極を備えた半導体素子を形成することが可能である。このように、炭化シリコン層の下部に各種の層を設けることによって、半導体基板の用途が拡張される。つまり、開示する発明の一態様によって、炭化シリコン層を備え、様々な用途に用いることが可能な半導体基板を安価に提供することができる。
【００９４】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【００９５】
（実施の形態４）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図５および図６を参照して説明する。より具体的には、半導体装置に用いられる半導体素子の作製方法について説明する。ここでは特に、ＣＭＯＳ回路に用いられるｎ型ＦＥＴおよびｐ型ＦＥＴを作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体素子を用いた半導体装置は、これを用いるものに限定されない。
【００９６】
まず、先の実施の形態に示す方法などに従って半導体基板を得た後、炭化シリコン層１１２上に素子分離絶縁層を形成するためのマスクとなる保護層５００を形成する（図５（Ａ）参照）。保護層５００には、酸化シリコン層や窒化シリコン層などを用いる。なお、本実施の形態において用いる半導体基板は、先の実施の形態に従って作製されるものと同等である。炭化シリコン層１１２は厚膜化されていても良いし、その表面に平坦化処理が施されていても良い。
【００９７】
炭化シリコン層１１２には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、ヒ素などのｎ型不純物を添加しておいても良い。
【００９８】
次いで、保護層５００をマスクとして用いてエッチングを行い、露出している領域の炭化シリコン層１１２を除去する。そして、その後、絶縁層を堆積する。該絶縁層は、例えば、酸化シリコン層とすることができる。該絶縁層は、ＣＶＤ法やスパッタリング法をはじめとする各種成膜技術を用いて形成すればよい。ここでは、該絶縁層を、炭化シリコン層１１２に埋め込まれるように厚く堆積する。
【００９９】
次に、炭化シリコン層１１２に重畳する領域の絶縁層を研磨やエッチング等により除去する。そして、保護層５００を除去することで、上記絶縁層の一部からなる素子分離絶縁層５０２を残存させる（図５（Ｂ）参照）。なお、本実施の形態においては、素子分離絶縁層５０２を設ける構成としているが、素子分離絶縁層５０２を設けない構成としても良い。
【０１００】
次に、ゲート絶縁層として機能する絶縁層５０４を形成し、絶縁層５０４上にゲート電極５０６を形成する（図５（Ｃ）参照）。絶縁層５０４は、ＣＶＤ法やスパッタリング法などを用いて形成することができる。また、絶縁層５０４は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどを用いて形成することが好ましい。なお、絶縁層５０４は、単層構造としても良いし、積層構造としても良い。ここでは、ＣＶＤ法を用いて炭化シリコン層１１２の表面を覆う酸化シリコン層を単層構造で形成する。
【０１０１】
ゲート電極５０６には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いてゲート電極５０６を形成しても良い。また、一導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１０２】
なお、本実施の形態においては、ゲート電極５０６を単層構造としているが、積層構造としても良い。また、上記の材料を組み合わせて用いることもできる。例えば、チタンとアルミニウムの積層構造や、タングステンとアルミニウムの積層構造など、耐熱性の高い材料と低抵抗材料を組み合わせて用いるとよい。また、上記金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、ゲート電極５０６は、蒸着法やスパッタリング法などを用いて形成すればよい。
【０１０３】
次に、ゲート電極５０６をマスクとして用いて絶縁層５０４をエッチングし、ゲート絶縁層５０８を形成する。このエッチングの際に、素子分離絶縁層５０２の一部がエッチングされる。その後、ゲート電極５０６を覆う絶縁層５１０を形成する（図５（Ｄ）参照）。
【０１０４】
次に、後のｎ型ＦＥＴとなる領域に、リン（Ｐ）や砒素（Ａｓ）などを低濃度にドーピングして第１の不純物領域５１２を形成し、後のｐ型ＦＥＴとなる領域に、硼素（Ｂ）などを低濃度にドーピングして第２の不純物領域５１４を形成する（図６（Ａ）参照）。なお、ここでは絶縁層５１０を形成した後に不純物領域を形成する構成としているが、先に不純物領域を形成してから絶縁層５１０を形成する構成としても良い。
【０１０５】
その後、サイドウォール絶縁層５１６、およびサイドウォール絶縁層５１８を形成する（図６（Ｂ）参照）。ｐ型ＦＥＴとなる領域のサイドウォール絶縁層５１８は、ｎ型ＦＥＴとなる領域のサイドウォール絶縁層５１６よりも幅（チャネル長方向の長さ）を大きくとると良い。
【０１０６】
次に、絶縁層５１０を部分的にエッチングして、第１の不純物領域５１２の表面および第２の不純物領域５１４の表面を露出させる。この際、ゲート電極５０６の上面も露出されることになる。そして、ｎ型ＦＥＴとなる領域にリン（Ｐ）や砒素（Ａｓ）などを高濃度にドーピングして第３の不純物領域５２０を形成し、ｐ型ＦＥＴとなる領域に硼素（Ｂ）などを高濃度にドーピングして第４の不純物領域５２２を形成する（図６（Ｃ）参照）。なお、ここでは絶縁層５１０を部分的にエッチングした後に不純物領域を形成する構成としているが、先に上記の不純物領域を形成してから絶縁層５１０をエッチングする構成としても良い。
【０１０７】
次に、層間絶縁層５２４を形成し、第３の不純物領域５２０および第４の不純物領域５２２に達するコンタクトプラグ５２６およびコンタクトプラグ５２８を形成する。以上により、ベース基板１００上に形成された炭化シリコン層１１２を用いて、ｎ型ＦＥＴ５３０とｐ型ＦＥＴ５３２を作製することができる（図６（Ｄ）参照）。
【０１０８】
上述のｎ型ＦＥＴ５３０とｐ型ＦＥＴ５３２を相補的に組み合わせることによってＣＭＯＳ回路を構成することができる。また、このような半導体素子を用いることで、様々な半導体装置を作製することが可能である。
【０１０９】
以上、本実施の形態で示したように、ＦＥＴの活性層として炭化シリコンを用いることにより、半導体素子の耐圧向上、電力損失の低減などが実現される。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１１０】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【０１１１】
（実施の形態５）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図７および図８を参照して説明する。ここでは特に、半導体素子としていわゆるパワーＭＯＳＦＥＴ（電力用のＭＯＳＦＥＴ）を備える半導体装置を作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体装置はこれに限定されない。
【０１１２】
はじめに、先の実施の形態に示す方法で作製した半導体基板を用意する（図７（Ａ）参照）。該半導体基板は、ベース基板１００上に絶縁層１０２、絶縁層１１６、導電層１３０、炭化シリコン層１１２が順に積層された構造を有している。また、炭化シリコン層１１２には一導電型を付与する不純物元素が添加されており、不純物の濃度によって、炭化シリコン層１１２は二つの領域に分けられている。ここで、導電層１３０と接する第１の不純物領域７００は高濃度に不純物元素が添加された領域であり、第１の不純物領域７００と接する第２の不純物領域７０２は低濃度に不純物元素が添加された領域である。
【０１１３】
炭化シリコン層１１２に添加することができる不純物元素には、ｎ型の導電性を付与するリン（Ｐ）やヒ素（Ａｓ）、ｐ型の導電性を付与するボロン（Ｂ）などがあるが、本実施の形態では、第１の不純物領域および第２の不純物領域にリン（Ｐ）を添加してｎ型の導電性を付与する場合について説明する。
【０１１４】
なお、本実施の形態においては、導電層１３０を炭化シリコン層１１２の下部全面に設ける構成としたが、開示する発明の一態様はこれに限定されず、導電層１３０を選択的に設ける構成としても良い。また、炭化シリコン層１１２は厚膜化されていても良いし、その表面に平坦化処理が施されていても良い。本実施の形態に示すパワーＭＯＳＦＥＴにおいて、導電層１３０はドレイン電極（またはソース電極）として機能する。また、第１の不純物領域７００はドレイン領域（またはソース領域）として機能する。
【０１１５】
次に、第２の不純物領域７０２に、ｐ型を付与する不純物元素（例えばボロン）とｎ型を付与する不純物元素（例えばリン）を選択的に添加して、第２の不純物領域７０２とは異なる導電型の領域７０４および第２の不純物領域７０２と同じ導電型の領域７０６を形成する（図７（Ｂ）参照）。ここで、領域７０４の一部は後のチャネル形成領域として機能し、領域７０６は後のソース領域（またはドレイン領域）として機能する。また、領域７０６の不純物濃度は第２の不純物領域７０２の不純物濃度より高くなっている。
【０１１６】
領域７０４および領域７０６を形成した後に、第２の不純物領域７０２上にゲート絶縁層として機能する絶縁層７０８を形成し、絶縁層７０８上にゲート電極として機能する導電層７１０を選択的に形成する。そして、導電層７１０を覆うように絶縁層７１２を形成する（図７（Ｃ）参照）。ここで、導電層７１０は、少なくともその一部が領域７０６と重なりを有するように設けることが好ましい。これにより電界の集中が緩和されるため、ＭＯＳＦＥＴの耐圧を一層向上することができる。
【０１１７】
絶縁層７０８は、酸化シリコンや窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、熱酸化法（熱窒化法）やプラズマＣＶＤ法、スパッタリング法、高密度プラズマ処理による酸化または窒化による方法などを挙げることができる。絶縁層７１２についても、絶縁層７０８と同様に形成することができるが、絶縁層７０８とは異なる材料を用いても良い。例えば、有機材料を用いて絶縁層７１２を形成することもできる。
【０１１８】
導電層７１０には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いても良い。また、一導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１１９】
なお、本実施の形態においては、領域７０４および領域７０６の形成後に絶縁層７０８を形成する場合について説明しているが、開示する発明の一態様はこれに限定して解釈されない。例えば、絶縁層７０８を形成した後に領域７０４および領域７０６を形成しても良い。また、半導体基板の作製段階において、絶縁層７０８に対応する絶縁層を形成しておいても良い（図３参照）。
【０１２０】
続いて、絶縁層７１２および絶縁層７０８に開口を形成した後、領域７０６と電気的に接続される導電層７１４を形成する（図７（Ｄ）参照）。なお、導電層７１４はソース電極（またはドレイン電極）として機能する。
【０１２１】
絶縁層７１２および絶縁層７０８の開口は、レジストマスクなどを用いた選択的なエッチングにより形成することができる。また、導電層７１４は、導電層１３０や導電層７１０と同様にして形成すれば良い。
【０１２２】
以上により、いわゆるパワーＭＯＳＦＥＴを作製することができる。図８に、本実施の形態におけるパワーＭＯＳＦＥＴの平面図と断面図を示す。図８（Ａ）は本実施の形態におけるパワーＭＯＳＦＥＴの断面図であり、図８（Ｂ）は平面図である。ここで、図８（Ａ）は、図８（Ｂ）のＡ−Ｂにおける断面に対応している。なお、図８（Ｂ）では簡単のため、絶縁層７０８、導電層７１０、絶縁層７１２、導電層７１４など、構成の一部を省略している。
【０１２３】
なお、各層の位置関係や接続関係は、図８に示す構成に限定されない。例えば、導電層７１０の一部と導電層１３０を電気的に接続して、導電層７１０の一部を導電層１３０についての配線として機能させることも可能である。
【０１２４】
なお、本実施の形態においては、領域７０４および領域７０６の平面形状を円形としている（図８（Ｂ）参照）が、開示する発明の一態様はこれに限定されない。矩形その他の形状としても良い。本実施の形態において示したように、領域７０４および領域７０６を円形にすることで、チャネル長Ｌを均一にすることができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧を向上させることができる。また、導電層１３０は、大電流を伴うトランジスタの廃熱効率を向上するという効果を併せ持つ。
【０１２５】
以上、本実施の形態で示したように、パワーＭＯＳＦＥＴの活性層として炭化シリコンを用いることにより、半導体素子の耐圧向上、電力損失の低減などが実現される。つまり、パワーＭＯＳＦＥＴを用いる半導体装置の特性を向上させることができる。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１２６】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【符号の説明】
【０１２７】
１００ ベース基板
１０２ 絶縁層
１１０ シリコン基板
１１２ 炭化シリコン層
１１４ 脆化領域
１１６ 絶縁層
１２０ シリコン層
１２２ 半導体層
１２４ シリコン基板
１２６ 酸化シリコン層
１２８ 酸化シリコン層
１３０ 導電層
１４０ 炭化シリコン層
１５０ 炭化シリコン層
５００ 保護層
５０２ 素子分離絶縁層
５０４ 絶縁層
５０６ ゲート電極
５０８ ゲート絶縁層
５１０ 絶縁層
５１２ 不純物領域
５１４ 不純物領域
５１６ サイドウォール絶縁層
５１８ サイドウォール絶縁層
５２０ 不純物領域
５２２ 不純物領域
５２４ 層間絶縁層
５２６ コンタクトプラグ
５２８ コンタクトプラグ
５３０ ｎ型ＦＥＴ
５３２ ｐ型ＦＥＴ
７００ 不純物領域
７０２ 不純物領域
７０４ 領域
７０６ 領域
７０８ 絶縁層
７１０ 導電層
７１２ 絶縁層
７１４ 導電層
【技術分野】
【０００１】
技術分野は、半導体基板の作製方法に関するものである。
【背景技術】
【０００２】
半導体材料としての炭化シリコンは、シリコンと比較して、半導体素子（例えば、トランジスタ）の耐圧向上、電力損失の低減などに有利であることが知られている。このため、炭化シリコンを用いた電力用トランジスタの実用化に期待が掛かっている。
【０００３】
炭化シリコンを用いた半導体素子の実現に際して最大の問題となっているのが、炭化シリコン基板自体のコストである。炭化シリコンは、その性質上溶融させることが困難であるため、シリコン基板を製造する際に用いられるチョクラルスキー法（ＣＺ法）などによって炭化シリコン基板を製造することはできない。それゆえ、半導体用途向けの炭化シリコン基板の製造には、生産性の点で不利な昇華再結晶法に頼らざるを得ないのが実情となっている（例えば、特許文献１、特許文献２参照）。昇華再結晶法は、原材料を加熱昇華させ、種結晶上に単結晶炭化シリコンを成長させる方法であるため、その適用に際しては２０００℃〜３０００℃の超高温装置を要し、大面積化も困難であるという問題がある。
【０００４】
さらに、炭化シリコン基板には、マイクロパイプと呼ばれる欠陥の問題が存在する。マイクロパイプは、直径が１μｍ〜３μｍ程度の中空貫通欠陥である。マイクロパイプが半導体素子中に存在すると、局所的に通電不良が発生し、結果的に半導体素子が動作不良となる。また、マイクロパイプ以外にも、転移などの欠陥の問題もある。
【０００５】
結局のところ、炭化シリコンを用いた半導体素子は、理想的には高い性能が期待されているにもかかわらず、生産性や結晶品質の低さによって実用化が遅れてしまっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６２−６６０００号公報
【特許文献２】特開平２−４８４９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述に鑑み、本明細書等（少なくとも、特許請求の範囲、明細書、図面を含む）において開示する発明の一態様では、炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【０００８】
本明細書等において開示する発明の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、当該炭化シリコン層を用いて半導体基板を作製するものである。
【０００９】
例えば、本明細書等において開示する発明の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させることを特徴とする半導体基板の作製方法である。
【００１０】
また、本明細書等において開示する発明の別の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を除去して炭化シリコン層の表面を露出させ、炭化シリコン層をエピタキシャル成長法によって厚膜化することを特徴とする半導体基板の作製方法である。
【００１１】
また、上記において、シリコン層の除去は、シリコン層を酸化した後に行われることが望ましい。
【００１２】
また、本明細書等において開示する発明の別の一態様は、シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、シリコン基板にイオンを添加することにより、シリコン基板中に脆化領域を形成し、シリコン基板とベース基板とを絶縁層を介して貼り合わせ、シリコン基板を加熱して、脆化領域においてシリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層とシリコン層の積層構造を形成し、シリコン層を酸化させ、炭化シリコン層と酸化シリコン層の積層構造を形成することを特徴とする半導体基板の作製方法である。
【００１３】
なお、上記において、炭化処理は、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、シリコン基板表面に炭素を含有する液体を塗布した後の熱処理またはレーザー光の照射処理、のいずれかを含むものであることが望ましい。
【００１４】
また、上記において、炭化シリコン層を形成した後、かつ、シリコン基板とベース基板とを貼り合わせる前に、炭化シリコン層上に導電性を有する層を形成しても良い。
【００１５】
上記のような半導体基板を用いることにより、様々な半導体素子、およびこれを含む半導体装置を作製することができる。
【発明の効果】
【００１６】
開示する発明の一態様では、シリコン基板を用いて、炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。
【００１７】
さらに、絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、作製する半導体素子の特性を向上させることができる。つまり、半導体素子を用いた半導体装置の特性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】半導体基板の作製方法について説明する断面図である。
【図２】半導体基板の作製方法について説明する断面図である。
【図３】半導体基板の作製方法について説明する断面図である。
【図４】半導体基板の作製方法について説明する断面図である。
【図５】半導体装置の作製方法を説明する断面図である。
【図６】半導体装置の作製方法を説明する断面図である。
【図７】半導体装置の作製方法を説明する断面図である。
【図８】半導体装置について説明する断面図および平面図である。
【発明を実施するための形態】
【００１９】
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の一例について、図１および図２を参照して説明する。はじめに、図１を参照して、半導体基板の基本的な作製方法の一例について説明する。
【００２１】
＜半導体基板の作製方法１＞
まず、ベース基板１００を用意する（図１（Ａ）参照）。ベース基板１００としては、石英基板やアルミナ基板、シリコン基板などの耐熱性の高い基板を用いることが好ましいが、液晶表示装置などに使用されている透光性を有するガラス基板を用いることもできる。ガラス基板としては、歪み点が５８０℃以上（好ましくは、６００℃以上）であるものを用いると良い。耐熱性の点からは、歪み点ができる限り高いものを用いることが望ましい。また、ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【００２２】
なお、ベース基板１００として、上記基板の他、セラミック基板、サファイア基板などの絶縁体でなる基板、ゲルマニウムやシリコンゲルマニウムなどの半導体でなる基板、ステンレスなどの導電体でなる基板などを用いることもできる。
【００２３】
ベース基板１００上には、絶縁層１０２を形成する（図１（Ａ）参照）。絶縁層１０２の形成方法は特に限定されないが、例えば、スパッタリング法、プラズマＣＶＤ法などを用いることができる。また、熱酸化処理で絶縁層１０２を形成しても良い。絶縁層１０２は、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが望ましい。絶縁層１０２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムなどから選ばれた一または複数の材料を用いて形成することができる。例えば、酸化珪素を用いて絶縁層１０２を形成する場合には、有機シランガスを用いて化学気相成長法により形成することで極めて平坦性に優れた絶縁層１０２を得ることができる。なお、絶縁層１０２は単層構造としても良いし、積層構造としても良い。
【００２４】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
【００２５】
次に、シリコン基板１１０を用意する（図１（Ｂ）参照）。シリコン基板には、単結晶シリコン基板や多結晶シリコン基板などが存在するが、どの態様のシリコン基板を用いても良い。本実施の形態では、シリコン基板１１０として単結晶シリコン基板を用いる場合について説明する。なお、炭素と化合して炭化物半導体を形成する材料であれば、シリコン以外の材料からなる基板を用いても良い。例えば、ゲルマニウム基板や、シリコンゲルマニウム基板などを用いても良い。
【００２６】
シリコン基板１１０のサイズに制限は無いが、例えば、直径が８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）、１８インチ（４５０ｍｍ）といったサイズの基板を用いることができる。また、円形の基板を、矩形に加工して用いても良い。なお、本明細書等において、単結晶とは、結晶構造が一定の規則性を持って形成されており、どの部分においても結晶軸が同じ方向を向いているものをいう。ただし、欠陥の多少については問わない。
【００２７】
上記シリコン基板１１０の表面に、炭化処理によって炭化シリコン層１１２を形成する（図１（Ｂ）参照）。炭化処理には様々なものが存在するが、例えば、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、シリコン基板表面に炭素を含有する液体を塗布した後の熱処理もしくはレーザー光の照射処理、などを適用することができる。
【００２８】
炭素含有雰囲気における熱処理としては、例えば、メタンやプロパンなどの炭化水素気体と水素との混合雰囲気中での熱処理がある。熱処理の温度は、１０００℃〜１３００℃、好ましくは１１００℃〜１２５０℃とすれば良い。この処理により、シリコン基板１１０の表面から２０ｎｍ程度の深さにまで炭素が含浸し、炭化シリコン層１１２が形成される。
【００２９】
炭素含有雰囲気におけるレーザー光の照射処理としては、例えば、メタンやプロパンなどの炭化水素気体と水素との混合雰囲気中でのレーザー光の照射処理がある。この場合、レーザー光はシリコン基板１１０の少なくとも表層部が溶融するように照射することが望ましい。なお、シリコン基板１１０を５００℃〜１０００℃に加熱した状態で当該処理を行う場合には、炭化シリコン層１１２の形成が容易になるというメリットがある。
【００３０】
なお、上記の熱処理は、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。熱プラズマジェットの照射などを行っても良い。
【００３１】
また、上記レーザー光の照射処理には、高エネルギーのレーザー光が容易に得られるパルス発振レーザー光を用いるのが好適である。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが望ましい。より好ましくは、１０Ｈｚ以上１ＭＨｚ以下である。上述のパルス発振レーザー光の発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザーなどを用いることができる。なお、上記レーザー光としてパルス発振レーザー光を用いることに限定する必要はなく、連続発振レーザー光を用いても良い。連続発振レーザー光の発振器には、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザーなどがある。なお、上記レーザー光の波長は、シリコン基板１１０に吸収される波長とする必要がある。例えば、シリコン基板１１０として単結晶シリコン基板を用いる場合、２５０ｎｍ以上７００ｎｍ以下の波長のレーザー光を用いると良い。
【００３２】
上述のように炭化シリコン層１１２を形成した後には、炭化シリコン層１１２の表面凹凸を小さくするための処理（平坦化処理）を施しても良い。当該処理には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用することができる。また、ＣＭＰ（化学的機械的研磨）などの研磨処理を適用しても良い。また、エッチング処理と研磨処理とを組み合わせて用いても良い。
【００３３】
形成する炭化シリコン層１１２の厚さに特に限定はないが、例えば、１ｎｍ以上１００ｎｍ以下の厚さで形成すると良い。より厚い炭化シリコン層を望む場合には、エピタキシャル成長法などを用いて厚膜化することも可能である。また、炭化シリコン層１１２の結晶性についても特に限定はなく、単結晶、多結晶、非晶質のいずれの態様の炭化シリコン層１１２を形成しても良い。なお、本実施の形態においては、シリコン基板１１０として単結晶シリコン基板を用いており、炭化シリコン層１１２として単結晶炭化シリコン層を形成することができる。
【００３４】
炭化シリコン層１１２の形成後、シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成する（図１（Ｃ）参照）。より具体的には、例えば、電界で加速されたイオンでなるイオンビームを照射して、シリコン基板１１０の表面（より正確には、シリコン基板１１０に形成された炭化シリコン層１１２の表面）から所定の深さの領域に脆化領域１１４を形成する。脆化領域１１４が形成される深さは、イオンビームの加速エネルギーやイオンビームの入射角によって制御される。なお、脆化領域１１４は、イオンの平均侵入深さと同程度の深さの領域に形成されることになる。
【００３５】
上述の脆化領域１１４が形成される深さにより、シリコン基板１１０から分離される半導体層の厚さが決定される。脆化領域１１４が形成される深さは、シリコン基板１１０の表面から５０ｎｍ以上１μｍ以下であり、好ましくは５０ｎｍ以上３００ｎｍ以下である。
【００３６】
イオンをシリコン基板１１０に添加する際には、イオン注入装置またはイオンドーピング装置を用いることができる。イオン注入装置は、ソースガスを励起してイオン種を生成し、生成されたイオン種を質量分離して、所定の質量を有するイオン種を被処理物に照射する。イオンドーピング装置は、プロセスガスを励起してイオン種を生成し、生成されたイオン種を質量分離せずに被処理物に照射する。なお、質量分離装置を備えているイオンドーピング装置では、イオン注入装置と同様に、質量分離を伴うイオンの照射を行うこともできる。
【００３７】
イオンドーピング装置を用いる場合の脆化領域１１４の形成工程は、例えば、以下の条件で行うことができる。
・加速電圧 １０ｋＶ以上１００ｋＶ以下（好ましくは３０ｋＶ以上８０ｋＶ以下）
・ドーズ量 １×１０１６／ｃｍ２以上４×１０１６／ｃｍ２以下
・ビーム電流密度 ２μＡ／ｃｍ２以上（好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上）
【００３８】
イオンドーピング装置を用いる場合、ソースガスとして水素を含むガスを用いることができる。該ガスを用いることにより、イオン種としてＨ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く照射することが好ましい。具体的には、イオンビームに、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋イオンが７０％以上含まれるようにすることが好ましい。また、Ｈ３＋イオンの割合を８０％以上とすることがより好ましい。このようにＨ３＋の割合を高めておくことで、脆化領域１１４に１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で水素を含ませることが可能である。そしてこれにより、脆化領域１１４における分離が容易になる。また、Ｈ３＋イオンを多く照射することで、Ｈ＋、Ｈ２＋を照射する場合より短時間で脆化領域１１４を形成することができる。また、Ｈ３＋を用いることで、イオンの平均侵入深さを浅くすることができるため、脆化領域１１４を浅い領域に形成することが可能になる。
【００３９】
イオン注入装置を用いる場合には、質量分離により、Ｈ３＋イオンが照射されるようにすることが好ましい。もちろん、Ｈ＋やＨ２＋を照射してもよい。ただし、イオン注入装置を用いる場合には、イオン種を選択して照射するため、イオンドーピング装置を用いる場合と比較して、イオン照射の効率が低下する場合がある。
【００４０】
イオン照射工程のソースガスには水素を含むガスの他に、ヘリウムやアルゴンなどの希ガス、フッ素ガスや塩素ガスに代表されるハロゲンガス、フッ素化合物ガス（例えば、ＢＦ３）などのハロゲン化合物ガスから選ばれた一種または複数種類のガスを用いることができる。ソースガスにヘリウムを用いる場合は、質量分離を行わないことで、Ｈｅ＋イオンの割合が高いイオンビームを作り出すことができる。このようなイオンビームを用いることで、脆化領域１１４を効率よく形成することができる。
【００４１】
また、イオンの照射を複数回に分けて行うことで、脆化領域１１４を形成することもできる。この場合、ソースガスを異ならせてイオン照射を行っても良いし、同じソースガスを用いてもよい。例えば、ソースガスとして希ガスを用いてイオン照射を行った後、水素を含むガスをソースガスとして用いてイオン照射を行うことができる。また、初めにハロゲンガスまたはハロゲン化合物ガスを用いてイオン照射を行い、次に、水素を含むガスを用いてイオン照射を行うこともできる。
【００４２】
なお、上述のイオンの照射工程前に、シリコン基板１１０（または、炭化シリコン層１１２）の表面に保護絶縁層として機能する絶縁層を形成しても良い。もちろん、当該絶縁層を設けない構成とすることもできるが、後のイオン照射の際のシリコン基板１１０の汚染やシリコン基板１１０（または、炭化シリコン層１１２）の表面の損傷を防ぐためには、絶縁層を設けることが好ましい。絶縁層の厚さは１０ｎｍ以上４００ｎｍ以下とすると良い。また、絶縁層の形成方法、材料、構造等は絶縁層１０２に関する記載を参酌すればよい。上述の絶縁層は、イオンの照射工程後には除去しても良いし、そのまま残存させても良い。
【００４３】
炭化シリコン層１１２上には絶縁層１１６を形成する（図１（Ｃ）参照）。絶縁層１１６の形成方法、材料、構造等は絶縁層１０２に関する記載を参酌すればよい。絶縁層１１６は絶縁層１０２と同様、貼り合わせに係る表面を有する層であるから、その表面が、高い平坦性を有するように形成されることが望ましい。なお、絶縁層１０２と絶縁層１１６は同じ物である必要はない。
【００４４】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。例えば、ベース基板１００側のみに絶縁層を設けても良いし、シリコン基板１１０側のみに絶縁層を設けても良い。また、貼り合わせに係る表面が十分に平坦であれば、絶縁層を設けない構成としても良い。
【００４５】
なお、上記イオンの照射工程（脆化領域１１４の形成工程）は、絶縁層１１６の形成前または形成後のいずれにおいて行っても良い。
【００４６】
その後、ベース基板１００とシリコン基板１１０を貼り合わせる（図１（Ｄ）参照）。具体的には、絶縁層１０２および絶縁層１１６を介してベース基板１００とシリコン基板１１０を貼り合わせる。なお、貼り合わせに係る絶縁層１０２および絶縁層１１６の表面は、貼り合わせの前に超音波洗浄などの方法で洗浄しておくことが望ましい。絶縁層１０２の表面と絶縁層１１６の表面とを接触させた後、加圧処理を施すことで、ベース基板１００とシリコン基板１１０の貼り合わせが実現される。貼り合わせのメカニズムとしては、ファン・デル・ワールス力が関与するメカニズムや、水素結合が関与するメカニズムなどが考えられている。
【００４７】
なお、貼り合わせの前に、貼り合わせに係る表面を酸素プラズマまたはオゾンで処理することにより、その表面を親水性にしても良い。この処理によって、貼り合わせ表面に水酸基が付加されるため、貼り合わせ界面に水素結合を形成することができる。
【００４８】
上記貼り合わせの後には、貼り合わせられたベース基板１００およびシリコン基板１１０に対して熱処理を施して、貼り合わせを強固なものとすると良い。この際の加熱温度は、脆化領域１１４における分離が進行しない温度とする必要がある。例えば、４００℃未満、好ましくは３００℃以下とする。熱処理時間については特に限定されず、熱処理時間と貼り合わせ強度との関係から最適な条件を適宜設定すればよい。例えば、２００℃、２時間の熱処理を施すことができる。なお、貼り合わせに係る領域にマイクロ波などを照射して、該領域のみを局所的に加熱することも可能である。貼り合わせ強度に問題がない場合には、上記熱処理は省略しても良い。
【００４９】
次に、脆化領域１１４においてシリコン基板１１０を、炭化シリコン層１１２とシリコン層１２０との積層構造を含む半導体層１２２と、シリコン基板１２４とに分離する（図１（Ｅ）参照）。シリコン基板１１０の分離は、熱処理により行う。該熱処理の温度は、ベース基板１００の耐熱温度を目安にすることができる。例えば、ベース基板１００としてガラス基板を用いる場合には、熱処理の温度は４００℃以上ガラス基板の歪み点以下とすることが好ましい。なお、本実施の形態においては、６００℃、２時間の熱処理を施すこととする。
【００５０】
上述のような熱処理を行うことにより、脆化領域１１４に形成された微小な空孔の体積変化が生じ、脆化領域１１４に亀裂が生ずる。その結果、脆化領域１１４に沿ってシリコン基板１１０が分離する。これにより、ベース基板１００上にはシリコン基板１１０から分離された半導体層１２２が残存することになる。また、この熱処理で、貼り合わせに係る界面が加熱されるため、当該界面に共有結合が形成され、貼り合わせを一層強固なものとすることができる。
【００５１】
上述のようにして形成されたベース基板１００を含む構造体（以下、単に「半導体基板」と呼ぶ）において、半導体層１２２の上層はシリコン層１２０となっている。そこで、当該シリコン層１２０を除去する処理を行う。
【００５２】
本実施の形態では、シリコン層１２０に酸化処理を施して酸化シリコン層１２６を形成し（図１（Ｆ）参照）、その後、当該酸化シリコン層１２６を除去することによって、ベース基板１００上に炭化シリコン層１１２を残存させる（図１（Ｇ）参照）。シリコン層１２０を酸化させることにより、エッチング処理などにおいて炭化シリコン層１１２との選択比を大きくすることができるため、極めて容易にシリコン層１２０を除去することができるのである。なお、シリコン層１２０の酸化および除去を効率的に行うためには、シリコン層１２０の厚さは３００ｎｍ以下とすることが望ましく、２００ｎｍ以下とするとより好適である。このように、シリコン層１２０の酸化および除去は、シリコン層１２０の厚みが小さいことで実現可能となっていることから、当該技術は、イオンの添加による分離を用いて半導体層１２２を形成する場合に、特に効果的であるといえる。
【００５３】
シリコン層１２０の酸化処理には、ドライ酸化法、水蒸気と酸素によって酸化するパイロジェニック酸化法（ウエット酸化法）、酸素に塩化水素を混合して行うＨＣｌ酸化法などを適用することができる。また、酸素プラズマまたはオゾンを用いた酸化法を適用しても良い。
【００５４】
また、酸化シリコン層１２６の除去には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用すればよい。例えば、ヘリウムやアルゴン、キセノンなどの不活性ガスを用いたドライエッチングの場合、酸化シリコン層を選択的に除去することができるため好適である。また、例えば、バッファードフッ酸、その他フッ酸系のエッチャント（エッチング液）を用いたウエットエッチングも同様に、酸化シリコン層を選択的に除去することができるため好適である。
【００５５】
なお、本実施の形態においてはシリコン層１２０を酸化し、その後除去する方法について説明しているが、開示する発明の一態様はこれに限定して解釈されない。開示する発明の一態様に係る技術の本質は、炭化シリコン層１１２を好適に残存させることにあるから、これを実現することができれば、上述の如き酸化処理に限定する必要はない。例えば、シリコン層１２０に対して窒化処理などを施すことによって、エッチング選択比を大きくしても良い。
【００５６】
また、ＣＭＰなどの方法を用いて酸化シリコン層を除去しても良い。この場合においても、スラリーの種類を適当に選択することで、酸化シリコン層を選択的に除去することが可能になる。なお、当該スラリーとしてはシリカ系のスラリーやＣｅＯ２系のスラリーなどを用いると良い。
【００５７】
上述のようにシリコン層１２０を除去した後には、炭化シリコン層１１２の表面凹凸を小さくするための処理（平坦化処理）を施しても良い。当該処理には、ドライエッチング処理またはウエットエッチング処理の一方、または双方を組み合わせたエッチング処理を適用することができる。また、ＣＭＰなどの研磨処理を適用しても良い。また、エッチング処理と研磨処理とを組み合わせて用いても良い。なお、酸化シリコン層１２６の除去の際のエッチング処理に、炭化シリコン層１１２の平坦化の効果を持たせても良い。
【００５８】
以上により、ベース基板１００上に炭化シリコン層１１２を有する半導体基板を作製することができる（図１（Ｇ）参照）。
【００５９】
上述のように、本実施の形態では、シリコン基板を用いて炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。さらに、絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、半導体素子の特性を向上させることができる。
【００６０】
＜炭化シリコン層の厚膜化処理＞
なお、上述の方法により形成される炭化シリコン層１１２は、その作製原理上、膜厚が比較的薄いものになっている（例えば、１００ｎｍ以下）。そこで、上記工程の後に、炭化シリコン層の厚膜化処理を施しても良い。以下、炭化シリコン層の厚膜化処理について、図２を参照して説明する。なお、厚膜化が不要な場合には厚膜化処理を施さなくとも良いことはいうまでもない。
【００６１】
炭化シリコン層の厚膜化処理としては、例えば、エピタキシャル成長法を用いることができる。エピタキシャル成長法には、代表的には気相成長法や固相成長法などがあるが、そのいずれを用いても良い。ここでは、気相成長法を用いて炭化シリコン層を厚膜化する場合について説明する。
【００６２】
まず、図１に示した作製方法などを用いて、ベース基板１００上に炭化シリコン層１１２を有する半導体基板を作製する（図２（Ａ）参照）。炭化シリコン層１１２の表面には平坦化処理を施しておいても良い。
【００６３】
次に、炭化シリコン層１１２上に炭化シリコン層１４０を形成する（図２（Ｂ）参照）。炭化シリコン層１４０は、ＣＶＤ法などを用いて形成することができる。単結晶の炭化シリコン層を気相成長させる場合には、１０００℃以上の温度条件で成長させることが望ましく、１２００℃以上とするとより望ましい。当該気相成長法により、炭化シリコン層１１２に準ずる結晶性の炭化シリコン層１４０が得られる。
【００６４】
なお、炭化シリコン層１１２上に炭化シリコン層１４０を形成する前には、炭化シリコン層１１２の表面に形成されている自然酸化膜などは除去しておくことが望ましい。炭化シリコン層１１２の表面に酸化膜などが存在する場合、炭化シリコン層１１２の結晶性を受けた炭化シリコン層１４０を形成することができず、炭化シリコン層１４０の結晶性が低下するおそれがあるためである。ここで、上記の酸化膜の除去は、フッ酸系の溶液などを用いて行うことができる。
【００６５】
以上により、炭化シリコン層１１２と炭化シリコン層１４０の積層構造でなる炭化シリコン層１５０を備えた半導体基板を作製することができる。なお、炭化シリコン層１５０の形成後には、炭化シリコン層１５０の表面を平坦化しても良い。
【００６６】
なお、ここでは気相成長法を用いて炭化シリコン層を厚膜化する方法について説明したが、固相成長法を用いて厚膜化しても良い。この場合、炭化シリコン層１１２上に、これより結晶性が低い炭化シリコン層を形成した後、熱処理を行い、当該炭化シリコン層を固相成長させる。これにより、炭化シリコン層１４０の結晶性は、炭化シリコン層１１２に準ずるものとなる。
【００６７】
上記熱処理は、ＳｉＣ飽和蒸気圧下、および１９００℃以上の温度条件下で行うことが望ましい。なお、固相成長により炭化シリコン層を厚膜化する場合には、ベース基板１００、絶縁層１０２、絶縁層１１６などを、固相成長の際の熱処理に耐えうるものにする必要がある。このような条件を満たす材料としては、酸化アルミニウムをはじめとする金属化合物がある。
【００６８】
上述のように、炭化シリコン層を厚膜化することで、半導体基板の用途を拡張することが可能である。開示する発明の一態様によって、炭化シリコン層を備え、様々な用途に用いることが可能な半導体基板を、安価に提供することができる。
【００６９】
（実施の形態２）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図３を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
【００７０】
まず、ベース基板１００を用意し、当該ベース基板１００上に絶縁層１０２を形成する（図３（Ａ）参照）。詳細については、先の実施の形態を参酌することができる。
【００７１】
次に、シリコン基板１１０を用意し、当該シリコン基板１１０の表面に炭化処理を施して炭化シリコン層１１２を形成する（図３（Ｂ）参照）。そして、炭化シリコン層１１２の形成後、シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成し、また、炭化シリコン層１１２上に、絶縁層１１６を形成する（図３（Ｃ）参照）。詳細については、先の実施の形態を参酌すればよい。
【００７２】
なお、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様がこれに限定されないのは、先の実施の形態と同様である。
【００７３】
その後、ベース基板１００とシリコン基板１１０を貼り合わせ（図３（Ｄ）参照）、脆化領域１１４においてシリコン基板１１０を分離する（図３（Ｅ）参照）。当該工程の詳細についても、先の実施の形態を参酌することができる。
【００７４】
その後、上述のようにして形成された半導体基板に対して、シリコン層１２０の除去処理を行う。具体的には、シリコン層１２０に酸化処理を施して酸化シリコン層１２６を形成し（図３（Ｆ）参照）、その後、当該酸化シリコン層１２６の一部を除去することによって、ベース基板１００上に炭化シリコン層１１２と酸化シリコン層１２８の積層構造を形成する（図３（Ｇ）参照）。
【００７５】
本実施の形態に係る半導体基板の作製方法と、先の実施の形態に係る半導体基板の作製方法との相違点は、酸化シリコン層１２６の除去の仕方にある。すなわち、先の実施の形態に係る半導体基板の作製方法においては、酸化シリコン層１２６を完全に除去して炭化シリコン層１１２を露出させるのに対して、本実施の形態に係る半導体基板の作製方法においては、酸化シリコン層１２６の一部を除去して酸化シリコン層１２８を残存させる。
【００７６】
このように、炭化シリコン層１１２上に酸化シリコン層１２８を残存させることで、酸化シリコン層１２８を半導体素子の構成の一部として用いることが可能である。酸化シリコン層１２８の用途の一例としては、トランジスタのゲート絶縁層などがある。酸化シリコン層１２８をトランジスタのゲート絶縁層として用いる場合、トランジスタの活性層として機能する炭化シリコン層１１２と、ゲート絶縁層として機能する酸化シリコン層１２８とを一体に形成することが可能であるため、炭化シリコン層１１２と酸化シリコン層１２８との界面に欠陥などが生じにくい。これにより、優れた特性のトランジスタを作製することが可能になる。
【００７７】
なお、本実施の形態においては、シリコン層１２０の酸化の後に、酸化シリコン層１２６の一部を除去して酸化シリコン層１２８を形成する工程について説明しているが、開示する発明の一態様はこれに限定されない。先にシリコン層１２０の一部を除去してシリコン層１２０を薄膜化した後に、当該薄膜化したシリコン層１２０に酸化処理を施して、酸化シリコン層１２８を形成しても良い。また、酸化シリコン層１２８の厚さは、要求される半導体素子の特性に応じて適宜設定すればよい。
【００７８】
シリコン層１２０の酸化処理や、酸化シリコン層１２６の除去処理の詳細については先の実施の形態を参酌することができる。
【００７９】
上述のように、本実施の形態では、シリコン基板を用いて炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。さらに、絶縁層上に炭化シリコン層が存在する構成の半導体基板を提供することが可能であるため、これを用いることにより、半導体素子の特性を向上させることができる。
【００８０】
また、酸化シリコン層を残存させて半導体素子の構成の一部として用いることで、半導体素子の作製工程を簡略化することができる。また、このような方法によって炭化シリコン層と酸化シリコン層との積層構造を形成することで、炭化シリコン層と酸化シリコン層との界面における欠陥を大幅に低減することができる。
【００８１】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【００８２】
（実施の形態３）
本実施の形態では、開示する発明の一態様である半導体基板の作製方法の別の一例について、図４を参照して説明する。なお、本実施の形態において説明する半導体基板の作製方法は、多くの点で、先の実施の形態に係る半導体基板の作製方法と共通している。したがって、本実施の形態においては、先の実施の形態に係る半導体基板の作製方法とは異なる部分について詳細に説明することとする。
【００８３】
まず、ベース基板１００を用意し、当該ベース基板１００上に絶縁層１０２を形成する（図４（Ａ）参照）。詳細については、先の実施の形態を参酌することができる。
【００８４】
次に、シリコン基板１１０を用意し、当該シリコン基板１１０の表面に炭化処理を施して炭化シリコン層１１２を形成する（図４（Ｂ）参照）。そして、炭化シリコン層１１２の形成後、シリコン基板１１０にイオンを添加することにより、脆化領域１１４を形成し、また、炭化シリコン層１１２上に、導電層１３０および絶縁層１１６を形成する（図４（Ｃ）参照）。
【００８５】
導電層１３０の形成方法は特に限定されないが、例えば、スパッタリング法、真空蒸着法などを用いることができる。また、導電層１３０は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）、クロム（Ｃｒ）、セリウム（Ｃｅ）などの金属、またはこれらの金属を主成分とする合金、またはこれらの金属を成分とする窒化物を用いて形成することができる。インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）等の導電性酸化物や、導電性を付与する不純物元素を添加したシリコンなどを用いて形成しても良い。なお、導電層１３０は単層構造としても良いし、積層構造としても良い。
【００８６】
その他の構成の詳細については、先の実施の形態を参酌することができる。
【００８７】
なお、本実施の形態においては、炭化シリコン層１１２上に導電層１３０を形成する場合について説明しているが、開示する発明の一態様はこれに限定されない。導電層以外の各種の層を形成することができる。例えば、一導電型を付与する不純物元素が添加された半導体層を形成しても良いし、異なる材料からなる半導体層を形成しても良い。また、これらの層を複数積層させても良い。
【００８８】
また、本実施の形態においては、ベース基板１００側に絶縁層１０２を形成し、シリコン基板１１０側に絶縁層１１６を形成する場合について説明しているが、開示する発明の一態様がこれに限定されないのは、先の実施の形態と同様である。
【００８９】
その後、ベース基板１００とシリコン基板１１０を貼り合わせ（図４（Ｄ）参照）、脆化領域１１４においてシリコン基板１１０を分離する（図４（Ｅ）参照）。当該工程の詳細についても、先の実施の形態を参酌することができる。
【００９０】
そして、上述のようにして形成された半導体基板に対して、シリコン層１２０の除去処理を行う。具体的には、シリコン層１２０に酸化処理を施して酸化シリコン層１２６を形成し（図４（Ｆ）参照）、その後、当該酸化シリコン層１２６を除去することによって、ベース基板１００上に炭化シリコン層１１２を残存させる（図４（Ｇ）参照）。詳細については先の実施の形態を参酌すればよい。なお、酸化シリコン層１２６の除去後には、炭化シリコン層を厚膜化しても良い。
【００９１】
以上の工程により、ベース基板上に絶縁層を介して導電層と炭化シリコン層が形成された構成の半導体基板を作製することができる。なお、本実施の形態においては、シリコン基板１１０側に導電層１３０を形成する例について示しているが、開示する発明の一態様はこれに限定して解釈されない。ベース基板１００側に導電層１３０等を形成することもできる。
【００９２】
上述のように、本実施の形態では、シリコン基板を用いて炭化シリコン層を形成している。これにより、極めて低コストに炭化シリコンを含む半導体基板を提供することができる。また、炭化シリコン層のもとになるシリコン基板は再利用が可能であるため、作製にかかるコストを一層低減することが可能である。
【００９３】
また、炭化シリコン層の下部に各種の層を形成することで、様々な半導体素子を実現することが可能になる。例えば、炭化シリコン層の下部に導電層を設けることで、下部電極を備えた半導体素子を形成することが可能である。このように、炭化シリコン層の下部に各種の層を設けることによって、半導体基板の用途が拡張される。つまり、開示する発明の一態様によって、炭化シリコン層を備え、様々な用途に用いることが可能な半導体基板を安価に提供することができる。
【００９４】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【００９５】
（実施の形態４）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図５および図６を参照して説明する。より具体的には、半導体装置に用いられる半導体素子の作製方法について説明する。ここでは特に、ＣＭＯＳ回路に用いられるｎ型ＦＥＴおよびｐ型ＦＥＴを作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体素子を用いた半導体装置は、これを用いるものに限定されない。
【００９６】
まず、先の実施の形態に示す方法などに従って半導体基板を得た後、炭化シリコン層１１２上に素子分離絶縁層を形成するためのマスクとなる保護層５００を形成する（図５（Ａ）参照）。保護層５００には、酸化シリコン層や窒化シリコン層などを用いる。なお、本実施の形態において用いる半導体基板は、先の実施の形態に従って作製されるものと同等である。炭化シリコン層１１２は厚膜化されていても良いし、その表面に平坦化処理が施されていても良い。
【００９７】
炭化シリコン層１１２には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、ヒ素などのｎ型不純物を添加しておいても良い。
【００９８】
次いで、保護層５００をマスクとして用いてエッチングを行い、露出している領域の炭化シリコン層１１２を除去する。そして、その後、絶縁層を堆積する。該絶縁層は、例えば、酸化シリコン層とすることができる。該絶縁層は、ＣＶＤ法やスパッタリング法をはじめとする各種成膜技術を用いて形成すればよい。ここでは、該絶縁層を、炭化シリコン層１１２に埋め込まれるように厚く堆積する。
【００９９】
次に、炭化シリコン層１１２に重畳する領域の絶縁層を研磨やエッチング等により除去する。そして、保護層５００を除去することで、上記絶縁層の一部からなる素子分離絶縁層５０２を残存させる（図５（Ｂ）参照）。なお、本実施の形態においては、素子分離絶縁層５０２を設ける構成としているが、素子分離絶縁層５０２を設けない構成としても良い。
【０１００】
次に、ゲート絶縁層として機能する絶縁層５０４を形成し、絶縁層５０４上にゲート電極５０６を形成する（図５（Ｃ）参照）。絶縁層５０４は、ＣＶＤ法やスパッタリング法などを用いて形成することができる。また、絶縁層５０４は、酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタルなどを用いて形成することが好ましい。なお、絶縁層５０４は、単層構造としても良いし、積層構造としても良い。ここでは、ＣＶＤ法を用いて炭化シリコン層１１２の表面を覆う酸化シリコン層を単層構造で形成する。
【０１０１】
ゲート電極５０６には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いてゲート電極５０６を形成しても良い。また、一導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１０２】
なお、本実施の形態においては、ゲート電極５０６を単層構造としているが、積層構造としても良い。また、上記の材料を組み合わせて用いることもできる。例えば、チタンとアルミニウムの積層構造や、タングステンとアルミニウムの積層構造など、耐熱性の高い材料と低抵抗材料を組み合わせて用いるとよい。また、上記金属材料と、金属材料の窒化物との積層構造としても良い。例えば、窒化チタン層とチタン層の積層構造、窒化タンタル層とタンタル層の積層構造、窒化タングステン層とタングステン層の積層構造などを用いることができる。なお、ゲート電極５０６は、蒸着法やスパッタリング法などを用いて形成すればよい。
【０１０３】
次に、ゲート電極５０６をマスクとして用いて絶縁層５０４をエッチングし、ゲート絶縁層５０８を形成する。このエッチングの際に、素子分離絶縁層５０２の一部がエッチングされる。その後、ゲート電極５０６を覆う絶縁層５１０を形成する（図５（Ｄ）参照）。
【０１０４】
次に、後のｎ型ＦＥＴとなる領域に、リン（Ｐ）や砒素（Ａｓ）などを低濃度にドーピングして第１の不純物領域５１２を形成し、後のｐ型ＦＥＴとなる領域に、硼素（Ｂ）などを低濃度にドーピングして第２の不純物領域５１４を形成する（図６（Ａ）参照）。なお、ここでは絶縁層５１０を形成した後に不純物領域を形成する構成としているが、先に不純物領域を形成してから絶縁層５１０を形成する構成としても良い。
【０１０５】
その後、サイドウォール絶縁層５１６、およびサイドウォール絶縁層５１８を形成する（図６（Ｂ）参照）。ｐ型ＦＥＴとなる領域のサイドウォール絶縁層５１８は、ｎ型ＦＥＴとなる領域のサイドウォール絶縁層５１６よりも幅（チャネル長方向の長さ）を大きくとると良い。
【０１０６】
次に、絶縁層５１０を部分的にエッチングして、第１の不純物領域５１２の表面および第２の不純物領域５１４の表面を露出させる。この際、ゲート電極５０６の上面も露出されることになる。そして、ｎ型ＦＥＴとなる領域にリン（Ｐ）や砒素（Ａｓ）などを高濃度にドーピングして第３の不純物領域５２０を形成し、ｐ型ＦＥＴとなる領域に硼素（Ｂ）などを高濃度にドーピングして第４の不純物領域５２２を形成する（図６（Ｃ）参照）。なお、ここでは絶縁層５１０を部分的にエッチングした後に不純物領域を形成する構成としているが、先に上記の不純物領域を形成してから絶縁層５１０をエッチングする構成としても良い。
【０１０７】
次に、層間絶縁層５２４を形成し、第３の不純物領域５２０および第４の不純物領域５２２に達するコンタクトプラグ５２６およびコンタクトプラグ５２８を形成する。以上により、ベース基板１００上に形成された炭化シリコン層１１２を用いて、ｎ型ＦＥＴ５３０とｐ型ＦＥＴ５３２を作製することができる（図６（Ｄ）参照）。
【０１０８】
上述のｎ型ＦＥＴ５３０とｐ型ＦＥＴ５３２を相補的に組み合わせることによってＣＭＯＳ回路を構成することができる。また、このような半導体素子を用いることで、様々な半導体装置を作製することが可能である。
【０１０９】
以上、本実施の形態で示したように、ＦＥＴの活性層として炭化シリコンを用いることにより、半導体素子の耐圧向上、電力損失の低減などが実現される。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１１０】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【０１１１】
（実施の形態５）
本実施の形態では、先の実施の形態に示す方法で作製した半導体基板を用いた半導体装置の作製方法について、図７および図８を参照して説明する。ここでは特に、半導体素子としていわゆるパワーＭＯＳＦＥＴ（電力用のＭＯＳＦＥＴ）を備える半導体装置を作製する場合について示すが、上記半導体基板を用いて作製される半導体素子および半導体装置はこれに限定されない。
【０１１２】
はじめに、先の実施の形態に示す方法で作製した半導体基板を用意する（図７（Ａ）参照）。該半導体基板は、ベース基板１００上に絶縁層１０２、絶縁層１１６、導電層１３０、炭化シリコン層１１２が順に積層された構造を有している。また、炭化シリコン層１１２には一導電型を付与する不純物元素が添加されており、不純物の濃度によって、炭化シリコン層１１２は二つの領域に分けられている。ここで、導電層１３０と接する第１の不純物領域７００は高濃度に不純物元素が添加された領域であり、第１の不純物領域７００と接する第２の不純物領域７０２は低濃度に不純物元素が添加された領域である。
【０１１３】
炭化シリコン層１１２に添加することができる不純物元素には、ｎ型の導電性を付与するリン（Ｐ）やヒ素（Ａｓ）、ｐ型の導電性を付与するボロン（Ｂ）などがあるが、本実施の形態では、第１の不純物領域および第２の不純物領域にリン（Ｐ）を添加してｎ型の導電性を付与する場合について説明する。
【０１１４】
なお、本実施の形態においては、導電層１３０を炭化シリコン層１１２の下部全面に設ける構成としたが、開示する発明の一態様はこれに限定されず、導電層１３０を選択的に設ける構成としても良い。また、炭化シリコン層１１２は厚膜化されていても良いし、その表面に平坦化処理が施されていても良い。本実施の形態に示すパワーＭＯＳＦＥＴにおいて、導電層１３０はドレイン電極（またはソース電極）として機能する。また、第１の不純物領域７００はドレイン領域（またはソース領域）として機能する。
【０１１５】
次に、第２の不純物領域７０２に、ｐ型を付与する不純物元素（例えばボロン）とｎ型を付与する不純物元素（例えばリン）を選択的に添加して、第２の不純物領域７０２とは異なる導電型の領域７０４および第２の不純物領域７０２と同じ導電型の領域７０６を形成する（図７（Ｂ）参照）。ここで、領域７０４の一部は後のチャネル形成領域として機能し、領域７０６は後のソース領域（またはドレイン領域）として機能する。また、領域７０６の不純物濃度は第２の不純物領域７０２の不純物濃度より高くなっている。
【０１１６】
領域７０４および領域７０６を形成した後に、第２の不純物領域７０２上にゲート絶縁層として機能する絶縁層７０８を形成し、絶縁層７０８上にゲート電極として機能する導電層７１０を選択的に形成する。そして、導電層７１０を覆うように絶縁層７１２を形成する（図７（Ｃ）参照）。ここで、導電層７１０は、少なくともその一部が領域７０６と重なりを有するように設けることが好ましい。これにより電界の集中が緩和されるため、ＭＯＳＦＥＴの耐圧を一層向上することができる。
【０１１７】
絶縁層７０８は、酸化シリコンや窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。作製方法としては、熱酸化法（熱窒化法）やプラズマＣＶＤ法、スパッタリング法、高密度プラズマ処理による酸化または窒化による方法などを挙げることができる。絶縁層７１２についても、絶縁層７０８と同様に形成することができるが、絶縁層７０８とは異なる材料を用いても良い。例えば、有機材料を用いて絶縁層７１２を形成することもできる。
【０１１８】
導電層７１０には、耐熱性の高い材料を用いると好ましい。例えば、チタン、モリブデン、タングステン、タンタル、クロム、ニッケルなどを用いることができる。また、アルミニウム、銅などの低抵抗材料を用いても良い。また、一導電型を付与する不純物元素が添加された半導体材料（例えば、ポリシリコン）を用いても良い。
【０１１９】
なお、本実施の形態においては、領域７０４および領域７０６の形成後に絶縁層７０８を形成する場合について説明しているが、開示する発明の一態様はこれに限定して解釈されない。例えば、絶縁層７０８を形成した後に領域７０４および領域７０６を形成しても良い。また、半導体基板の作製段階において、絶縁層７０８に対応する絶縁層を形成しておいても良い（図３参照）。
【０１２０】
続いて、絶縁層７１２および絶縁層７０８に開口を形成した後、領域７０６と電気的に接続される導電層７１４を形成する（図７（Ｄ）参照）。なお、導電層７１４はソース電極（またはドレイン電極）として機能する。
【０１２１】
絶縁層７１２および絶縁層７０８の開口は、レジストマスクなどを用いた選択的なエッチングにより形成することができる。また、導電層７１４は、導電層１３０や導電層７１０と同様にして形成すれば良い。
【０１２２】
以上により、いわゆるパワーＭＯＳＦＥＴを作製することができる。図８に、本実施の形態におけるパワーＭＯＳＦＥＴの平面図と断面図を示す。図８（Ａ）は本実施の形態におけるパワーＭＯＳＦＥＴの断面図であり、図８（Ｂ）は平面図である。ここで、図８（Ａ）は、図８（Ｂ）のＡ−Ｂにおける断面に対応している。なお、図８（Ｂ）では簡単のため、絶縁層７０８、導電層７１０、絶縁層７１２、導電層７１４など、構成の一部を省略している。
【０１２３】
なお、各層の位置関係や接続関係は、図８に示す構成に限定されない。例えば、導電層７１０の一部と導電層１３０を電気的に接続して、導電層７１０の一部を導電層１３０についての配線として機能させることも可能である。
【０１２４】
なお、本実施の形態においては、領域７０４および領域７０６の平面形状を円形としている（図８（Ｂ）参照）が、開示する発明の一態様はこれに限定されない。矩形その他の形状としても良い。本実施の形態において示したように、領域７０４および領域７０６を円形にすることで、チャネル長Ｌを均一にすることができる。これにより、チャネル形成領域における電界の集中を緩和することができるため、トランジスタの耐圧を向上させることができる。また、導電層１３０は、大電流を伴うトランジスタの廃熱効率を向上するという効果を併せ持つ。
【０１２５】
以上、本実施の形態で示したように、パワーＭＯＳＦＥＴの活性層として炭化シリコンを用いることにより、半導体素子の耐圧向上、電力損失の低減などが実現される。つまり、パワーＭＯＳＦＥＴを用いる半導体装置の特性を向上させることができる。また、開示する発明の一態様により、極めて低コストに炭化シリコンを含む半導体基板を提供することができるため、半導体素子および半導体装置の製造コストを抑制することができる。
【０１２６】
本実施の形態は、先の実施の形態と適宜組み合わせて用いることができる。
【符号の説明】
【０１２７】
１００ ベース基板
１０２ 絶縁層
１１０ シリコン基板
１１２ 炭化シリコン層
１１４ 脆化領域
１１６ 絶縁層
１２０ シリコン層
１２２ 半導体層
１２４ シリコン基板
１２６ 酸化シリコン層
１２８ 酸化シリコン層
１３０ 導電層
１４０ 炭化シリコン層
１５０ 炭化シリコン層
５００ 保護層
５０２ 素子分離絶縁層
５０４ 絶縁層
５０６ ゲート電極
５０８ ゲート絶縁層
５１０ 絶縁層
５１２ 不純物領域
５１４ 不純物領域
５１６ サイドウォール絶縁層
５１８ サイドウォール絶縁層
５２０ 不純物領域
５２２ 不純物領域
５２４ 層間絶縁層
５２６ コンタクトプラグ
５２８ コンタクトプラグ
５３０ ｎ型ＦＥＴ
５３２ ｐ型ＦＥＴ
７００ 不純物領域
７０２ 不純物領域
７０４ 領域
７０６ 領域
７０８ 絶縁層
７１０ 導電層
７１２ 絶縁層
７１４ 導電層
【特許請求の範囲】
【請求項１】
シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を除去して前記炭化シリコン層の表面を露出させることを特徴とする半導体基板の作製方法。
【請求項２】
シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を除去して前記炭化シリコン層の表面を露出させ、
前記炭化シリコン層をエピタキシャル成長法によって厚膜化することを特徴とする半導体基板の作製方法。
【請求項３】
請求項１または請求項２において、
前記シリコン層の除去は、前記シリコン層を酸化した後に行われることを特徴とする半導体基板の作製方法。
【請求項４】
シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を酸化させて、前記炭化シリコン層と酸化シリコン層の積層構造を形成することを特徴とする半導体基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記炭化処理は、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、前記シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、前記シリコン基板表面に炭素を含有する液体を塗布した後の熱処理またはレーザー光の照射処理、のいずれかを含むことを特徴とする半導体基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記炭化シリコン層を形成した後、かつ、前記シリコン基板と前記ベース基板とを貼り合わせる前に、前記炭化シリコン層上に導電性を有する層を形成することを特徴とする半導体基板の作製方法。
【請求項１】
シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を除去して前記炭化シリコン層の表面を露出させることを特徴とする半導体基板の作製方法。
【請求項２】
シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を除去して前記炭化シリコン層の表面を露出させ、
前記炭化シリコン層をエピタキシャル成長法によって厚膜化することを特徴とする半導体基板の作製方法。
【請求項３】
請求項１または請求項２において、
前記シリコン層の除去は、前記シリコン層を酸化した後に行われることを特徴とする半導体基板の作製方法。
【請求項４】
シリコン基板表面に炭化処理を施して炭化シリコン層を形成し、
前記シリコン基板にイオンを添加することにより、前記シリコン基板中に脆化領域を形成し、
前記シリコン基板とベース基板とを絶縁層を介して貼り合わせ、
前記シリコン基板を加熱して、前記脆化領域において前記シリコン基板を分離することにより、前記ベース基板上に前記絶縁層を介して前記炭化シリコン層とシリコン層の積層構造を形成し、
前記シリコン層を酸化させて、前記炭化シリコン層と酸化シリコン層の積層構造を形成することを特徴とする半導体基板の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記炭化処理は、炭素含有雰囲気における熱処理もしくはレーザー光の照射処理、前記シリコン基板表面に炭素を含有する薄膜を形成した後の熱処理もしくはレーザー光の照射処理、または、前記シリコン基板表面に炭素を含有する液体を塗布した後の熱処理またはレーザー光の照射処理、のいずれかを含むことを特徴とする半導体基板の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記炭化シリコン層を形成した後、かつ、前記シリコン基板と前記ベース基板とを貼り合わせる前に、前記炭化シリコン層上に導電性を有する層を形成することを特徴とする半導体基板の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１０−２５１７２４（Ｐ２０１０−２５１７２４Ａ）
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願番号】特願２０１０−６５７８２（Ｐ２０１０−６５７８２）
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年１１月４日（２０１０．１１．４）
【国際特許分類】
【出願日】平成２２年３月２３日（２０１０．３．２３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]