【課題】チャネル領域を構成する有機半導体材料層と良好なオーミック・コンタクトを形成することができるソース／ドレイン電極を備えた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ゲート電極１２と、ゲート絶縁層１３と、ソース／ドレイン電極２１と、チャネル領域１５を構成する有機半導体材料層１４とを備え、ソース／ドレイン電極２１は、金属から成る導体部２２、及び、導体部２２を少なくとも部分的に被覆し、不純物がドーピングされた有機導電材料層２３から成り、有機導電材料層２３を介して、チャネル領域１５と導体部２２との間の電気的接続が形成される。 （もっと読む）

【課題】アスペクト比の高いホール内に、被覆性の良好な、コンタクト抵抗の低いバリア層を形成する半導体装置の製造方法を提供する。
【解決手段】タンタルまたはタンタルナイトライド等のライナー材料をホール内にスパッタ堆積する。ロングスロースパッタリング、自己イオン化プラズマ（ＳＩＰ）スパッタリング、誘導結合プラズマ（ＩＣＰ）再スパッタリング及びコイルスパッタリングを１つのチャンバ内で組み合わせたリアクタ１５０を使う。ロングスローＳＩＰスパッタリングは、ホール被覆を促進する。ＩＣＰ再スパッタリングは、ホール底部のライナー膜の厚さを低減して、第１のメタル層との接触抵抗を低減する。ＩＣＰコイルスパッタリングは、ＩＣＰ再スパッタリングの間、再スパッタリングによる薄膜化は好ましくないホール開口部に隣接しているような領域上に、保護層を堆積する。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

本明細書で述べられる実施形態は、無拡散アニールプロセスを使用して金属シリサイド層を形成する方法を包含する。一実施形態では、基板上に金属シリサイド材料を形成するための方法が、提供される。その方法は、基板のシリコン含有表面を覆って金属材料を堆積させるステップと、金属材料を覆って金属窒化物材料を堆積させるステップと、金属窒化物材料を覆って金属接点材料を堆積させるステップと、基板を無拡散アニールプロセスにさらして金属シリサイド材料を形成するステップとを含む。無拡散アニールプロセスの短い時間枠は、窒素がシリコン含有界面に拡散して窒化シリコンを形成する時間を低減し、それ故に界面抵抗を最小限にする。
（もっと読む）

【課題】 電気抵抗のさらなる低減化と基板表面に対する銅薄膜の密着性の確保との両方を高いレベルで達成することができ、かつスパッタリングプロセスで用いられる金属ターゲット材のコスト削減やそれを用いたスパッタリングプロセスを中心として全体的な製造プロセスのコスト低減を達成することを可能とした、銅配線基板の製造方法を提供する。
【解決手段】 本発明の銅配線基板の製造方法は、ガラスまたは石英からなる基板１の表面２に、例えばＡｒガスのような不活性ガスのプラズマ４を照射することで、その表面２に改質を施して、その基板１の表面２自体における純Ｃｕに対する密着性を向上させ、その基板１の表面２の直上に、銅薄膜３をスパッタリングによって形成することを特徴としている。 （もっと読む）

【解決手段】
凹状のドレイン及びソース構造のトランジスタ（１５０）における非共形的金属シリサイド層（１５６）は、歪誘起メカニズム、ドレイン／ソース抵抗等に関して高い性能を提供することができる。このために場合によっては、シリサイド化プロセスに先立ちアモルファス化注入プロセスが実行されてよい一方で、他の場合には高融点金属（１５６）の異方的な堆積が用いられてよい。 （もっと読む）

【課題】基板に形成されたホールの内部にスパッタリングにより成膜した貴金属膜の厚みを、ホールの両サイドで対称なものとすることができ、したがって、貴金属膜に断線等の不具合が生じる虞がなく、信頼性をより向上させることができる貴金属膜の成膜装置及び貴金属膜の成膜方法を提供する。
【解決手段】本発明の貴金属膜の成膜装置は、基板２３に形成されたホールの内部に貴金属膜をスパッタリングにより成膜する装置であり、ターゲット２４と、このターゲット２４に対向配置されるステージ２２と、ターゲット２４にスパッタリング電力Ｐ_ｔ（Ｗ）を印加する電源２６とを備え、ターゲットの直径Ｔと、ターゲット２４とステージ２２上の基板２３との距離Ｌとの比Ｌ／Ｔを、０．５以上かつ１．５以下の範囲で変更可能とした。 （もっと読む）

複数のパルスで陽極とターゲット間に電力を印加することによってＴａＮ層（４）を被着し、ターゲットから基板（２）へ反応的にＴａをスパッタしてＴａNシード層（４）を形成する方法から成る。Ｔａ層（５）は複数のパルスにおける電力を印加すると共に、前記基板（２）を支持するペデスタルに高い周波数信号を印加することによって前記ＴａＮシード層（４）の上に被着され、前記基板（２）に隣接した自己バイアス場を生成する金属化構造体（１）を被着する方法。
（もっと読む）

【課題】被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止し、この結果、ピンチオフやボイドを発生させることなく凹部内を埋め込むことが可能な薄膜の形成方法を提供する。
【解決手段】高融点金属よりなる金属ターゲット９６をスパッタしつつ発生した金属粒子をプラズマでイオン化し、載置台６０上に載置された表面に凹部を有する被処理体２の表面に前記イオン化された金属粒子をバイアス電力により引き込んで高融点金属を含む薄膜を堆積する成膜工程を有する薄膜の形成方法において、被処理体を、堆積されつつある薄膜がフローを生ずるようなフロー温度に加熱した状態に維持するようにする。これにより、表面拡散を生ぜしめて被処理体の表面の凹部の開口部近傍にオーバハング部が形成されることを防止する。 （もっと読む）

【課題】層間絶縁膜の損傷を抑えながらタンタルを主成分とするバリア膜をスパッタによって成膜する半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜１１３上に、キセノンガスを用いたスパッタリングで、タンタルまたは窒化タンタルを主成分とするバリア膜１１６を形成するスパッタ成膜工程を備える。スパッタ成膜工程は、層間絶縁膜１１３の上に、基板にＲＦバイアスを印加して行うキセノンガスを用いるスパッタリングにより、窒化タンタルを主成分とするバリア膜１１６Ａを形成する工程と、ＲＦバイアスを印加せずに行うキセノンガスを用いるスパッタリングにより、バリア膜１１６Ａの上に、タンタルを主成分とするバリア膜１１６Ｂを形成する工程とを備えてもよい。バリア膜１１６はＲＦバイアスを連続的に変化させて、層間絶縁膜１１３側をＲＦバイアスを印加して、配線層１１７側をＲＦバイアスを印加せずに形成することもできる。 （もっと読む）

【課題】コンタクト抵抗をより一層低減することができる半導体装置及びその製造方法を提供する。
【解決手段】コンタクトホール２２の側面及び下面並びに層間絶縁膜２１上にバリアメタル膜２３を形成する。次に、バリアメタル膜２３を覆うニッケル膜２４をスパッタリング法により形成する。次に、ニッケル膜２４を覆うと共に、コンタクトホール２２を埋め込むタングステン膜２５を熱ＣＶＤ法により形成する。そして、ＣＭＰ法により層間絶縁膜２１上のバリアメタル膜２３、ニッケル膜２４及びタングステン膜２５を除去する。 （もっと読む）

【課題】集積回路のためのアルミニウム相互接続部メタライゼーションを、所望によりアルゴンが追加されてもよい純粋な酸素雰囲気中で制御可能に酸化させる。
【解決手段】ウエハ３２をアルミニウムスパッタリング中に生じる３００℃を超える温度からアルミめっきを施したウエハをプラスチックカセット３４に装填させることを可能にする１００℃未満まで冷却させるので有利に行われる。酸化は高真空搬送チャンバ６２と低真空搬送チャンバ４０の間の通過チャンバ５６、８０内で制御可能に行うことができる。酸素分圧は有利には０.０１〜１トール、好ましくは０.１〜０.５トールである。１トールを超える全圧にアルゴンを添加すると、ウエハが水冷却ペデスタル上に載置された場合にウエハ冷却が促進される。スパッタチャンバへの酸素逆流を防止するために冷却チャンバは冷却中に真空ポンプで排気されず最初にアルゴンが次に酸素が冷却チャンバにパルスされる。 （もっと読む）

【課題】 周辺表面を殆ど汚染又は乱さずに、スパッタリングされたキャリア／バリヤ層を堆積させて所望の形状に刻設する方法を提供する。
【解決手段】 堆積層のイオンの衝突により浸食・汚染されないように、刻設された層の適用された表面が保護される、イオン堆積スパッタリング法を用いて刻設された材料層を半導体の特徴表面に適用する方法であり、刻設された層の第１の部分を、その層の適用される表面が浸食又は汚染されない程度に基板バイアスを十分低くして適用するステップと、刻設された層の次の部分を、さらなる層材料を堆積させながら、第１の部分からの形状を刻設可能な程度に基板バイアスを十分高くして適用するステップとを含む。この方法は、半導体の特徴表面上にバリヤ層、ウェッティング層及び導電層等を刻設するのに特に適しており、導電層が銅である場合は特に有益である。 （もっと読む）

【課題】バリアメタルが薄い場合でもＡｌ配線のモフォロジ及びエレクトロマイグレーションを改善することができる半導体装置の製造方法を得る。
【解決手段】まず、半導体基板１１上にＳｉＯ_２層間膜１３（酸化膜）を形成する。次に、ＳｉＯ_２層間膜１３上にＴｉ膜１８を形成する。次に、Ｔｉ膜１８上にＴｉＮ膜３２を形成する。次に、ＴｉＮ膜３２上にＡｌ配線３３を形成する。ここで、Ｔｉ膜１８を形成する工程において、圧力が０．３Ｐａ以下の雰囲気中で物理気相成長法を用いる。これにより、Ｔｉ膜１８とＳｉＯ_２層間膜１３との間にＴｉＯ_２膜３１が形成される。 （もっと読む）

【課題】１個の処理容器内でスパッタによって厚さ方向に濃度勾配を有するように添加金属を含んだ合金層を被処理体上に容易に形成することができる技術を提供すること。
【解決手段】添加金属と主金属とを含む合金からなる金属ターゲットを備えた処理容器内にプラズマ発生用のガスを供給すると共にこのガスに電力を供給してプラズマ化し、そのプラズマによりスパッタされた金属ターゲット粒子により第１の合金膜を被処理体に成膜する第１の成膜工程と、処理容器内の圧力及び前記電力の少なくとも一つを異ならせてプラズマを発生させ、スパッタされた前記金属ターゲットの粒子により、添加金属の濃度が第１の合金膜の添加金属の濃度とは異なる第２の合金膜を第１の合金膜に積層する第２の成膜工程と、を含むようにスパッタ成膜を行い、主金属に対する添加金属の濃度が厚さ方向に異なる膜を成膜することができる。 （もっと読む）

【課題】段差被覆性に優れた銅シード層の製造方法を提供する。
【解決手段】同じスパッタチャンバ内で実行される堆積された銅のスパッタエッチング１６２が、銅のスパッタ堆積１６０の後に続いて実行される。これにより、特に銅の電気めっきの前に、狭いビア内に銅シード層を形成するのに有用な銅堆積プロセスとなる。該堆積は、高い銅イオン化割合及び銅イオンを該ビア内に引き付ける強力なウェーハバイアスを促進する条件下で実行される。該エッチングは、好ましくは、該チャンバの周りのＲＦコイルによって誘導励起されたアルゴンイオンによって、又は、高いターゲット電力及び極めて強いマグネトロンで形成することができる銅イオンによって、あるいは、ＲＦコイルの使用によって行うことができる。堆積／エッチングの２つ以上のサイクルを実行することができる。最後の瞬時堆積１６８は、高い銅イオン化及び低いウェーハバイアスで実行することができる。 （もっと読む）

【課題】ターゲットの中心部に再堆積された材料物質が、該ターゲットから剥がれて、集積回路に欠陥をもたらさない、再堆積物質を洗浄する装置を提供する。
【解決手段】スパッタリング用デュアルマグネトロンにおいて、該マグネトロンの位置は、スパッタ堆積とターゲット洗浄の間で、相補的半径方向に動かすことができる。該マグネトロンは、異なる特徴のサイズ、強度及び不平衡を有する。該ソースマグネトロンは、より小さく、より強く、かつアンバランスのソースマグネトロン６２であり、スパッタ堆積及びエッチングにおいて、ウェーハのエッジ近くに位置している。該補助マグネトロン６４は、より大きく、弱く、かつより平衡しており、該ターゲットの中心を洗浄し、スパッタ堆積において、スパッタイオンを該ソースマグネトロンからガイドするのに使用される。 （もっと読む）

【課題】本発明の目的は、配線溝や層間接続路表面に形成されたＴａＮからなるバリア層との密着性が良好なＣｕ配線と、このＣｕ配線を製造できる方法を提供する。本発明の他の目的は、半導体基板上の絶縁膜に形成された配線溝や層間接続路の幅が狭く、深い場合でも、バリア層との密着性が良好で、配線溝や層間接続路の隅々に亘って埋め込まれているＣｕ配線と、このＣｕ配線を製造できる方法を提供する。
【解決手段】半導体基板上の絶縁膜に形成された配線溝または層間接続路に埋め込まれたＣｕ配線を、（１）配線溝側または層間接続路側に形成されたＴａＮからなるバリア層と、（２）Ｐｔ、Ｉｎ、Ｔｉ、Ｎｂ、Ｂ、Ｆｅ、Ｖ、Ｚｒ、Ｈｆ、Ｇａ、Ｔｌ、Ｒｕ、ＲｅおよびＯｓよりなる群から選ばれる１種以上の元素を合計で０．０５〜３．０原子％含有するＣｕからなる配線本体部とで構成すればよい。 （もっと読む）

【課題】Ａｌ膜の埋め込み性を向上させた半導体装置の製造方法、及び半導体装置の製造装置を提供するものである。
【解決手段】制御部は、ビアホールＶＨを有したシリコン基板Ｓの表面に金属膜ＢＭ１（Ｔｉ膜）と金属窒化膜ＢＭ２（ＴｉＮ膜）を被覆させ、金属窒化膜ＢＭ２に被覆されたビアホールＶＨの内部にＣＶＤ法を用いてＡｌ−ＣＶＤ膜Ｐ１を形成させた。そして、制御部は、Ａｌ−ＣＶＤ膜Ｐ１を埋め込む前に、ビアホールＶＨの底部に位置する金属窒化膜ＢＭ２の一部をスパッタし、ビアホールＶＨの底部の側壁に再付着窒化膜ＢＭｒを形成させた。 （もっと読む）

【課題】低いコンタクト抵抗、高い移動度を達成し得る半導体装置を提供する。
【解決手段】ゲート電極１３、ゲート絶縁層１４、有機半導体材料層から構成されたチャネル形成領域１６、及び、金属から成るソース／ドレイン電極１５を有する電界効果型トランジスタから成る半導体装置において、チャネル形成領域１６を構成する有機半導体材料層と接するソース／ドレイン電極１５の部分は、電極被覆材料２１で被覆されており、電極被覆材料２１は、金属イオンと結合し得る官能基、及び、金属から成るソース／ドレイン電極１５と結合する官能基を有する有機分子から成る。 （もっと読む）