【課題】不純物ドープを用いることなく、低温プロセスでオーミック電極を形成することができる半導体装置の製造方法を提供する。
【解決手段】ｎ⁺型基板１の表面側に素子構造や表面電極を形成した後、ｎ⁺型基板１の裏面１ｂにアモルファス層１２を形成する。そして、アモルファス層１２が形成された裏面１ｂ上に金属薄膜１１０を形成した後、ｎ⁺型基板１の裏面１ｂ側に光子エネルギーとレーザ出力の積が１０００ｅＶ・ｍＪ／ｃｍ²以上かつ８０００ｅＶ・ｍＪ／ｃｍ²以下となるような条件でレーザ光を照射することでシリサイド層１１１を含むドレイン電極１１を形成する。これにより、ｎ⁺型基板１に高温処理を行うことなく、ｎ⁺型基板１にドレイン電極１１にシリサイド層１１１を生成できる。したがって、不純物ドープ層を用いることなく、かつ低温プロセスによってドレイン電極１１をオーミック電極にできる。 （もっと読む）

【課題】緻密で原料起因の不純物濃度が低く抵抗率の低い金属膜を形成する半導体装置の製造方法及び基板処理装置を提供することである。
【解決手段】基板が収容された処理室に、第１の原料を供給して前記基板の表面に前記第１の原料を吸着させる第１の工程と、前記第１の原料が前記基板の表面で飽和吸着する前に、前記処理室に前記第１の原料とは異なる反応ガスを供給して、前記基板に吸着した第１の原料と反応させる第２の工程と、前記処理室内の雰囲気を除去する第３の工程と、前記処理室に前記第１の原料を改質する改質ガスを供給して、前記基板に吸着した前記第１の原料を改質する第４の工程と、を行うことで前記基板の表面に１原子層未満の膜を形成する。 （もっと読む）

【課題】ゲート電極に形成された研磨後のキャップ絶縁膜の厚さを容易に推定できる半導体装置の製造方法を提供する。
【解決手段】半導体装置形成領域に第１の導電膜よりなるゲート電極１５、半導体装置非形成領域に絶縁膜形成部１６、及び絶縁膜よりなり、ゲート電極の上面及び絶縁膜形成部の上面を覆うキャップ絶縁膜１７を形成し、次いで、キャップ絶縁膜を覆う層間絶縁膜２８を形成し、次いで、キャップ絶縁膜上に形成された層間絶縁膜にゲート電極の延在方向と交差する方向に延在する溝４７を形成すると共に、溝の下方に位置する層間絶縁膜に不純物拡散層を露出するコンタクトホール２２，２３を形成し、次いで、溝及びコンタクトホールを埋め込む第２の導電膜５１を形成し、次いで、ＣＭＰ法により第２の導電膜を研磨することでコンタクトプラグを形成し、その後、絶縁膜形成部に形成されたキャップ絶縁膜の厚さを測定する。 （もっと読む）

【課題】導電膜を有する半導体装置は、導電膜の内部応力の影響を受ける。内部応力について検討する。
【解決手段】絶縁表面上に設けられたｎチャネル型ＴＦＴを有する半導体装置は、半導体膜が引っ張り応力を受けるように、導電膜、例えばゲート電極に不純物元素が導入され、絶縁表面上に設けられたｐチャネル型ＴＦＴを有する半導体装置は、半導体膜が圧縮応力を受けるように、導電膜、例えばゲート電極に不純物が導入されている。 （もっと読む）

【課題】経時安定性の高い導電性酸化亜鉛膜を得る。
【解決手段】Ｂ、Ａｌ、ＧａおよびＩｎからなる群から選ばれる１つ以上の元素をドーパントとして含む導電性酸化亜鉛膜において、膜中に水素を含むものとし、その水素の含有量を３×１０²¹ atoms/cm³以下とする。 （もっと読む）

【課題】オーミックコンタクト層の膜厚やドライエッチング時のエッチングレートに依存せず所望のエッチングが可能となる薄膜トランジスタの製造方法を提供する。
【解決手段】絶縁性基板上に、ゲート電極と、ゲート電極を覆うように形成されたゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、を備える薄膜トランジスタの製造方法であって、絶縁性基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、ソース・ドレイン電極と、がこの順に積層される積層ステップと、積層ステップによって積層されたソース・ドレイン電極とオーミックコンタクト層とがエッチングガスでエッチングされるエッチングステップと、オーミックコンタクト層がエッチングされてゲート絶縁膜が露出し始める点をエッチング終了ポイントとして検知するエッチング終了検知ステップと、を備える薄膜トランジスタの製造方法。 （もっと読む）

【課題】導電膜を有する半導体装置は、導電膜の内部応力の影響を受ける。内部応力について検討する。
【解決手段】単結晶シリコン基板に形成されたｎチャネル型ＭＯＳＦＥＴを有する半導体装置において、チャネル形成領域が引っ張り応力を受けるように、導電膜には不純物が導入され、単結晶シリコン基板に形成されたｐチャネル型ＭＯＳＦＥＴを有する半導体装置において、チャネル形成領域が圧縮応力を受けるように、導電膜には不純物が導入されている。 （もっと読む）

【課題】半導体製造装置に備わる真空室と装置外部との間のリークを早期に検知することにより、半導体装置の製造歩留まりを向上させることのできる技術を提供する。
【解決手段】真空室において、高真空領域の圧力判定値と低真空領域の圧力判定値との間の圧力領域に任意の圧力値（例えば１Ｐａ）を設定し、ウエハ搬送室の圧力が低真空側から高真空側へ通過する任意の圧力値を第１トリガポイントＰ１と設定し、次にウエハ搬送室の圧力が低真空側から高真空側へ通過する任意の圧力値を第２トリガポイントＰ２と設定する。第１トリガポイントＰ１と第２トリガポイントＰ２との間で、低真空側の最大圧力が低真空領域の圧力判定値に到達しているか否かの判定と高真空側の最小圧力が高真空領域の圧力判定値に到達しているか否かの判定を行う。 （もっと読む）

【課題】電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）を提供する。
【解決手段】ＴＦＴ１０１は、基板１上にゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものであり、ソース電極６及びドレイン電極７は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、半導体膜４の表面のソース電極６及びドレイン電極７の間の領域８に、電気的に不活性な少なくとも１種のアルミニウム化合物９が形成されたものである。 （もっと読む）

【課題】本発明は、特性の安定したトランジスタを得ることが可能で、かつ複数の縦型トランジスタ間の特性のばらつきを抑制可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体基板１１の表面１１ａが部分的にエッチングされて形成され、縦壁面となる第１及び第２の側面２６ａ，２６ｂを含む内面によって区画された第２の溝２６と、第２の溝２６の第１及び第２の側面２６ａ，２６ｂを覆うゲート絶縁膜３２と、ゲート絶縁膜３２上に形成され、上端面３７ａ，３８ａが半導体基板１１の表面１１ａより低い位置にある第１の導電膜３４、及び第１の導電膜３４に形成され、上端面３５ａが第１の導電膜３４の上端面３４ａより低い位置にある第２の導電膜３５よりなるゲート電極３３と、第２の溝２６内に、半導体基板１１の表面１１ａより低い位置に配置され、第２の導電膜３５の上端面３５ａを覆う第１の絶縁膜１７と、を有する。 （もっと読む）

【課題】微細化が進んだ場合であっても、適切なしきい値電圧を有するｐチャネルＭＯＳＦＥＴを含む半導体装置を製造する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１０１上に、ＳｉＯ₂またはＳｉＯＮを含む第１ゲート絶縁層１０４を形成する第１ゲート絶縁層形成ステップと、第１ゲート絶縁層１０４上に、金属酸化物を含む第２ゲート絶縁層１０５を形成する第２ゲート絶縁層形成ステップと、第２ゲート絶縁層１０５上に、金属を含む第１電極１０６ａを形成する第１電極形成ステップと、形成された積層構造に、複数回のミリセカンドアニール処理を行うことで、第２ゲート絶縁層１０５および第１電極１０６ａの少なくとも一方に含まれる４族、５族または１３族の元素を、第１ゲート絶縁層１０４と第２ゲート絶縁層１０５との界面に拡散させるアニールステップとを含む。 （もっと読む）

【課題】高速動作性・高電流駆動力を有するヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタは、コレクタとして機能するＳｉ単結晶層３と、Ｓｉ単結晶層３の上に形成された単結晶のＳｉ／ＳｉＧｅＣ層３０ａ及び多結晶のＳｉ／ＳｉＧｅＣ層３０ｂと、エミッタ開口部を有する酸化膜３１と、エミッタ電極５０と、エミッタ層３５とを備えている。単結晶のＳｉ／ＳｉＧｅＣ層３０ａに真性ベース層５２が形成され、単結晶のＳｉ／ＳｉＧｅＣ層３０ａの一部と多結晶のＳｉ／ＳｉＧｅＣ層３０ｂとＣｏシリサイド層３７ｂとにより、外部ベース層５１が構成されている。エミッタ電極の厚みは、エミッタ電極５０に注入されたボロンがエミッタ電極５０内を拡散して、エミッタ−ベース接合部まで達しないように設定されている。 （もっと読む）

【課題】ゲート幅が互いに異なる第１，第２のＭＩＳトランジスタを備えた半導体装置において、第１，第２のＭＩＳトランジスタの閾値電圧を、所望の閾値電圧に制御する。
【解決手段】半導体装置は、第１，第２のＭＩＳトランジスタを備えた半導体装置である。第１のＭＩＳトランジスタは、第１の高誘電率絶縁膜１５ａを有する第１のゲート絶縁膜１５Ａと、第１のゲート電極２０Ａとを備えている。第２のＭＩＳトランジスタは、第２の高誘電率絶縁膜１５ｂを有する第２のゲート絶縁膜１５Ｂと、第２のゲート電極２０Ｂとを備えている。第１，第２のゲート絶縁膜は、調整用金属を含む。第１のＭＩＳトランジスタの第１のゲート幅Ｗ１は、第２のＭＩＳトランジスタの第２のゲート幅Ｗ２よりも小さい。第１のゲート絶縁膜中における調整用金属の平均調整用金属濃度は、第２のゲート絶縁膜中における調整用金属の平均調整用金属濃度に比べて低い。 （もっと読む）

【課題】リフトオフ法を用いずに、簡易な手法で化合物半導体装置のゲート電極、ソース電極、及びドレイン電極を各種パターンに欠陥を生ぜしめることなく形成する。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを製造する際に、化合物半導体層上に保護絶縁膜８を形成し、保護絶縁膜８に開口を形成し、開口を埋め込む導電材料を保護絶縁膜８上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてゲート電極１５（又はソース電極４５及びドレイン４６）を形成し、その後、保護絶縁膜８上に保護絶縁膜１６を形成し、保護絶縁膜８，１６に開口を形成し、開口を埋め込む導電材料を保護絶縁膜１６上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてソース電極２２及びドレイン２３（又はゲート電極５３）を形成する。 （もっと読む）

【課題】配線やコンタクトホールの寸法の微細化に際しても、コンタクト抵抗の低減を図ることが可能であり、且つ、暗電流の発生が少ない固体撮像素子およびその製造方法を提供する。
【解決手段】固体撮像素子１では、配線２４と転送電極膜１０２とが、２層のコンタクトホールにより接続されている。下側のコンタクトホールＡは、その底部にチタンシリサイド膜１０５が形成されている。そして、上側のコンタクトホールＢは、チタンシリサイドを構成中に含まず、下側のコンタクトホールとの間が中間配線層としてのタングステン膜１０７により接続されている。ここで、上下の両コンタクトホールＡ，Ｂには、純粋なチタンは残っていない。また、撮像画素領域におけるフォトダイオード１２１の上方の層内レンズ膜１２７は、下方のコンタクトホールＡに対して積層上方に選択的に形成されている。 （もっと読む）

【課題】低抵抗且つチャネルの劣化を抑制可能なトレンチゲートを有する半導体装置を提供する。
【解決手段】ｎ型のドレイン層１１と、ドレイン層１１の主面に配設され、ドレイン層１１よりも不純物濃度が低いｎ型のドリフト層１２と、ドリフト層１２上に配設されたｐ型のベース層１３と、ベース層１３の表面領域に配設され、ドリフト層１２よりも不純物濃度が高いｎ型のソース層１４と、ソース層１４及びベース層１３を貫通し、ドリフト層１２に達する深さを有して配設されたストライプ状のゲートトレンチ１６と、ゲートトレンチ１６を形成する側面及び底面に沿って配設されたトレンチ形状のゲート絶縁膜１７と、ゲート絶縁膜１７の開口幅の狭い対向する側面に設けられた触媒層１８と、トレンチ形状のゲート絶縁膜１７内に、触媒層１８に接続されたカーボンナノチューブ１９が配設されたゲート電極２１とを備える。 （もっと読む）

【課題】特定の金属先駆物質を用いたＡＬＤ法により、基板表面に、均一で共形的な厚さと平滑な表面とを有する金属含有皮膜を形成する方法を提供する。
【解決手段】加熱基板を、一種以上の揮発性金属（Ｉ）、（ＩＩ）あるいは（ＩＩＩ）アミジナート化合物又はそのオリゴマーの蒸気に、次いで、還元性ガス、窒素含有ガス又は酸素含有ガスあるいはそれらの蒸気に交互に暴露して、当該基板表面に金属皮膜、金属窒化物皮膜又は金属酸化物皮膜を形成させることを含んでなる、金属を含む薄膜の形成方法。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上にマスクを形成し、マスクにスリミング処理を行い、マスクを用いて絶縁膜にエッチング処理を行い、絶縁膜を覆うように導電膜を形成し、導電膜および絶縁膜に研磨処理を行うことにより、導電膜および絶縁膜の厚さを等しくし、導電膜をエッチングして、導電膜より厚さの小さいソース電極およびドレイン電極を形成し、絶縁膜、ソース電極、およびドレイン電極と接する酸化物半導体膜を形成し、酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上の絶縁膜と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】本発明は、不純物拡散層と半導体基板との間に形成される空乏層中におけるＧＩＤＬを抑制することのできる半導体装置を提供することを課題とする。
【解決手段】半導体基板１１の表面１１ａが部分的にエッチングされて形成された第２の溝３２と、少なくとも第２の溝３２の側面３２ａを覆うゲート絶縁膜３８と、ゲート絶縁膜３８を介して、第２の溝３２の側面３２ａに形成され、その上端面４５ａが半導体基板１１の表面１１ａより低い位置にあってゲート電極３９となる第１の導電膜４５と、第１の導電膜４５に形成され、その上端面４６ａが第１の導電膜４５の上端面４５ｂよりも高く、かつ半導体基板１１の表面１１ａより低い位置にあってゲート電極３９となる第２の導電膜４６と、第１の導電膜４５の上端面４５ｂ、及び第１の導電膜４５の上端面４５ｂから突出した第２の導電膜４６を覆うように、第２の溝３２内に設けられた第２の絶縁膜と、を有する。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面に第１の絶縁膜を形成し、第１の絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて第１の絶縁膜にエッチング処理を行うことにより、第２の絶縁膜を形成し、第２の絶縁膜を覆うように第１の導電膜を形成し、第１の導電膜および第２の絶縁膜に研磨処理を行うことにより、等しい厚さの第３の絶縁膜、ソース電極およびドレイン電極を形成し、第３の絶縁膜、ソース電極およびドレイン電極上に酸化物半導体膜を形成し、酸化物半導体膜上にゲート絶縁膜を形成し、ゲート絶縁膜上の第３の絶縁膜と重畳する領域にゲート電極を形成する半導体装置の作製方法である。 （もっと読む）