【解決課題】 集積回路用のサブミクロン相互接続構造を製作する方法を提供する。
【解決手段】 添加剤を含み、平坦で光沢があり延性があり低応力のＣｕ金属を付着させるのに通常用いられる浴からＣｕを電気めっきすることによって、ボイドのないシームレスな導体が得られる。ボイドまたはシームを残すことなくフィーチャを超充填できるこの方法の能力は独特であり、他の付着方法より優れている。この方法で電気めっきされたＣｕを利用する構造のエレクトロマイグレーションの抵抗は、ＡｌＣｕ構造または電気めっき以外の方法で付着されたＣｕを用いて製作された構造のエレクトロマイグレーションの抵抗より優れている。 （もっと読む）

【課題】ゲート容量の増大を抑制しつつ、耐湿性を大幅に向上させることを可能にした電界効果型トランジスタおよびその製造方法を得る。
【解決手段】半導体層１上にＴ型ゲート電極２が形成された電界効果型トランジスタであって、Ｔ型ゲート電極２が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、Ｔ型ゲート電極２上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む第１の高耐湿性保護膜５を備え、Ｔ型ゲート電極２の傘下を含むＴ型ゲート電極２の近傍において、半導体層１と第１の高耐湿性保護膜５との間に空隙６が形成されており、空隙６が外界に接している端面６ａを第２の高耐湿性保護膜７により塞いだ構成となっている。 （もっと読む）

本発明は、複数の個別のサイクルを含む原子層堆積プロセスによって、反応チャンバ中で基板上に薄膜を形成する方法に関する。複数の個別のサイクルは、個別のサイクルの少なくとも２つのグルーピングを含む。個別のサイクルは、（ｉ）ガス状金属含有前駆体を該反応チャンバ中に導入し、該基板を該ガス状金属含有前駆体に曝露させること（ここで、該金属含有前駆体の少なくとも一部は該基板の表面上に化学吸着されて、その上に単分子層を形成する。）、（ｉｉ）該金属含有前駆体の導入を停止させ、該反応チャンバの容積をパージすること、（ｉｉｉ）ガス状酸素源化合物を該反応チャンバ中に導入し、該単分子層を該ガス状酸素源化合物に曝露させること（ここで、該酸素源化合物の少なくとも一部は該単分子層と化学的に反応する。）、及び（ｉｖ）該酸素源化合物の導入を停止させ、該反応チャンバの容積をパージすることを含む。該方法は、所望の厚さの薄膜が得られるまで、該個別のサイクルを繰り返すことを含む。該方法はまた、個別のサイクルの少なくとも２つのグルーピングを異なる処理条件で行うことを含む。 （もっと読む）

【課題】 従来のＰＶＤ法と比較して低コストで、成膜時間が短く、熱電素子とバリア膜の間の密着力が高い熱電素子の成膜方法を提供すること。
【解決手段】 エッチングガスにより熱電素子１をエッチング処理するエッチング工程Ｓ１と、熱電素子１にＰＶＤ法によりＰＶＤ膜２を成膜するＰＶＤ成膜工程Ｓ２と、ＰＶＤ膜２を形成した熱電素子１にメッキ法によりバリア膜３を成膜するメッキ成膜工程Ｓ３と、を備える。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供する。
【解決手段】ウエハＷ上の絶縁膜にビアホールとトレンチを形成し、この上にバリア層としてＣＶＤ−Ｒｕ膜を成膜する。チャンバー１内にウエハＷを収容し、チャンバー１内に１価Ｃｕβジケトン錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳと、これを還元するアンモニア、還元性Ｓｉ化合物、カルボン酸などの還元剤とを気相状態で導入して、ウエハＷ上にＣＶＤ法によりＣｕ膜を成膜する。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー内にウエハを搬入し、安定化させた後、ウエハを加熱しつつチャンバー内にＣｕ錯体からなる成膜原料を気相状態で導入してウエハ上にＣＶＤ法によりＣｕ膜を成膜し、成膜後、チャンバー内をパージして残留ガスを除去し、その後、チャンバーから基板を搬出するＣｕ膜の成膜方法を実施するにあたり、パージの際に、ウエハへの入熱をＣｕ膜成膜の際よりも低下させる。 （もっと読む）

【課題】平滑で高品質のＣＶＤ−Ｃｕ膜を下地に対して高い密着性をもって成膜することができるＣｕ膜の成膜方法を提供すること。
【解決手段】チャンバー１内にＣＶＤ−Ｒｕ膜を有するウエハＷを収容し、チャンバー１内に、成膜中に発生する副生成物であるＣｕ（ｈｆａｃ）_２の蒸気圧がその蒸気圧よりも低いＣｕ錯体であるＣｕ（ｈｆａｃ）ＴＭＶＳからなる成膜原料を気相状態で導入して、ウエハＷに形成されたＣＶＤ−Ｒｕ膜上にＣＶＤ−Ｃｕ膜を成膜するにあたり、チャンバー１内の圧力をＣＶＤ−Ｒｕ膜表面に吸着したＣｕ（ｈｆａｃ）_２の脱離および拡散が進行する圧力に制御する。 （もっと読む）

【課題】ソース・ドレイン電極及び／又はゲート電極の低抵抗化を図り、微細化・高集積化を損なうことなく、低消費電力で高速操作可能な半導体素子を提供する。
【解決手段】素子分離領域１０２によりシリコン基板１０１Ａ表層に画成された素子領域に、チャネル領域を隔てて形成された一対のソース・ドレイン領域１０６と、ソース・ドレイン領域のそれぞれに導通するソース・ドレイン電極と、チャネル領域上にゲート絶縁膜１０３を介して形成されたゲート電極と、を備えた半導体素子において、ソース・ドレイン電極及び／又はゲート電極を、ソース・ドレイン領域表面又はゲートを構成するポリシリコン層表面に形成した第１金属膜がシリサイド化されてなるシリサイド層１０７ｂと、このシリサイド層上に無電解メッキ法により形成された第２金属膜１０８と、で構成する。 （もっと読む）

【課題】線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有する。 （もっと読む）

シリコン基板内のビア内に高純度の銅を電着し、スルーシリコンビア（ＴＳＶ）を形成するプロセスである。本プロセスは、電解銅めっきシステム内の電解槽内にシリコン基板を浸漬するステップと、高純度の銅を電着してＴＳＶを形成するのに十分な時間の間、電圧を印加するステップとを含み、電解槽が酸、銅イオンの発生源、第一鉄イオン及び／又は第二鉄イオンの発生源、及び析出した銅の物理−機械的特性を制御するための少なくとも１つの添加剤とを含み、銅金属の発生源からの銅イオンを溶解することによって電着されることになる付加的な銅イオンを提供するために、前記槽内でＦｅ^２＋／Ｆｅ^３＋レドックス系が、確立される。 （もっと読む）

【課題】純水等の前処理液を微生物の発生防止のために頻繁に交換することなく、前処理液中の微生物発生を抑制して、めっき欠けやめっき未着等のない良好なめっきを行うことができるようにする。
【解決手段】被めっき物の表面に前処理液による前処理を行った後、めっきを行うめっき装置であって、前処理液中の溶存気体を脱気する脱気装置２８ａと、前処理液中の微生物の発生を抑える微生物処理装置３０ａとを有する。 （もっと読む）

【課題】オン抵抗の増大を抑制しつつ、ゲート抵抗を低減して高速スイッチング化が図れる半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体層１０におけるソース領域１４が設けられた表面上に設けられソース領域１４と接続された第１の主電極４０と、ベース領域１３に対して絶縁膜１７を介して対向し第１の方向Ｘに延在するゲート電極１６と、ゲート電極１６と接続され半導体層１０の表面上で第１の方向Ｘに交差して設けられた第１のゲート配線３１と、第１のゲート配線３１上に設けられ第１のゲート配線３１と接続されたゲートコンタクト部３２と、第１のゲート配線３１上に設けられ、ゲートコンタクト部３２を介して第１のゲート配線３１と接続され、第１のゲート配線３１よりも幅が広く且つ低抵抗な材料からなる第２のゲート配線３２とを備えている。 （もっと読む）

【課題】半導体基板の一方の面側にめっき処理をおこなう際に、めっき液の汚染を防ぎ、他方の面側に不均一なめっき層が析出するのを防ぎながら、一方の面側に低いコストで安定しためっき層を形成する。
【解決手段】半導体基板に上の一方の面に電極を形成し、他方の面に電極を形成し、他方の面の電極上に硬化型樹脂を塗布し、硬化型樹脂上にフィルムを貼り付けて硬化型樹脂を硬化させる。そのあと一方の面の電極上にめっき処理行い、めっき処理後、フィルムを硬化型樹脂とともに剥離する。 （もっと読む）

透過性の導電性酸化物材料などの高品質で高接着性の金属および酸素材料の層が溶液堆積処理で基板上に電着される。基板は、金属および酸素材料の基板への接着を促進する多座活性化剤と接触されることによって、金属および酸素材料をその上に電着する前に活性化される。活性化処理剤の使用により、真空蒸着処理によって基板上に金属および酸素材料の「シード」層をあらかじめ堆積する必要がなくなる。処理パラメータは、高効率の光起電装置の背面反射体構造での使用に好適な材料の高品質層の堆積をもたらすように制御される。特定の実例では、活性化方法は連続的なロールツーロール処理で実現され得る。さらに、本処理によって作製された半導体装置および半導体装置の構成要素、ならびに当該処理を実行するための装置が開示される。
（もっと読む）

【課題】光電変換効率、発光効率などの光−電気変換特性に優れかつ、光−電気変換特性の安定性に優れる有機エレクトロニクス素子およびその製造方法を提供することにあり、特にフレキシブル基板に好適に用いることができ、光電変換効率、発光効率などの光−電気変換特性に優れかつ、光−電気変換特性の安定性に優れる有機エレクトロニクス素子およびその製造方法を提供する。
【解決手段】透明支持体11上に第一の電極12を有し、該第一の電極上に有機層を有し、該有機層上に第二の電極14を有する有機エレクトロニクス素子10であって、該第一の電極は透明導電層と、ネット状であり、その開口部が不規則なパターンを有する形状である補助電極とを有することを特徴とする有機エレクトロニクス素子。 （もっと読む）

【課題】例えばＵＬＳＩ（超大規模集積回路）等に代表されるＳｉ半導体デバイス等の半導体装置において、高性能（低電気抵抗率）かつ高信頼性（高ＥＭ耐性）を示すＣｕ系配線を提供する。
【解決手段】半導体基板上の絶縁膜に設けられた凹部にＣｕ−Ｔｉ合金が直接埋め込まれてなる半導体装置のＣｕ系配線の製造方法であって、前記Ｃｕ−Ｔｉ合金が、Ｔｉを０．５原子％以上３．０原子％以下含むものであり、かつ、前記Ｃｕ−Ｔｉ合金をスパッタリング法で形成し、該Ｃｕ−Ｔｉ合金を前記凹部に埋め込む時または埋め込み後に、該Ｃｕ−Ｔｉ合金を下記加熱条件で加熱する工程を含むことを特徴とする半導体装置のＣｕ系配線の製造方法。
（加熱条件）
加熱温度：３５０〜６００℃
加熱時間：１０〜１２０ｍｉｎ.
室温から上記加熱温度までの昇温速度：１０℃／ｍｉｎ.以上
加熱雰囲気における酸素分圧：１×１０^−７〜１×１０^−４ａｔｍ （もっと読む）

溶液処理法を用いてソース及びドレイン電極を基板上に被着させるステップと、溶液処理法を用いて仕事関数改変層をソース及びドレイン電極上に形成するステップと、溶液処理法を用いて有機半導体材料をソース及びドレイン電極の間のチャネル領域に被着させるステップとを含む、有機薄膜トランジスタの製造方法。 （もっと読む）

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

【課題】シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有する基板１００の少なくとも凹部１ａの内面１ｂ上に、シード膜５を形成する工程と、シード膜５上に、シード膜５の構成材料より酸化されやすい材料からなる保護膜６を形成する工程と、保護膜６に熱処理を施す工程と、熱処理が施された保護膜６の少なくとも一部を除去し、シード膜５の少なくとも一部を露出させる工程と、少なくとも一部が露出したシード膜５に電流を供給して、シード膜５上に凹部１ａに埋め込まれるように電解めっきによりめっき膜７を形成する工程と、凹部１ａに埋め込まれた部分以外のめっき膜７を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。 （もっと読む）

【課題】 貫通電極内部に導電層を形成する方法及び半導体装置において、貫通孔内の均一なメッキ付き周り性を向上させ、タクトタイムの短い導電層形成方法及び半導体装置を提供する。
【解決手段】 前記貫通孔の内部に第一のメッキ層を形成する第一のメッキ工程と、
前記第一のメッキ工程の後、前記貫通孔の開口部に前記第一のメッキ層とは異なる材料から成るメッキ抑制層を形成するメッキ抑制層形成工程と
前記メッキ抑制層形成工程の後、前記貫通孔の内部にメッキにより第二のメッキ層を形成する第二のメッキ工程を有する。 （もっと読む）