【課題】アニール処理を伴うウエハへの成膜処理において、ウエハ内のアニール温度を均一に保つことのできる技術を提供する。
【解決手段】ホルダフレームＵＨＦ、ウエハ押さえ軸ＵＨＰおよびウエハ押さえ爪ＵＨＮから形成された上部ウエハホルダＵＷＨと、下部ウエハホルダＢＷＨとを備えた熱処理装置内において、ウエハ状のｎ^＋＋型高濃度基板１と接触するウエハ押さえ爪ＵＨＮおよび下部ウエハホルダＢＷＨは、熱伝導率が低い石英ガラスから形成されたものを用いる。 （もっと読む）

【課題】β−ＦｅＳｉ_２結晶を主相として含有し、デバイス材料への幅広い応用が可能となる新規な薄膜を提供する。
【解決手段】β型鉄シリサイド結晶を主相として含有し、更にＣｕを含有する薄膜。 （もっと読む）

【課題】ＣＶＤ法でＴａＳｉＮ系又はＴｉＳｉＮ系膜によるゲート電極を形成することで、成膜時の組成を制御することトランジスタの閾値電圧を制御する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】Ｓｉ原料として水素化シリコン、Ｔａ原料としてＴａのアミド化合物、イミド化合物又はハロゲン化物から選択される１つと又はＴｉ原料として四塩化チタンを、Ｎ原料としてはＮＨ_３とをそれぞれ供給して、Ｓｉ堆積膜層が０．２〜２．０ｎｍ、ＴａＮ又はＴｉＮ堆積膜層が０．５〜３．０ｎｍを交互に積層させ、ＴａＳｉ_ｘＮ_ｙ又はＴｉＳｉ_ｘＮ_ｙ膜層（ここで、ｘが０．１〜３．０、ｙが０．５〜５．０の範囲にする。）を１〜２０ｎｍの層厚にする半導体装置の製造方法とする。 （もっと読む）

【課題】適切な仕事関数を有しかつ低抵抗なメタルゲート電極を備えたＣＭＯＳトランジスタを形成する。
【解決手段】ｎＭＯＳＦＥＴ１０のメタルゲート電極１２を、ＨｆＮ層１２ａおよび金属層１２ｂ，１２ｃの３層構造とし、ｐＭＯＳＦＥＴ２０のメタルゲート電極２２を、ＨｆＮ層２２ａ、Ｎドープ金属層２２ｂおよび金属層２２ｃの３層構造とする。各メタルゲート電極１２，２２の最下層のＨｆＮ層１２ａ，２２ａのＮ濃度、および中層の金属層１２ｂとＮドープ金属層２２ｂのＮ濃度の関係を調整して、仕事関数を適切に制御すると共に、各メタルゲート電極１２，２２の最上層に低抵抗の金属層１２ｃ，２２ｃを設け、その低抵抗化を図る。これにより、仕事関数制御のために最下層および中層にＮが導入されている場合でも、最上層の低抵抗層によって低抵抗コンタクトが確保されるようになる。 （もっと読む）

【課題】特に半導体ウエハの厚さが薄い場合、例えば１５０μｍ以下の場合においても、製造工程中における半導体ウエハの反りを低減して、製造工程中における半導体ウエハの割れを低減可能にする。
【解決手段】半導体素子の製造方法において、半導体基板１の一面側に第１の電極層３，４を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成し、アニールを行った後、第１の電極層の表面上に第２の電極層５を形成する。 （もっと読む）

【課題】ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させるとともに、製造工程数を低減する。
【解決手段】ＣＭＩＳＦＥＴを有する半導体装置を製造方法する際に、まず、シリコン膜と第１金属からなる第１金属膜を熱処理により反応させることで、金属シリサイドからなるｐチャネル型ＭＩＳＦＥＴのゲート電極３１ｂとｎチャネル型ＭＩＳＦＥＴのダミーゲート電極３２を形成する。それから、ゲート電極３１ｂを覆いかつダミーゲート電極３２を露出する絶縁膜３３を形成してから、第１金属の仕事関数よりも低い仕事関数を有する第２金属からなる金属膜３５を形成する。金属膜３５はダミーゲート電極３２に接するが、ゲート電極３１ｂとは、間に絶縁膜３３が介在して接しない。その後、熱処理によりダミーゲート電極３２と金属膜３５とを反応させてｎチャネル型ＭＩＳＦＥＴのゲート電極を形成する。 （もっと読む）

【課題】本発明の課題は、ゲート長が小さくても有利かつ長時間安定性の特性を有する、III‐V族化合物半導体基板をベースとする半導体素子の製造方法および半導体素子を提供することである。
【解決手段】前記課題は、半導体層上のゲート電極の第１の層をアルミニウムから形成し、第１の層上に、第２の金属から成る第２の層を堆積し、該第２の金属は、後続の該熱処理で該第１の層のアルミニウムの粒度の成長を制限するものであり、該第２の金属と異なる別の金属を、少なくとも１つの別の層で該第２の層に沈着する
ことを特徴とする方法によって解決される。 （もっと読む）

【課題】逆方向阻止時の漏れ電流が少なくかつ絶縁破壊電圧が高く、順方向導通時のオン抵抗が小さくかつ出力電流が大きく、遮断時の逆回復時間が短く、さらにはせん頭サージ電流値が高い半導体素子を、提供する。
【解決手段】ｎ型層１をIII族窒化物を用いて構成するとともにｐ型層２を該III族窒化物よりも狭い禁制帯幅を持つIV族半導体材料にて構成し、ｎ型層１の価電子帯上端のエネルギー準位がｐ型層２の価電子帯上端のエネルギー準位よりも小さくなるようにすることで、上記の要件をみたすＰ−Ｎ接合型の半導体素子１０が得られる。さらには、ｎ型層１とショットキー接続されるアノード電極をさらに設けることによって、Ｐ−Ｎ接合とショットキー接合とが複合してなる構造とすることで、ショットキー接合に由来する、電流立ち上がり時の電圧を小さくできるという効果も併せて得ることができる。 （もっと読む）

【要 約】
【課題】ＩＴＯ膜との接触抵抗が低い金属膜を形成する。
【解決手段】アルミニウムを主成分とする金属膜２５中にインジウム又は錫のいずれか一方又は両方を添加物として含有させ、アニールし、金属膜２５内部の表面及び裏面付近に添加物の高濃度層２５Ｉを形成する。金属膜２５表面に形成されたＩＴＯ膜から酸素が遊離しても、導電性を有するインジウム酸化物や錫酸化物が形成され、絶縁性のアルミニウム酸化物は形成されにくいので、接触抵抗が増大しない。 （もっと読む）

【課題】オーミックコンタクト抵抗が低減できるようなオーミックコンタクト形成のためのアニール処理を施した、炭化ケイ素(000-1)面上に絶縁膜を有する半導体装置の製造方法および半導体装置を提供すること。
【解決手段】炭化ケイ素半導体の(000-1)面8上に、少なくとも酸素と水分を含むガス中で熱酸化し前記炭化ケイ素半導体の(000-1)面8上に接するように絶縁膜18を形成する工程と、絶縁膜18の一部を除去し開口部を形成する工程と、開口部の少なくとも一部にコンタクトメタル20を堆積する工程と、熱処理によりコンタクトメタル20と炭化ケイ素の反応層21を形成する工程とを有する炭化ケイ素半導体装置の製造方法において、前記熱処理を不活性ガスと水素の混合ガス中にて実施することを特徴とする炭化ケイ素半導体装置の製造方法である。 （もっと読む）

【課題】合金化されたバックゲート構造を持つ電界効果型トランジスタを実現する。
【解決手段】ＢＯＸ層４、半導体層５、ＢＯＸ層６および半導体層７を半導体基板１上に順次積層し、ソース／ドレイン層１０ａ、１０ｂおよびゲート電極８上に合金層１１ａ、１１ｂ、１１ｃをそれぞれ形成した後、開口部１３にて露出された半導体層５の側壁が覆われるようにサイドウォール１４を形成し、金属層１５が形成された半導体層５の熱処理を行うことにより、金属層１５と半導体層５の合金反応を半導体層５の膜厚方向に進めるとともに、金属層１５と半導体層５の合金反応を半導体層５の横方向に進め、ゲート電極８下に配置された合金層１６を半導体層５に形成する。 （もっと読む）

【課題】ｎ因子を増加させることなくショットキー障壁の高さを電力損失が小さくなる所望の値に制御可能なショットキー接合型半導体装置の製造方法を提供する。
【解決手段】本発明のショットキー接合型半導体装置は、ｎ型の４Ｈ−ＳｉＣ単結晶基板上に形成されたｎ型の４Ｈ−ＳｉＣエピタキシャル層の表面にモリブデンからなるショットキー電極が形成されてなるショットキー接合型半導体装置であって、該４Ｈ−ＳｉＣ単結晶基板の裏面に、オーミック電極として機能するように熱処理が施されたオーミック電極を有し、６００〜９００℃での熱処理により該４Ｈ−ＳｉＣエピタキシャル層と該ショットキー電極との界面で合金化反応を起こすことで形成された合金層を該界面に有し、かつ、ｎ因子が１．０５以下であり、かつショットキー障壁高さが１．２〜１．２７ｅＶの範囲にあることを特徴とする。 （もっと読む）

【課題】光電変換素子の電気的特性向上の筋道を示すことを課題とする。
【解決手段】裏面電極の周辺に反転防止膜を有することを特徴とする光電変換素子。反転防止膜とは、第１導電型半導体基体（例えばｐ型結晶質シリコン基板）を使用する太陽電池の裏面に不活性化膜を堆積したとき、不活性化膜直下の半導体において第１導電型から第２導電型への反転（例えばｎ反転）が行われた場合、第２導電型への反転が裏面電極近傍に存在する高電荷層（例えばｐ⁺層）に及ぶのを防止するために形成する膜を意味する。裏面電極直下の高電荷層は低品質なためにバンドギャップ内に多くの不整準位を持っており、多数キャリアの一部はこのような不整準位に蓄えられている。本発明の構造は、不活性化膜直下の反転層に存在する界面電荷と裏面電極近傍の高電荷層不整準位内の多数キャリアとの再結合により生じる電気的特性の悪化を抑制する。 （もっと読む）

【課題】金属酸化物膜或いは金属珪酸化物膜をゲート絶縁膜に用いた半導体装置の性能を向上させる。
【解決手段】金属酸化物膜３をゲート絶縁膜の少なくとも一部に用いた半導体装置であって、半導体基板１と金属酸化物膜との間に、金属、シリコン及び酸素を含む絶縁膜６が形成され、金属、シリコン及び酸素を含む絶縁膜にフッ素又は窒素の少なくとも一方が含まれている。 （もっと読む）

【課題】イオン注入を行うことに起因する電気的特性の低下およびしきい値電圧の変動を抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置は、シリコン基板１にチャネル領域３を挟むように形成された一対のソース／ドレイン領域４と、チャネル領域３上にゲート絶縁膜５を介して形成されたゲート電極６とを備えている。そして、ゲート電極６は、金属含有層７と、金属含有層７上に形成された金属含有層９と、金属含有層７と金属含有層９との間に形成されたポリシリコン層８とを含む。 （もっと読む）

【課題】ミリメートル波動作のために設計された広バンドギャップのトランジスタの提供。
【解決手段】第III族窒化物チャネル層と；第III族窒化物チャネル層の上のスペーサ層と；第III族窒化物チャネル層の上にあり、かつ３０ＧＨｚを超える周波数において印加される電圧に応じてチャネル層の伝導率を変調するのに十分なゲート長を有するゲート接点と；ゲート接点と電気的に接続され、スペーサ層を横断してドレイン接点に向かう方向に少なくとも約０．１μｍ延びる下部フィールドプレートと；第III族窒化物チャネル層の上のソース接点およびドレイン接点とを含み、少なくとも３０ＧＨｚの周波数における動作時に約５Ｗ／ｍｍより大きな電力密度を示すことを特徴とする電界効果トランジスタ。 （もっと読む）

本発明は、一般に、半導体、半導体内部の材料層、半導体の生産方法、および半導体生産用の製造装置に関する。本発明による半導体は、表面を有してレーザーアブレーションによって生産される少なくとも１つの層を備え、生成される均一な表面積が少なくとも０．２ｄｍ²の領域を含み、パルスレーザビームが当該レーザービームを反射するための少なくとも１つのミラーを有する回転式光学スキャナで走査される超短パルスレーザーデポジションを用いることによって、層が生成されている。 （もっと読む）

【課題】本発明は光取り出し面とは逆の面に２つの電極を有する発光ダイオードにおいて、光の取り出し効率が高く、高輝度の発光ダイオードを提供することを目的とする。
【解決手段】組成式（Ａｌ_XＧａ_1-X）_YＩｎ_1-YＰ（０≦Ｘ≦１，０＜Ｙ≦１）から成る発光層を含む発光部を有し、該発光部を含む化合物半導体層を透明基板と接合された発光ダイオードである。発光ダイオードの主たる光取り出し面とは逆の面に第1の電極と、第１の電極と極性の異なる第２の電極とを有し、第１の電極側の表面には反射金属膜が形成されている。第２の電極は第１の電極と対向する側に露出させた化合物半導体層上に形成されている。透明基板の側面は、発光層に近い側では発光層の発光面に対して略垂直である第１の側面と、発光層に遠い側では発光面に対して傾斜している第２の側面を有している。 （もっと読む）

【課題】２つの導電性領域のゲート電極間の仕事関数差を与えることが可能なＣＭＩＳＦＥＴタイプの半導体装置の製造方法を提供する。
【解決手段】主面に素子分離領域と第１導電型の領域と第２導電型の領域とが形成された基板の全面に絶縁膜を形成し、該絶縁膜を介した各導電型領域の上に、ゲート電極形成予定領域を含む半導体素子構造を各々形成する。その後、各半導体素子構造のゲート電極形成予定領域に、その下の絶縁膜まで除去した状態のゲート電極溝を形成し、ゲート電極溝の底面および側面に、ゲート絶縁膜１１５と金属ゲート電極材料膜１１６とを堆積する。その後、第１導電型領域のゲート絶縁溝に形成された金属ゲート電極材料膜を合金化して合金１２０を形成する。これにより各導電型領域にゲート電極１２２，１２３が形成される。 （もっと読む）

【課題】 キャリア移動度を向上しつつトランジスタ特性の劣化を抑制した半導体装置を提供する。
【解決手段】 シリコン基板１００上にゲート絶縁膜１０３を介してゲート電極１０４を有し、ゲート電極１０４の側面に第一の側壁絶縁膜１０５を有し、第一の側壁絶縁膜１０５の側面に第二の側壁絶縁膜１０６を有し、第二の側壁絶縁膜１０６の下方に第一のソース／ドレイン層１０８を有し、第二の側壁絶縁膜１０６の外側に第一のソース／ドレイン層１０８と接し、かつシリコンゲルマニウムを含有し、表層部にゲルマニウム層１１０を有する第二のソース／ドレイン層１１１を有し、第二のソース／ドレイン層１１１のゲルマニウム層１１０上にジャーマナイド層１１３を有する。 （もっと読む）