半導体素子の製造方法
【課題】特に半導体ウエハの厚さが薄い場合、例えば１５０μｍ以下の場合においても、製造工程中における半導体ウエハの反りを低減して、製造工程中における半導体ウエハの割れを低減可能にする。
【解決手段】半導体素子の製造方法において、半導体基板１の一面側に第１の電極層３，４を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成し、アニールを行った後、第１の電極層の表面上に第２の電極層５を形成する。
【解決手段】半導体素子の製造方法において、半導体基板１の一面側に第１の電極層３，４を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成し、アニールを行った後、第１の電極層の表面上に第２の電極層５を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法、特に化合物半導体素子の電極形成方法に関する。
【背景技術】
【０００２】
半導体素子の一形態である半導体レーザ素子は、その表裏面に電極が形成されており、この電極間にしきい値以上の電流を流すことによってレーザ発振する。
通常、このような半導体素子の電極材料として、Ａｕ（金）、Ａｕ合金、Ａｌ（アルミニウム）、Ａｌ合金等が用いられ、特に、半導体レーザ素子等の化合物半導体素子に用いられる電極材料としては、Ａｕや、ＡｕＧｅＮｉ（金ゲルマニウムニッケル），ＡｕＺｎ（金亜鉛）等のＡｕ合金が用いられる。
また、上述した半導体素子は、半導体ウエハに所定の処理を施した後、この半導体ウエハを分断することによって複数得られる。ことができ、アニールはこのウエハ状態で行われることが一般的である。
そして、上述の電極が形成された半導体ウエハをアニールすることによって、電極と半導体ウエハ（半導体素子）とは良好なオーミック性を得ることができる。
【０００３】
ところで、半導体素子材料として、ＧａＡｓ（ガリウム砒素）等のＧａ（ガリウム）を含む化合物半導体材料を用いた場合、Ｇａは拡散しやすい材料であるため、上述のアニールによってＧａが電極を通過して電極表面まで拡散する場合がある。
また、Ｇａは酸化されやすい材料であるため、電極表面まで拡散したＧａは、大気中の酸素と反応して酸化する。
そして、半導体素子に外部から電源を供給するために、この半導体素子の電極にワイヤボンディングを行う際、酸化したＧａがワイヤボンディング性を著しく損なわせるため、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題が生じる。
【０００４】
また、半導体素子材料として、ＩｎＰ（インジウムリン）等のＩｎ（インジウム）を含む化合物半導体材料を用いた場合においても、Ｉｎは拡散しやすい材料であると共に酸化されやすい材料であるため、電極表面まで拡散したＩｎが大気中の酸素と反応して酸化することによって、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題が生じる。
【０００５】
そこで、電極表面まで拡散したＧａを塩酸系エッチング液で除去することによって、ワイヤボンディングを可能とすると共にワイヤボンディングされたワイヤと電極との接続強度を向上させることができるとした方法が特許文献１に記載されている。
【特許文献１】特開２０００−２１６４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、近年、半導体素子の小型化や薄型化に対する要求が増してきており、この要求に対応して、この半導体素子を製造するための半導体ウエハも薄型化されてきている。例えば、従来は、半導体ウエハの厚さが１５０μｍよりも厚かったが、最近では１５０μｍ以下の厚さの半導体ウエハを用いて半導体素子を製造することが増えてきている。
【０００７】
１５０μｍ以下の厚さの半導体ウエハを用いる場合、製造工程中でこの半導体ウエハが割れてしまうことが新たな問題となっている。製造工程途中で半導体ウエハが割れてしまうと歩留まりが低下したり、作業効率が悪化する。
【０００８】
この半導体ウエハが割れる原因の一要因として、半導体ウエハの反りがある。
製造工程途中で半導体ウエハが反っていると、例えば劈開等により半導体ウエハを分断して複数の半導体素子を得る素子化工程で、半導体ウエハが割れる場合がある。
【０００９】
一般的に、素子化工程は、半導体ウエハを粘着性シートに貼り付ける貼付工程、粘着性シートが貼り付けられた半導体ウエハを劈開装置等のウエハ固定用テーブルに粘着性シートを介して真空吸着等により固定するウエハ固定工程を有している。
貼付工程において、半導体ウエハを粘着性シートに貼り付ける方法としては、例えばローラ等を用いて機械的に貼り付ける方法が一般的に用いられているが、半導体ウエハの反り量｛後述する（１）式及び（２）式を用いて算出した値｝が３ｍｍ以上であると、この貼り付けの際に半導体ウエハが割れる場合がある。
また、固定工程で半導体ウエハを劈開装置等のウエハ固定用テーブルに固定する際にも、この反り量が３ｍｍ以上であると割れる場合がある。
半導体ウエハの反り量の算出方法については後述することとする。
【００１０】
ここで、半導体ウエハが製造工程中で反る理由について、図６を用いて説明する。図６は、半導体ウエハが製造工程中で反る理由を説明するための模式的断面図である。
図６（ａ）に示すように、例えばＧａＡｓからなる半導体ウエハ１０１に電極となるＡｕ膜１０２を、蒸着やスパッタ等の真空成膜法、または、めっき法を用いて成膜する場合、成膜されたＡｕ膜１０２は、通常、膜中に多数の欠陥を有している。
そして、Ａｕ膜１０２と半導体ウエハ１０１とのオーミック性を得るためのアニールを行うと、Ａｕ膜１０２中でＡｕ原子の再配列化が起こるため、膜中の欠陥の数が低減される。
従って、図６（ｂ）に示すように、アニール後のＡｕ膜１０２には収縮応力が発生するので、アニール後の半導体ウエハ１０１はＡｕ膜１０２が形成されている面側に反る。この反り現象は、Ａｕ合金膜の場合についても同様に発生する。
【００１１】
そこで、本発明が解決しようとする課題は、半導体ウエハの厚さが薄い場合、例えば１５０μｍ以下の場合においても、製造工程中における半導体ウエハの反りを低減して、製造工程中における半導体ウエハの割れを低減可能とする半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本願各発明は次の手段を有する。
１）半導体基板（１）の一面側に、第１の電極層（３，４）を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板にアニールを行うアニール工程と、該アニール工程後の前記第１の電極層の表面に第２の電極層（５）を形成する第２電極層形成工程と、を有することを特徴とする半導体素子の製造方法である。
２）ガリウム（Ｇａ）及びインジウム（Ｉｎ）の少なくともいずれかを含む化合物半導体からなる基板（１）の一面側に、第１の電極層（３，４）を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板に、３００℃〜５００℃の範囲内でアニールを行うアニール工程と、前記アニールによって前記第１電極層の表面に形成された前記ガリウム及びインジウムの酸化物をエッチングするエッチング工程と、該エッチング工程後の前記第１の電極層の表面に第２の電極層（５）を形成する第２電極層形成工程と、を有することを特徴とする半導体素子の製造方法である。
【発明の効果】
【００１３】
本発明によれば、半導体基板の一面側に第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成し、アニールを行った後、第１の電極層の表面上に第２の電極層を形成することにより、また、ガリウム及びインジウムの少なくともいずれかを含む半導体基板の一面側に第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成し、３００℃〜５００℃の範囲内でアニールを行い、第１電極層の表面をエッチングした後、この表面上に第２の電極層を形成することにより、特に、半導体ウエハの厚さが薄い場合例えば１５０μｍ以下の場合においても、製造工程中における半導体ウエハの反りを低減して、製造工程中における半導体ウエハの割れを低減可能にするという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態を、好ましい実施例により図１〜図５を用いて説明する。
図１〜図３は、本発明の半導体素子の製造方法の実施例における第１工程〜第３工程をそれぞれ説明するための模式的断面図である。
図４，図５は、本発明の半導体素子の製造方法の実施例における第５工程，第６工程をそれぞれ説明するための模式的断面図である。
【００１５】
＜実施例＞
（第１工程）［図１参照］
ＧａＡｓからなり外径が約２ｉｎｃｈ(約５０．８ｍｍ)であるウエハに周知の半導体プロセス処理を施す。この周知の半導体プロセス処理が施されたウエハを半導体ウエハ１と称す。実施例では、半導体ウエハ１の厚さｔ１を約９０μｍとした。
この半導体ウエハ１の表面を含む表面近傍部を、リン酸系または硫酸系エッチング液を用いてエッチングする。このエッチングにより、半導体ウエハ１の表面に付着した異物や汚れ等を除去すると共に、表面に形成された自然酸化膜を除去する。実施例では、エッチング深さｔ２を約０．２μｍとした。
図１では、説明をわかりやすくするために、エッチングされた表面近傍部を破線で表している。
【００１６】
（第２工程）［図２参照］
第１工程を経た半導体ウエハ１の表面に、蒸着法やスパッタ法等の真空成膜法を用いて、第１電極層３であるＡｕＧｅＮｉ（金ゲルマニウムニッケル）層と、第２電極層４であるＡｕ(金)層とを順次成膜する。また、真空成膜法の他に、めっき法を用いて第１電極層３及び第２電極層４を形成してもよい。
実施例では、第１電極層３の厚さｔ３を約１５０ｎｍ、第２電極層４の厚さｔ４を約１００ｎｍとした。
第１電極層３及び第２電極層４の厚さを上述の値とした理由については、後述することとする。
【００１７】
（第３工程）［図３参照］
第２工程を経た半導体ウエハ１にアニールを行う。
アニール方法は、電気炉等の加熱炉を用いる方法や、赤外線ランプ等のランプアニール炉を用いる方法がある。
実施例では、加熱炉を用いて、窒素雰囲気中で、約４００℃で約１０分間のアニールを行った。窒素雰囲気中でアニールを行うことにより、第２電極層４の表面及び表面近傍部が大気中の酸素と反応して酸化されることを抑制することができる。
アニール温度を約４００℃とした理由については後述することとする。
【００１８】
このアニールにより、半導体ウエハ１と第１電極層３とは、ショットキー特性からオーミック特性を有するように変化する。
また、このアニールされた半導体ウエハ１は、上述した理由により反りが発生する。即ち、成膜後に多数の結晶欠陥を有する第１電極層３及び第２電極層４は、このアニールにより各電極層の構成原子の再配列化が起こるため、結晶欠陥の数が低減される。従って、アニール後の第１電極層３及び第２電極層４には収縮応力が発生するので、アニール後の半導体ウエハ１は第１電極層３及び第２電極層４が形成されている面側に反る。
【００１９】
ここで、第２工程において、第１電極層３の厚さｔ３を約１５０ｎｍ、第２電極層４の厚さｔ４を約１００ｎｍとした理由について説明する。
発明者は、半導体ウエハ１の厚さｔ１が１５０μｍ以下の場合におけるアニールする際の電極層厚さに着目した。
そして、発明者が鋭意実験した結果、特に、半導体ウエハ１の厚さｔ１が１５０μｍ以下の場合において、アニールする際の電極層厚さを５００ｎｍ以下にすることによって、半導体ウエハ１の反り量を低減して、工程途中における半導体ウエハ１の割れを低減できることを見出した。
また、成膜された電極層の厚さが３０ｎｍよりも薄い場合、この成膜された電極層は、島状に分布した、所謂クラスター状の膜となり、合金化反応が不均一になるのでオーミック特性が得られにくくなる。
従って、アニールする際の電極層厚さ（実施例では、ｔ３＋ｔ４）を３０ｎｍ〜５００ｎｍの範囲内とすることによって、半導体ウエハの反り量を低減し、半導体ウエハと電極層との良好なオーミック特性を得ることができる。
【００２０】
そこで、実施例では、第１電極層３の厚さｔ３を約１５０ｎｍ、第２電極層４の厚さｔ４を約１００ｎｍとして、アニールする際の電極層厚さ（ｔ３＋ｔ４）を約２５０ｎｍとした。
また、第１電極層３の厚さｔ３及び第２電極層４の厚さｔ４は実施例の値に限定されるものではなく、アニールする際の電極層厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるようにそれぞれの値を設定すればよい。
【００２１】
（第４工程）
第３工程のアニールにより、第１電極層３であるＡｕＧｅＮｉ層中のＧｅ（ゲルマニウム）原子及びＮｉ（ニッケル）原子が第２電極層４であるＡｕ層中に拡散すると共に、半導体ウエハ１中のＧａ原子（ガリウム）も第１電極層３を通過して第２電極層４中に拡散する。Ｇａ原子は、Ｇｅ原子やＮｉ原子よりも拡散しやすい原子なので、第２電極層４の表面まで拡散する場合がある。
また、Ｇａ原子は酸化されやすい原子でもあるため、第２電極層４の表面まで拡散したＧａ原子は、アニール後に大気中の酸素と反応して酸化する。
この酸化したＧａ原子は、後述する半導体素子の電極に外部から電源を供給するためのワイヤボンディングを施す際にワイヤボンディング性を著しく損なわせるため、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題を生じさせる原因となる。
【００２２】
そこで、Ａｕ系金属材料からなる第１電極層３及び第２電極層４に対して不溶であり、酸化したＧａ原子に対して可溶なエッチング液、例えば、塩酸やフッ酸等のハロゲン系の酸を含むエッチング液を用いて、第２電極層４の表面をエッチングすることによって、この酸化したＧａ原子を除去する。
実施例では、エッチング後の第２電極層４の表面を定性分析して、第２電極層４の表面においてＧａ原子が検出されないことを確認した。
【００２３】
（第５工程）［図４参照］
第４工程で酸化したＧａ原子がエッチングされた第２電極層４の表面に、蒸着法やスパッタ法等の真空成膜法を用いて、第３電極層５であるＡｕ層を成膜する。また、真空成膜法の他に、めっき法を用いて第３電極層５を形成してもよい。
実施例では、第３電極層５の厚さｔ５を約５００ｎｍとした。
この第３電極層５は、第１電極層３及び第２電極層４に対して伸長する方向の応力を有するため、第１電極層３及び第２電極層４が形成された面側に反った半導体ウエハ１の反り量を低減する。
上述した第１工程〜第５工程を経た半導体ウエハ１を半導体基板１０と称することとする。
【００２４】
（第６工程）［図５参照］
半導体基板１０を、粘着性シート１１に貼り付けた後、図示しない劈開装置等のウエハ固定用テーブル１２に粘着性シート１１を介して真空吸着等により固定して、所定サイズに劈開することによって、複数の半導体素子２０を得る。
劈開後の第１電極層３，第２電極層４，及び第３電極層５は、半導体素子２０の電極１５となる。
【００２５】
ところで、半導体基板１０は、アニール前の工程である第２工程で第１電極層３と第２電極層４との総厚（ｔ３＋ｔ４）を３０ｎｍ〜５００ｎｍの範囲内とされ、アニール後の工程である第５工程で第３電極層５が形成されているので、その反り量が低減されている。
このため、この半導体基板１０を粘着性シート１１に貼り付ける際、また、この半導体基板１０をウエハ固定用テーブル１２に固定する際に従来発生していた半導体基板の割れを低減することができる。
【００２６】
＜比較例＞
次に、上述した実施例に対する比較例について説明する。
比較例の半導体素子１００は、実施例における第３工程で行ったアニールを、第５工程で第３電極層５を形成した後に行う点で異なり、それ以外は実施例と同様の工程及び条件により作製される。
また、複数の半導体素子１００を得るための劈開工程前の半導体ウエハを半導体基板５０と称することとする。
【００２７】
ここで、実施例の半導体基板１０及び比較例の半導体基板５０について、それぞれの内部応力及び反り量を測定した。
【００２８】
まず、内部応力の測定方法について説明する。
両面が鏡面状であり、一面側に電極となる金属層が形成された半導体基板１０，５０を短冊状に切断する。そして、この切断された半導体基板１０，５０の他面側にＳｉＯ２（二酸化シリコン）等からなる透明薄膜を成膜し、この透明薄膜をレーザ干渉計で観察することにより、干渉縞の数から、半導体基板１０，５０が湾曲する曲率半径Ｒを求めることができる。
そして、求めた曲率半径Ｒを（１）式に代入することにより、半導体基板１０，５０の内部応力σをそれぞれ算出することができる。
【００２９】
【数１】
【００３０】
（１）式において、Ｅは半導体基板のヤング率(例えば、ＧａＡｓ基板のヤング率は約８．５５Ｅ１１である)、ｂは半導体基板の厚さ、νは半導体基板のポアソン比(例えば、ＧａＡｓ基板のポアソン比は約０．２９である)、ｄは透明薄膜の厚さである。
【００３１】
次に、反り量の算出方法について説明する。
半導体基板１０，５０の反り量は、上述した内部応力σ、及び内部応力σを算出するための各パラメータの値を（２）式に代入することによって、変位量δとして算出することができる。
【００３２】
【数２】
【００３３】
（２）式において、Ｌは短冊状に切断された半導体基板１０，５０の長手方向の長さであり、それ以外の記号は（１）式における記号と同じである。
【００３４】
半導体基板１０，５０における、上述の（１）式から算出した内部応力、及び、（２）式から算出した反り量を、それぞれ表１にまとめた。
【００３５】
【表１】
【００３６】
表１から、実施例の半導体基板１０は、比較例の半導体基板５０に対して、内部応力，反り量とも低減していることを確認した。
【００３７】
また、表１に示すように、実施例の半導体基板１０は、その反り量が０．９８ｍｍと３ｍｍよりも小さい値であり工程途中で割れることはなかったが、比較例の半導体基板５０は、その反り量が３．２ｍｍと３ｍｍよりも大きい値であり工程途中で割れる場合があった。
【００３８】
上述した結果から、３０ｎｍ〜５００ｎｍの範囲内の厚さの第１の電極層を形成した後にアニールを行い、その後第１の電極層上に第２の電極層を形成することにより、製造工程途中の半導体ウエハ(基板)の内部応力を低減することができるので、半導体ウエハ(基板)の反り量を低減できるため、工程途中での半導体ウエハ(基板)の割れを低減することが可能となる。
【００３９】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００４０】
例えば、実施例では、半導体ウエハ材料としてＧａＡｓを用いたがこれに限定されるものではなく、ＡｌＧａＡｓ（アルミニウムガリウム砒素），ＡｌＧａＩｎＰ（アルミニウムガリウムインジウムリン），ＩｎＰ（インジウムリン）等の化合物半導体材料やＳｉ（シリコン）等の周知の半導体材料を用いることができる。
【００４１】
半導体ウエハ材料としてＩｎ（インジウム）を含む場合、Ｉｎ原子は、Ｇａ原子と同様に拡散しやすい原子であるため、半導体ウエハ中のＩｎ原子がアニールによって電極層表面まで拡散する場合がある。また、Ｉｎ原子は、Ｇａ原子と同様に酸化されやすい原子であるため、電極層表面まで拡散したＩｎ原子は大気中の酸素と反応して酸化される。
この酸化されたＩｎ原子はワイヤボンディング性を著しく損なわせるため、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題を生じさせるが、実施例の第４工程で用いたエッチング液、即ち、Ａｕ系金属材料からなる電極層に対して不溶であり、酸化したＧａ原子に対して可溶なエッチング液、例えば、塩酸やフッ酸等のハロゲン酸を含むエッチング液を用いることにより、この酸化されたＩｎ原子をエッチングして除去することができる。
【００４２】
実施例では、第１電極層３の材料としてＡｕＧｅＮｉを用いたが、これに限定されるものではなく、アニールによって下地の半導体ウエハとオーミック特性が得られるものであればよい。このような材料として、ＡｕＺｎ(金亜鉛)やＡｕＢｅ(金ベリリウム)等がある。
また、第１電極層３の材料としてＡｕＧｅＮｉを用いる場合、第１電極層３を、ＡｕＧｅＮｉ合金を成膜材料とするＡｕＧｅＮｉ層としてもよく、また、Ａｕ，Ｇｅ，Ｎｉを別々の成膜材料としてＡｕ層，Ｇｅ層，Ｎｉ層(積層する順番は任意)からなる積層構造としてもよい。Ａｕ層，Ｇｅ層，Ｎｉ層からなる積層構造の第１電極層３は、アニールによって互いに拡散してＡｕＧｅＮｉ合金層となる。
【００４３】
実施例では、第２電極層４の材料としてＡｕを用いたが、これに限定されるものではなく、第１電極層３との密着性が得られるものであればよい。
また、第２電極層４の材料を第１電極層３と同じものとしてもよく、この場合、第１電極層３と第２電極層４との２層構造とする必要がないため、単一の電極層とすることができるので、作業の段取り工数を削減することができる。
また、第２電極層４は形成後に大気に晒させるため、第２電極層４の材料は酸化されにくいものであることが望ましい。酸化されにくい材料を用いることにより、第２電極層４と第３電極層５との安定した密着性が得られる。
【００４４】
実施例では、第３電極層５の材料をＡｕとし、厚さｔ５を約５００ｎｍとしたが、これに限定されるものではなく、酸化されにくく良好なワイヤボンディング性が得られるように、第３電極層５の材料及び厚さを選定すればよい。
【００４５】
実施例では、アニール条件を、窒素雰囲気中で約４００℃で約１０分間としたが、これに限定されるものではなく、例えば、窒素の代わりに水素を用いることができる。窒素雰囲気中または水素雰囲気中でアニールを行うことにより、アニールによる電極層表面の酸化を抑制することができる。
また、アニール温度については、３００℃〜５００℃の範囲が望ましい。アニール温度が３００℃よりも低い場合は、電極層と下地の半導体ウエハとのオーミック特性が不十分になり所定の素子特性が得られない場合があり、アニール温度が５００℃よりも高い場合は、アニール後の電極層表面が粗面となりワイヤボンディング性を悪化させる原因となる。
また、アニール時間は、３００℃〜５００℃の範囲において設定されたアニール温度によって適宜設定すればよい。例えばアニール温度を高く設定することによりアニール時間を短くすることができるので、生産性に対して有利である。
【００４６】
実施例では、本発明の効果がより顕著に現れる条件、即ち半導体ウエハの厚さが１５０μｍ以下の場合について説明したが、本発明は半導体ウエハの厚さが１５０μｍよりも厚い場合においても同様の効果を得ることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の半導体素子の製造方法の実施例における第１工程を説明するための模式的断面図である。
【図２】本発明の半導体素子の製造方法の実施例における第２工程を説明するための模式的断面図である。
【図３】本発明の半導体素子の製造方法の実施例における第３工程を説明するための模式的断面図である。
【図４】本発明の半導体素子の製造方法の実施例における第５工程を説明するための模式的断面図である。
【図５】本発明の半導体素子の製造方法の実施例における第６工程を説明するための模式的断面図である。
【図６】半導体ウエハが製造工程中で反る理由を説明するための模式的断面図である。
【符号の説明】
【００４８】
１，１０ 半導体ウエハ
３，４，５ 電極層
１１ 粘着性シート
１２ ウエハ固定用テーブル
１５ 電極
２０ 半導体素子
ｔ１，ｔ３，ｔ４，ｔ５ 厚さ
ｔ２ 深さ
【技術分野】
【０００１】
本発明は、半導体素子の製造方法、特に化合物半導体素子の電極形成方法に関する。
【背景技術】
【０００２】
半導体素子の一形態である半導体レーザ素子は、その表裏面に電極が形成されており、この電極間にしきい値以上の電流を流すことによってレーザ発振する。
通常、このような半導体素子の電極材料として、Ａｕ（金）、Ａｕ合金、Ａｌ（アルミニウム）、Ａｌ合金等が用いられ、特に、半導体レーザ素子等の化合物半導体素子に用いられる電極材料としては、Ａｕや、ＡｕＧｅＮｉ（金ゲルマニウムニッケル），ＡｕＺｎ（金亜鉛）等のＡｕ合金が用いられる。
また、上述した半導体素子は、半導体ウエハに所定の処理を施した後、この半導体ウエハを分断することによって複数得られる。ことができ、アニールはこのウエハ状態で行われることが一般的である。
そして、上述の電極が形成された半導体ウエハをアニールすることによって、電極と半導体ウエハ（半導体素子）とは良好なオーミック性を得ることができる。
【０００３】
ところで、半導体素子材料として、ＧａＡｓ（ガリウム砒素）等のＧａ（ガリウム）を含む化合物半導体材料を用いた場合、Ｇａは拡散しやすい材料であるため、上述のアニールによってＧａが電極を通過して電極表面まで拡散する場合がある。
また、Ｇａは酸化されやすい材料であるため、電極表面まで拡散したＧａは、大気中の酸素と反応して酸化する。
そして、半導体素子に外部から電源を供給するために、この半導体素子の電極にワイヤボンディングを行う際、酸化したＧａがワイヤボンディング性を著しく損なわせるため、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題が生じる。
【０００４】
また、半導体素子材料として、ＩｎＰ（インジウムリン）等のＩｎ（インジウム）を含む化合物半導体材料を用いた場合においても、Ｉｎは拡散しやすい材料であると共に酸化されやすい材料であるため、電極表面まで拡散したＩｎが大気中の酸素と反応して酸化することによって、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題が生じる。
【０００５】
そこで、電極表面まで拡散したＧａを塩酸系エッチング液で除去することによって、ワイヤボンディングを可能とすると共にワイヤボンディングされたワイヤと電極との接続強度を向上させることができるとした方法が特許文献１に記載されている。
【特許文献１】特開２０００−２１６４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、近年、半導体素子の小型化や薄型化に対する要求が増してきており、この要求に対応して、この半導体素子を製造するための半導体ウエハも薄型化されてきている。例えば、従来は、半導体ウエハの厚さが１５０μｍよりも厚かったが、最近では１５０μｍ以下の厚さの半導体ウエハを用いて半導体素子を製造することが増えてきている。
【０００７】
１５０μｍ以下の厚さの半導体ウエハを用いる場合、製造工程中でこの半導体ウエハが割れてしまうことが新たな問題となっている。製造工程途中で半導体ウエハが割れてしまうと歩留まりが低下したり、作業効率が悪化する。
【０００８】
この半導体ウエハが割れる原因の一要因として、半導体ウエハの反りがある。
製造工程途中で半導体ウエハが反っていると、例えば劈開等により半導体ウエハを分断して複数の半導体素子を得る素子化工程で、半導体ウエハが割れる場合がある。
【０００９】
一般的に、素子化工程は、半導体ウエハを粘着性シートに貼り付ける貼付工程、粘着性シートが貼り付けられた半導体ウエハを劈開装置等のウエハ固定用テーブルに粘着性シートを介して真空吸着等により固定するウエハ固定工程を有している。
貼付工程において、半導体ウエハを粘着性シートに貼り付ける方法としては、例えばローラ等を用いて機械的に貼り付ける方法が一般的に用いられているが、半導体ウエハの反り量｛後述する（１）式及び（２）式を用いて算出した値｝が３ｍｍ以上であると、この貼り付けの際に半導体ウエハが割れる場合がある。
また、固定工程で半導体ウエハを劈開装置等のウエハ固定用テーブルに固定する際にも、この反り量が３ｍｍ以上であると割れる場合がある。
半導体ウエハの反り量の算出方法については後述することとする。
【００１０】
ここで、半導体ウエハが製造工程中で反る理由について、図６を用いて説明する。図６は、半導体ウエハが製造工程中で反る理由を説明するための模式的断面図である。
図６（ａ）に示すように、例えばＧａＡｓからなる半導体ウエハ１０１に電極となるＡｕ膜１０２を、蒸着やスパッタ等の真空成膜法、または、めっき法を用いて成膜する場合、成膜されたＡｕ膜１０２は、通常、膜中に多数の欠陥を有している。
そして、Ａｕ膜１０２と半導体ウエハ１０１とのオーミック性を得るためのアニールを行うと、Ａｕ膜１０２中でＡｕ原子の再配列化が起こるため、膜中の欠陥の数が低減される。
従って、図６（ｂ）に示すように、アニール後のＡｕ膜１０２には収縮応力が発生するので、アニール後の半導体ウエハ１０１はＡｕ膜１０２が形成されている面側に反る。この反り現象は、Ａｕ合金膜の場合についても同様に発生する。
【００１１】
そこで、本発明が解決しようとする課題は、半導体ウエハの厚さが薄い場合、例えば１５０μｍ以下の場合においても、製造工程中における半導体ウエハの反りを低減して、製造工程中における半導体ウエハの割れを低減可能とする半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本願各発明は次の手段を有する。
１）半導体基板（１）の一面側に、第１の電極層（３，４）を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板にアニールを行うアニール工程と、該アニール工程後の前記第１の電極層の表面に第２の電極層（５）を形成する第２電極層形成工程と、を有することを特徴とする半導体素子の製造方法である。
２）ガリウム（Ｇａ）及びインジウム（Ｉｎ）の少なくともいずれかを含む化合物半導体からなる基板（１）の一面側に、第１の電極層（３，４）を厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板に、３００℃〜５００℃の範囲内でアニールを行うアニール工程と、前記アニールによって前記第１電極層の表面に形成された前記ガリウム及びインジウムの酸化物をエッチングするエッチング工程と、該エッチング工程後の前記第１の電極層の表面に第２の電極層（５）を形成する第２電極層形成工程と、を有することを特徴とする半導体素子の製造方法である。
【発明の効果】
【００１３】
本発明によれば、半導体基板の一面側に第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成し、アニールを行った後、第１の電極層の表面上に第２の電極層を形成することにより、また、ガリウム及びインジウムの少なくともいずれかを含む半導体基板の一面側に第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成し、３００℃〜５００℃の範囲内でアニールを行い、第１電極層の表面をエッチングした後、この表面上に第２の電極層を形成することにより、特に、半導体ウエハの厚さが薄い場合例えば１５０μｍ以下の場合においても、製造工程中における半導体ウエハの反りを低減して、製造工程中における半導体ウエハの割れを低減可能にするという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態を、好ましい実施例により図１〜図５を用いて説明する。
図１〜図３は、本発明の半導体素子の製造方法の実施例における第１工程〜第３工程をそれぞれ説明するための模式的断面図である。
図４，図５は、本発明の半導体素子の製造方法の実施例における第５工程，第６工程をそれぞれ説明するための模式的断面図である。
【００１５】
＜実施例＞
（第１工程）［図１参照］
ＧａＡｓからなり外径が約２ｉｎｃｈ(約５０．８ｍｍ)であるウエハに周知の半導体プロセス処理を施す。この周知の半導体プロセス処理が施されたウエハを半導体ウエハ１と称す。実施例では、半導体ウエハ１の厚さｔ１を約９０μｍとした。
この半導体ウエハ１の表面を含む表面近傍部を、リン酸系または硫酸系エッチング液を用いてエッチングする。このエッチングにより、半導体ウエハ１の表面に付着した異物や汚れ等を除去すると共に、表面に形成された自然酸化膜を除去する。実施例では、エッチング深さｔ２を約０．２μｍとした。
図１では、説明をわかりやすくするために、エッチングされた表面近傍部を破線で表している。
【００１６】
（第２工程）［図２参照］
第１工程を経た半導体ウエハ１の表面に、蒸着法やスパッタ法等の真空成膜法を用いて、第１電極層３であるＡｕＧｅＮｉ（金ゲルマニウムニッケル）層と、第２電極層４であるＡｕ(金)層とを順次成膜する。また、真空成膜法の他に、めっき法を用いて第１電極層３及び第２電極層４を形成してもよい。
実施例では、第１電極層３の厚さｔ３を約１５０ｎｍ、第２電極層４の厚さｔ４を約１００ｎｍとした。
第１電極層３及び第２電極層４の厚さを上述の値とした理由については、後述することとする。
【００１７】
（第３工程）［図３参照］
第２工程を経た半導体ウエハ１にアニールを行う。
アニール方法は、電気炉等の加熱炉を用いる方法や、赤外線ランプ等のランプアニール炉を用いる方法がある。
実施例では、加熱炉を用いて、窒素雰囲気中で、約４００℃で約１０分間のアニールを行った。窒素雰囲気中でアニールを行うことにより、第２電極層４の表面及び表面近傍部が大気中の酸素と反応して酸化されることを抑制することができる。
アニール温度を約４００℃とした理由については後述することとする。
【００１８】
このアニールにより、半導体ウエハ１と第１電極層３とは、ショットキー特性からオーミック特性を有するように変化する。
また、このアニールされた半導体ウエハ１は、上述した理由により反りが発生する。即ち、成膜後に多数の結晶欠陥を有する第１電極層３及び第２電極層４は、このアニールにより各電極層の構成原子の再配列化が起こるため、結晶欠陥の数が低減される。従って、アニール後の第１電極層３及び第２電極層４には収縮応力が発生するので、アニール後の半導体ウエハ１は第１電極層３及び第２電極層４が形成されている面側に反る。
【００１９】
ここで、第２工程において、第１電極層３の厚さｔ３を約１５０ｎｍ、第２電極層４の厚さｔ４を約１００ｎｍとした理由について説明する。
発明者は、半導体ウエハ１の厚さｔ１が１５０μｍ以下の場合におけるアニールする際の電極層厚さに着目した。
そして、発明者が鋭意実験した結果、特に、半導体ウエハ１の厚さｔ１が１５０μｍ以下の場合において、アニールする際の電極層厚さを５００ｎｍ以下にすることによって、半導体ウエハ１の反り量を低減して、工程途中における半導体ウエハ１の割れを低減できることを見出した。
また、成膜された電極層の厚さが３０ｎｍよりも薄い場合、この成膜された電極層は、島状に分布した、所謂クラスター状の膜となり、合金化反応が不均一になるのでオーミック特性が得られにくくなる。
従って、アニールする際の電極層厚さ（実施例では、ｔ３＋ｔ４）を３０ｎｍ〜５００ｎｍの範囲内とすることによって、半導体ウエハの反り量を低減し、半導体ウエハと電極層との良好なオーミック特性を得ることができる。
【００２０】
そこで、実施例では、第１電極層３の厚さｔ３を約１５０ｎｍ、第２電極層４の厚さｔ４を約１００ｎｍとして、アニールする際の電極層厚さ（ｔ３＋ｔ４）を約２５０ｎｍとした。
また、第１電極層３の厚さｔ３及び第２電極層４の厚さｔ４は実施例の値に限定されるものではなく、アニールする際の電極層厚さ（ｔ３＋ｔ４）が３０ｎｍ〜５００ｎｍの範囲内となるようにそれぞれの値を設定すればよい。
【００２１】
（第４工程）
第３工程のアニールにより、第１電極層３であるＡｕＧｅＮｉ層中のＧｅ（ゲルマニウム）原子及びＮｉ（ニッケル）原子が第２電極層４であるＡｕ層中に拡散すると共に、半導体ウエハ１中のＧａ原子（ガリウム）も第１電極層３を通過して第２電極層４中に拡散する。Ｇａ原子は、Ｇｅ原子やＮｉ原子よりも拡散しやすい原子なので、第２電極層４の表面まで拡散する場合がある。
また、Ｇａ原子は酸化されやすい原子でもあるため、第２電極層４の表面まで拡散したＧａ原子は、アニール後に大気中の酸素と反応して酸化する。
この酸化したＧａ原子は、後述する半導体素子の電極に外部から電源を供給するためのワイヤボンディングを施す際にワイヤボンディング性を著しく損なわせるため、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題を生じさせる原因となる。
【００２２】
そこで、Ａｕ系金属材料からなる第１電極層３及び第２電極層４に対して不溶であり、酸化したＧａ原子に対して可溶なエッチング液、例えば、塩酸やフッ酸等のハロゲン系の酸を含むエッチング液を用いて、第２電極層４の表面をエッチングすることによって、この酸化したＧａ原子を除去する。
実施例では、エッチング後の第２電極層４の表面を定性分析して、第２電極層４の表面においてＧａ原子が検出されないことを確認した。
【００２３】
（第５工程）［図４参照］
第４工程で酸化したＧａ原子がエッチングされた第２電極層４の表面に、蒸着法やスパッタ法等の真空成膜法を用いて、第３電極層５であるＡｕ層を成膜する。また、真空成膜法の他に、めっき法を用いて第３電極層５を形成してもよい。
実施例では、第３電極層５の厚さｔ５を約５００ｎｍとした。
この第３電極層５は、第１電極層３及び第２電極層４に対して伸長する方向の応力を有するため、第１電極層３及び第２電極層４が形成された面側に反った半導体ウエハ１の反り量を低減する。
上述した第１工程〜第５工程を経た半導体ウエハ１を半導体基板１０と称することとする。
【００２４】
（第６工程）［図５参照］
半導体基板１０を、粘着性シート１１に貼り付けた後、図示しない劈開装置等のウエハ固定用テーブル１２に粘着性シート１１を介して真空吸着等により固定して、所定サイズに劈開することによって、複数の半導体素子２０を得る。
劈開後の第１電極層３，第２電極層４，及び第３電極層５は、半導体素子２０の電極１５となる。
【００２５】
ところで、半導体基板１０は、アニール前の工程である第２工程で第１電極層３と第２電極層４との総厚（ｔ３＋ｔ４）を３０ｎｍ〜５００ｎｍの範囲内とされ、アニール後の工程である第５工程で第３電極層５が形成されているので、その反り量が低減されている。
このため、この半導体基板１０を粘着性シート１１に貼り付ける際、また、この半導体基板１０をウエハ固定用テーブル１２に固定する際に従来発生していた半導体基板の割れを低減することができる。
【００２６】
＜比較例＞
次に、上述した実施例に対する比較例について説明する。
比較例の半導体素子１００は、実施例における第３工程で行ったアニールを、第５工程で第３電極層５を形成した後に行う点で異なり、それ以外は実施例と同様の工程及び条件により作製される。
また、複数の半導体素子１００を得るための劈開工程前の半導体ウエハを半導体基板５０と称することとする。
【００２７】
ここで、実施例の半導体基板１０及び比較例の半導体基板５０について、それぞれの内部応力及び反り量を測定した。
【００２８】
まず、内部応力の測定方法について説明する。
両面が鏡面状であり、一面側に電極となる金属層が形成された半導体基板１０，５０を短冊状に切断する。そして、この切断された半導体基板１０，５０の他面側にＳｉＯ２（二酸化シリコン）等からなる透明薄膜を成膜し、この透明薄膜をレーザ干渉計で観察することにより、干渉縞の数から、半導体基板１０，５０が湾曲する曲率半径Ｒを求めることができる。
そして、求めた曲率半径Ｒを（１）式に代入することにより、半導体基板１０，５０の内部応力σをそれぞれ算出することができる。
【００２９】
【数１】
【００３０】
（１）式において、Ｅは半導体基板のヤング率(例えば、ＧａＡｓ基板のヤング率は約８．５５Ｅ１１である)、ｂは半導体基板の厚さ、νは半導体基板のポアソン比(例えば、ＧａＡｓ基板のポアソン比は約０．２９である)、ｄは透明薄膜の厚さである。
【００３１】
次に、反り量の算出方法について説明する。
半導体基板１０，５０の反り量は、上述した内部応力σ、及び内部応力σを算出するための各パラメータの値を（２）式に代入することによって、変位量δとして算出することができる。
【００３２】
【数２】
【００３３】
（２）式において、Ｌは短冊状に切断された半導体基板１０，５０の長手方向の長さであり、それ以外の記号は（１）式における記号と同じである。
【００３４】
半導体基板１０，５０における、上述の（１）式から算出した内部応力、及び、（２）式から算出した反り量を、それぞれ表１にまとめた。
【００３５】
【表１】
【００３６】
表１から、実施例の半導体基板１０は、比較例の半導体基板５０に対して、内部応力，反り量とも低減していることを確認した。
【００３７】
また、表１に示すように、実施例の半導体基板１０は、その反り量が０．９８ｍｍと３ｍｍよりも小さい値であり工程途中で割れることはなかったが、比較例の半導体基板５０は、その反り量が３．２ｍｍと３ｍｍよりも大きい値であり工程途中で割れる場合があった。
【００３８】
上述した結果から、３０ｎｍ〜５００ｎｍの範囲内の厚さの第１の電極層を形成した後にアニールを行い、その後第１の電極層上に第２の電極層を形成することにより、製造工程途中の半導体ウエハ(基板)の内部応力を低減することができるので、半導体ウエハ(基板)の反り量を低減できるため、工程途中での半導体ウエハ(基板)の割れを低減することが可能となる。
【００３９】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００４０】
例えば、実施例では、半導体ウエハ材料としてＧａＡｓを用いたがこれに限定されるものではなく、ＡｌＧａＡｓ（アルミニウムガリウム砒素），ＡｌＧａＩｎＰ（アルミニウムガリウムインジウムリン），ＩｎＰ（インジウムリン）等の化合物半導体材料やＳｉ（シリコン）等の周知の半導体材料を用いることができる。
【００４１】
半導体ウエハ材料としてＩｎ（インジウム）を含む場合、Ｉｎ原子は、Ｇａ原子と同様に拡散しやすい原子であるため、半導体ウエハ中のＩｎ原子がアニールによって電極層表面まで拡散する場合がある。また、Ｉｎ原子は、Ｇａ原子と同様に酸化されやすい原子であるため、電極層表面まで拡散したＩｎ原子は大気中の酸素と反応して酸化される。
この酸化されたＩｎ原子はワイヤボンディング性を著しく損なわせるため、ワイヤボンディングすることができなくなったり、ワイヤボンディングされたワイヤと電極との接続強度が低下するといった問題を生じさせるが、実施例の第４工程で用いたエッチング液、即ち、Ａｕ系金属材料からなる電極層に対して不溶であり、酸化したＧａ原子に対して可溶なエッチング液、例えば、塩酸やフッ酸等のハロゲン酸を含むエッチング液を用いることにより、この酸化されたＩｎ原子をエッチングして除去することができる。
【００４２】
実施例では、第１電極層３の材料としてＡｕＧｅＮｉを用いたが、これに限定されるものではなく、アニールによって下地の半導体ウエハとオーミック特性が得られるものであればよい。このような材料として、ＡｕＺｎ(金亜鉛)やＡｕＢｅ(金ベリリウム)等がある。
また、第１電極層３の材料としてＡｕＧｅＮｉを用いる場合、第１電極層３を、ＡｕＧｅＮｉ合金を成膜材料とするＡｕＧｅＮｉ層としてもよく、また、Ａｕ，Ｇｅ，Ｎｉを別々の成膜材料としてＡｕ層，Ｇｅ層，Ｎｉ層(積層する順番は任意)からなる積層構造としてもよい。Ａｕ層，Ｇｅ層，Ｎｉ層からなる積層構造の第１電極層３は、アニールによって互いに拡散してＡｕＧｅＮｉ合金層となる。
【００４３】
実施例では、第２電極層４の材料としてＡｕを用いたが、これに限定されるものではなく、第１電極層３との密着性が得られるものであればよい。
また、第２電極層４の材料を第１電極層３と同じものとしてもよく、この場合、第１電極層３と第２電極層４との２層構造とする必要がないため、単一の電極層とすることができるので、作業の段取り工数を削減することができる。
また、第２電極層４は形成後に大気に晒させるため、第２電極層４の材料は酸化されにくいものであることが望ましい。酸化されにくい材料を用いることにより、第２電極層４と第３電極層５との安定した密着性が得られる。
【００４４】
実施例では、第３電極層５の材料をＡｕとし、厚さｔ５を約５００ｎｍとしたが、これに限定されるものではなく、酸化されにくく良好なワイヤボンディング性が得られるように、第３電極層５の材料及び厚さを選定すればよい。
【００４５】
実施例では、アニール条件を、窒素雰囲気中で約４００℃で約１０分間としたが、これに限定されるものではなく、例えば、窒素の代わりに水素を用いることができる。窒素雰囲気中または水素雰囲気中でアニールを行うことにより、アニールによる電極層表面の酸化を抑制することができる。
また、アニール温度については、３００℃〜５００℃の範囲が望ましい。アニール温度が３００℃よりも低い場合は、電極層と下地の半導体ウエハとのオーミック特性が不十分になり所定の素子特性が得られない場合があり、アニール温度が５００℃よりも高い場合は、アニール後の電極層表面が粗面となりワイヤボンディング性を悪化させる原因となる。
また、アニール時間は、３００℃〜５００℃の範囲において設定されたアニール温度によって適宜設定すればよい。例えばアニール温度を高く設定することによりアニール時間を短くすることができるので、生産性に対して有利である。
【００４６】
実施例では、本発明の効果がより顕著に現れる条件、即ち半導体ウエハの厚さが１５０μｍ以下の場合について説明したが、本発明は半導体ウエハの厚さが１５０μｍよりも厚い場合においても同様の効果を得ることができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の半導体素子の製造方法の実施例における第１工程を説明するための模式的断面図である。
【図２】本発明の半導体素子の製造方法の実施例における第２工程を説明するための模式的断面図である。
【図３】本発明の半導体素子の製造方法の実施例における第３工程を説明するための模式的断面図である。
【図４】本発明の半導体素子の製造方法の実施例における第５工程を説明するための模式的断面図である。
【図５】本発明の半導体素子の製造方法の実施例における第６工程を説明するための模式的断面図である。
【図６】半導体ウエハが製造工程中で反る理由を説明するための模式的断面図である。
【符号の説明】
【００４８】
１，１０ 半導体ウエハ
３，４，５ 電極層
１１ 粘着性シート
１２ ウエハ固定用テーブル
１５ 電極
２０ 半導体素子
ｔ１，ｔ３，ｔ４，ｔ５ 厚さ
ｔ２ 深さ
【特許請求の範囲】
【請求項１】
半導体基板の一面側に、第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、
該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板にアニールを行うアニール工程と、
該アニール工程後の前記第１の電極層の表面に第２の電極層を形成する第２電極層形成工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２】
ガリウム（Ｇａ）及びインジウム（Ｉｎ）の少なくともいずれかを含む化合物半導体からなる基板の一面側に、第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、
該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板に、３００℃〜５００℃の範囲内でアニールを行うアニール工程と、
前記アニールによって前記第１電極層の表面に形成された前記ガリウム及びインジウムの酸化物をエッチングするエッチング工程と、
該エッチング工程後の前記第１の電極層の表面に第２の電極層を形成する第２電極層形成工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項１】
半導体基板の一面側に、第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、
該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板にアニールを行うアニール工程と、
該アニール工程後の前記第１の電極層の表面に第２の電極層を形成する第２電極層形成工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２】
ガリウム（Ｇａ）及びインジウム（Ｉｎ）の少なくともいずれかを含む化合物半導体からなる基板の一面側に、第１の電極層を厚さが３０ｎｍ〜５００ｎｍの範囲内となるように形成する第１電極層形成工程と、
該第１電極層形成工程によって前記第１の電極層が形成された前記半導体基板に、３００℃〜５００℃の範囲内でアニールを行うアニール工程と、
前記アニールによって前記第１電極層の表面に形成された前記ガリウム及びインジウムの酸化物をエッチングするエッチング工程と、
該エッチング工程後の前記第１の電極層の表面に第２の電極層を形成する第２電極層形成工程と、
を有することを特徴とする半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２６６３８３（Ｐ２００７−２６６３８３Ａ）
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願番号】特願２００６−９０４９８（Ｐ２００６−９０４９８）
【出願日】平成１８年３月２９日（２００６．３．２９）
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【Ｆターム（参考）】
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願日】平成１８年３月２９日（２００６．３．２９）
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【Ｆターム（参考）】
[ Back to top ]