【課題】得られる電極の適切な電気的性能と基板との密着性を確保する。
【解決手段】導電性組成物は、銀粉末とＰｂＯを含有しないガラス粉末と有機物からなるビヒクルとを含み、窒化ケイ素層１１を貫通して窒化ケイ素層１１の下に形成されたｎ型半導体層１２と導通する電極１３を形成する。銀粉末の組成物中の比率が７０質量％以上９５質量％以下であり、ガラス粉末が銀粉末１００質量部に対して１質量部以上１０質量部以下であり、ガラス粉末の塩基度が０．１６以上０．４４以下であってガラスの転移点が３００℃〜４５０℃である。ＰｂＯを含有しないガラス粉末はＢｉ₂Ｏ₃−Ｂ₂Ｏ₃の２元系ガラスであることが好ましい。 （もっと読む）

集積回路中の銅線を完全に取り囲んでいるケイ酸マンガン層及び窒化ケイ素マンガン層を組み込んだ集積回路用の配線構造、及びその製造方法を提供する。ケイ酸マンガンは、銅が配線から拡散しないためのバリアを形成し、それにより、絶縁体が磁気尚早に損しないよう保護し、トランジスタが銅により劣化しないように保護する。また、ケイ酸マンガン及び窒化ケイ素マンガンは、銅と絶縁体の間の強い接着を促進し、これゆえに製造及び使用の間のデバイスの機械的な完全性が保持される。また、銅−ケイ酸マンガン界面及び窒化ケイ素マンガン界面における強い接着は、デバイスの使用の間の銅のエレクトロマイグレーションによる損傷から保護する。また、マンガン含有シースは、銅がその周囲の酸素又は水により腐食しないよう保護する。 （もっと読む）

【課題】基板上の凹部が形成された層間絶縁膜の露出面にバリア膜を成膜し、凹部内に下層側の金属配線と電気的に接続される銅配線を形成するにあたり、段差被覆性の良好なバリア膜を形成することができ、しかも配線抵抗の上昇を抑えた半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜に形成された凹部２１の底面に露出した下層側の銅配線１３の表面の酸化膜を還元あるいはエッチングして、当該銅配線１３の表面の酸素を除去した後、マンガンを含み、酸素を含まない有機金属化合物を供給することによって、凹部２１の側壁及び層間絶縁膜の表面などの酸素を含む部位に自己形成バリア膜である酸化マンガン２５を選択的に生成させる一方、銅配線１３の表面にはこの酸化マンガン２５を生成させないようにして、その後この凹部に銅を埋め込む。 （もっと読む）

【課題】特性劣化を引き起こすゲート電極表面の凹凸が抑えられた、可視光に対して透明な薄膜トランジスタおよびその製造方法を提供する。
【解決手段】基板と、ゲート電極と、ゲート絶縁層と、半導体層と、ソース電極と、ドレイン電極と、から少なくとも構成されるボトムゲート型の薄膜トランジスタであって、該トランジスタを構成するすべての部材は、可視光に対して透明であり、該ゲート電極と該ゲート絶縁層との界面において、該界面の垂直方向の凹部と凸部の差は３０ｎｍ以下であることを特徴とする薄膜トランジスタ。 （もっと読む）

【課題】低閾値動作に可及的に適した実効仕事関数を有するＭＩＳトランジスタを備えた半導体装置を提供することを可能にする。
【解決手段】Ｈｆ（或いはＺｒ）酸化物に高価数金属を添加することでギャップ内準位を作りだし、窒素あるいはフッ素などによりギャップ内準位の位置を変化させることで、最適な実効仕事関数を有する電極を備え、低閾値動作が可能なＣＭＩＳデバイスを実現した。 （もっと読む）

【課題】 高誘電率ゲート絶縁膜とメタルゲート電極を用いたメタルゲートＣＭＯＳの製造方法を簡略化する。
【解決手段】 高誘電率ゲート絶縁膜６上にシリコン膜７を形成し、ＰＭＯＳ領域のシリコン膜７のみを選択的に窒化してＳｉＮ膜９に置換する。そしてＮＭＯＳ領域上のシリコン膜７及びＰＭＯＳ領域上のＳｉＮ膜９上にキャップ膜としてのＬａ（Ｏ）膜１１及びメタル電極のＷ膜１２を形成した後、加熱処理して、Ｌａ（Ｏ）膜１１のＬａ元素をＮＭＯＳ領域の高誘電率ゲート絶縁膜に拡散させる。この際、ＰＭＯＳ領域においては、ＳｉＮ膜９によりＬａ元素の拡散をブロックする。これにより、ＮＭＯＳＦＥＴとＰＭＯＳＦＥＴの作りわけを容易に行える。また、窒化されやすい高誘電率ゲート絶縁膜６であれば、シリコン膜７を省略して、窒化処理によりＰＭＯＳ領域の高誘電率ゲート絶縁膜６だけを選択的に窒化してもよい。 （もっと読む）

【課題】絶縁耐圧を向上可能な構造のショットキバリアダイオードを提供する。
【解決手段】ショットキバリアダイオードのｎ⁻型窒化ガリウム系半導体層１９は、主面１１ａを有する基板１１と、側面１９ｄと上面１９ｃを有しており順メサ形状の第１の半導体領域１９ａを含み基板１１の主面１１ａ上に設けられている。絶縁膜２１ａは、記ｎ⁻型窒化ガリウム系半導体層１９の第１の半導体領域１９ａ上に位置する開口２１ｂを有しており、基板１１の主面１１ａ及びｎ⁻型窒化ガリウム系半導体層１９上に設けられている。電極２３は、絶縁膜２１ａの開口２１ｂを介して第１の半導体領域１９ａにショットキ接触２５を成すショットキ導電部２３ａと絶縁膜２１ａ上に設けられショットキ導電部２３ａを囲うフィールドプレート導電部２３ｂとを有する。第１の半導体領域１９ａの側面１９ｄは、順メサ形状を成すように傾斜している。 （もっと読む）

【課題】
深さ方向の圧縮応力を印加して、ＮＭＯＳトランジスタの性能を向上した半導体装置を提供する。
【解決手段】
ＣＭＯＳ型半導体装置用シリコン基板のＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域上方に多結晶シリコンのゲート電極を形成し、ゲート電極側壁上に第１サイドウォールスペーサを形成し、ＮＭＯＳトランジスタ領域、ＰＭＯＳトランジスタ領域に選択的にイオン注入を行ない、第１サイドウォールスペーサに整合した低抵抗ソース／ドレイン領域を形成する際、ＮＭＯＳトランジスタ領域においてはゲート電極の上部をアモルファス化し、少なくともＮＭＯＳトランジスタ領域において第１サイドウォールスペーサを実質的に除去し、ゲート電極を覆ってキャップ膜を形成し、低抵抗ソース／ドレイン領域の活性化を行うと共にアモルファス化されたゲート電極の再結晶化を行う熱処理を行ない、キャップ膜を異方性エッチングして第２サイドウォールスペーサに加工する。 （もっと読む）

【課題】結晶性、層数を制御する。
【解決手段】基板１１上に絶縁層１２を介して形成した活性層１３にフラーレン分子１４を堆積する工程と、活性層１３およびフラーレン分子１４を加熱して炭化物層１５を形成する工程と、炭化物層１５をさらに加熱する工程と、を有するグラフェンシート１６の製造方法によって、基板１１上に絶縁層１２を介して形成した活性層１３にフラーレン分子１４が堆積され、活性層１３およびフラーレン分子１４を加熱して炭化物層１５が形成され、炭化物層１５がさらに加熱されて、ドメイン数が少なく高い結晶性を持つグラフェンシート１６が形成される。 （もっと読む）

【課題】電極の接触抵抗の低減によって高性能化した半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、半導体基板上に第１の金属を堆積する工程と、第１の熱処理により第１の金属と半導体基板を反応させて、前記ゲート電極両側の前記半導体基板表面に金属半導体化合物層を形成する工程と、金属半導体化合物層中に、Ｓｉの原子量以上の質量を有するイオンをイオン注入する工程と、金属半導体化合物層上に第２の金属を堆積する工程と、第２の熱処理により、第２の金属を金属半導体化合物層中に拡散させることで、金属半導体化合物層と半導体基板の界面に、第２の金属を偏析させて界面層を形成する工程を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ｐＭＯＳＦＥＴとｎＭＯＳＦＥＴとの間で異なる所望のしきい値を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】第１のゲート電極層上および第２のゲート電極層上に、第１の金属含有層９を形成し、この第１の金属含有層上方に感光性有機膜を含む膜１０を形成し、第１のゲート電極層上方に位置する感光性有機膜を含む膜を選択的に除去することにより、第１の金属含有層のうち第１のゲート電極層上方に位置する部分を露出させ、感光性有機膜を含む膜上および第１の金属含有層上に第２の金属含有層１９を形成し、加熱処理により、第１の金属含有層および第２の金属含有層に含有された金属と第２のゲート電極層とを反応させて、第２のゲート電極層を合金化するとともに、加熱処理により、第１の金属含有層に含有された金属と第２のゲート電極層とを反応させて、第２のゲート電極層を合金化する。 （もっと読む）

【課題】 ソース／ドレイン領域にシリコン層を成長する半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、半導体基板上にゲート絶縁層，ポリシリコン層の積層を形成する工程と、前記ポリシリコン層の表面に第１の加速エネルギでｐ型不純物を高濃度にドープする工程と、前記ポリシリコン層，ゲート絶縁層をパターニングし，ゲート電極を形成すると共に，その両側に基板シリコン表面を露出する工程と，前記露出した基板シリコン表面に前記第１の加速エネルギより高い第２の加速エネルギでｐ型不純物を深くイオン注入する工程と、シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を有する。 （もっと読む）

【課題】 ゲート絶縁膜が大気やメタル電極のエッチング液等に曝されて劣化することなく、仕事関数の異なるｎＭＯＳ、ｐＭＯＳに適したメタルゲートＭＩＳＦＥＴを含む半導体装置の製造方法を提供する。
【解決手段】 メタル電極を有するｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタを備えた半導体装置の製造方法であって、単結晶シリコン基板１００上に設けられたゲート絶縁膜１０２と、ゲート絶縁膜１０２上に設けられた第一の金属膜１０３、第二の金属膜１０４、第三の金属膜１０５、導電層１０６を備えたゲート電極１０８とを備えた構造であって、熱工程によって第二の金属膜１０４の構成元素を第一の金属膜１０３を通してゲート絶縁膜１０２中へ拡散させることによって、ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタそれぞれに適した仕事関数に変化させる。 （もっと読む）

【課題】
下地との優れた密着性を有し、銅やシリコンの拡散を防止し低抵抗銅配線を備えた液晶画像表示装置を提供する。
【解決手段】
アモルファスシリコン等を形成した基板上に、窒化物の生成自由エネルギが負の金属を添加した銅−金属合金ターゲットを用いて窒素＋アルゴン雰囲気で金属元素と窒素とを含有する銅を主成分とする合金層を形成する。次にアルゴンのみで銅と金属の合金膜を成膜することで拡散バリアを有する金属元素を含有する銅を主成分とする合金膜と、金属元素と窒素とを含有する銅を主成分とする合金膜との積層配線を形成する。 （もっと読む）

【課題】 構造の接点抵抗を改善した、すなわち低下させた半導体構造を提供する。
【解決手段】 自己組織化・ポリマー技術を用いて、半導体構造の導電性コンタクト領域に存在する材料内に少なくとも１つの配列されたナノサイズ・パターンを形成する。配列されたナノサイズ・パターンを有する材料は、相互接続構造または電界効果トランジスタの半導体ソースおよびドレイン領域の導電材料である。接点領域内に整列ナノサイズ・パターニング材料が存在することによって、以降の接点形成のための全領域（すなわち界面領域）が拡大し、これによって構造の接点抵抗が低下する。接点抵抗の低下により、構造を通る電流が改善する。上述のことに加えて、本発明の方法および構造では、接合領域が不変のままであるので、構造の接合容量は影響を受けない。 （もっと読む）

【課題】チャネル領域に格子歪を導入したＭＩＳＦＥＴを有する半導体装置の製造方法に関し、効率よくチャネル領域に格子歪みを導入してＭＩＳＦＥＴ特性を向上しうる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に、ポリシリコンよりなるゲート電極２６ｎを形成し、ゲート電極２６ｎの側壁部分にサイドウォールスペーサ２８，３８，４０を形成し、ゲート電極２６ｎの上端部がサイドウォールスペーサ２８，３８，４０の上端部よりも低くなるように、ゲート電極２６ｎをエッチングし、ゲート電極２６ｎの一部をアモルファス化しゲート電極２６ｎを覆うようにキャップ絶縁膜を形成し、アモルファス化したゲート電極２６ｎを再結晶化するための熱処理を行う。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上にゲート電極膜２を形成し、前記ガラス基板１およびゲート電極膜２の上に窒化珪素膜３を形成し、前記窒化珪素膜３の上にアモルファスＳｉ膜４を形成し、前記アモルファスＳｉ膜４の上に燐ドープアモルファスＳｉ膜４´を形成し、前記燐ドープアモルファスＳｉ膜４´の上にバリア膜を形成し、前記バリア膜の上に純銅または銅合金膜８からなるドレイン電極膜５およびソース電極膜６を形成し、前記ドレイン電極膜５およびソース電極膜６の上に窒化珪素膜３´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Ｓｉ、燐、Ｃｕおよび酸素からなり、必要に応じてその他の元素を含有するＣｕ燐ドープ酸化ケイ素膜１２´で構成されていることを特徴とする。 （もっと読む）

【課題】半導体デバイス中に金属ゲルマナイド層を形成する過程で、ピット、過成長、または突出物のような欠陥を防止する方法を提供する。
【解決手段】少なくとも１つのゲルマニウム層の領域がその上に露出した基板を提供する工程と、基板とゲルマニウム領域の上に、適当な金属を堆積させる工程と、金属の上に、シリコン酸化物含有層、シリコン窒化物層、チタン窒化物層、タンタル窒化物層、またはタングステン層からなるキャップ層を形成する工程と、次に、金属ゲルマナイドを形成するためにアニールを行う工程と、次に、キャップ層を選択的に除去する工程と、次に、未反応金属を選択的に除去する工程と、を含み、キャップ層の形成に用いられる温度は、アニール温度より低い方法。 （もっと読む）

【課題】ＧａＮ系半導体装置において、金属コンタクトの接触抵抗を低減する。
【解決手段】ＮおよびＧａを含む半導体層と、半導体層にオーミック接続される導電層と、半導体層と導電層との界面に金属が分布して存在する金属分布領域と、半導体層に金属の原子が侵入して存在する金属侵入領域と、を備える半導体装置を提供する。金属分布領域および金属侵入領域は、半導体層の上層に金属を主成分とする金属層、金属の拡散を防止する拡散防止層および導電層を順次形成して、金属層、拡散防止層および導電層を熱処理することにより形成されるものとすることができる。 （もっと読む）

【課題】ＭＯＳトランジスタに十分な応力（ストレス）が加える半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、半導体基板１００と、半導体基板１００上に備えられたゲート電極１１４およびゲート電極１１４の側壁面に備えられたスペーサ１１６を含むゲート構造物１１０と、ゲート構造物１１０の両側の半導体基板１００内に形成されたソース／ドレーン領域１０２と、ゲート構造物１１０上エッチング停止膜１３０と、を含み、エッチング停止膜１３０は、スペーサ１１６上の第１領域１３０＿１およびゲート電極の上面上の第２領域１３０＿２を含み、第１領域１３０＿１の厚さは、第２領域１３０＿２の厚さの８５％以下である。 （もっと読む）