製造コストを低減する簡易化された製造プロセスおよび得られる両面型太陽電池（BSC）を提供する。当該BSCは、例えばリン拡散工程などによって形成された、基板（101）の前面に位置する活性領域（103）を備える。リン拡散の場合にはPSGを除去し、前面接合を絶縁した後、誘電体層（105／107）を前面および裏面に被着する。接触グリッド（109／111）は、例えば、スクリーン印刷によって形成される。裏面誘電体を被着する前に金属グリッドを裏面に適用してもよく、当該裏面接触グリッドは、金属グリッドに対して位置合わせされ、接触を焼成する間に該金属グリッドと合金化する。

（もっと読む）

【目的】
ｐ型ＺｎＯ系化合物半導体の電極の剥離が生じず高い接着性を有するとともに良好なオーミック接触を有するコンタクト電極の形成方法、当該電極が形成されたＺｎＯ系化合物半導体素子及びその製造方法を提供する。
【解決手段】
ｐ型ＺｎＯ系半導体層上に、Ｎｉ及びＣｕの少なくとも１つを含むコンタクト金属層を形成する工程と、無酸素雰囲気下で上記コンタクト金属層及びｐ型ＺｎＯ系半導体層の熱処理を行い、コンタクト金属層の表面に金属相の層を残存させるとともに、ｐ型ＺｎＯ系半導体層及びコンタクト金属層間の界面にｐ型ＺｎＯ系半導体層の元素及びコンタクト金属層の元素からなる混合層を形成する熱処理工程と、を有する。 （もっと読む）

【課題】 自己整合型ショットキー・ダイオード及びその製造方法を提供する
【解決手段】 ショットキー障壁ダイオードは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板内の第２の導電型のドーピングを有するドープ保護環（リング）を含み、さらにダミー・ゲート電極の一方の側の、第２の導電型とは反対型の第１の導電型のドーピングを有する第１導電型ドープ半導体領域を含み、そしてショットキー障壁構造部は他方の側がドープ保護環により囲まれる。ショットキー障壁領域は、側部をダミー・ゲート電極及びドープ保護環により囲むことができる。ドープ保護環は、第２の導電型のドーピングを有するゲート側第２導電型ドープ半導体領域の非金属化部分を含む。ショットキー障壁領域は、側部を、ゲート側ドープ半導体領域及びＳＴＩ側ドープ半導体領域を含むドープ保護環により囲むことができる。ショットキー障壁ダイオードの設計構造体もまた提供する。 （もっと読む）

【課題】薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナスシフトを予防すること。
【解決手段】薄膜トランジスタ１５０は、ソース電極層１０７ａ及びドレイン電極層１０７ｂと酸化物半導体層１０３の間にバッファ層１０６が設けられている。バッファ層１０６は、酸化物半導体層１０３の中央部上に、絶縁体若しくは半導体である金属酸化物層１０５を有する。金属酸化物層１０５は、酸化物半導体層１０３への不純物の侵入を抑制する保護層として機能する。そのため、薄膜トランジスタ１５０のオフ電流の増加、又はしきい値電圧のマイナスシフトを予防することができる。 （もっと読む）

【目的】
ｐ型ＺｎＯ系化合物半導体の電極の剥離や金属の凝集が生じず高い接着性を有するとともに良好なオーミック接触を有するコンタクト電極の形成方法及び当該電極が形成されたＺｎＯ系化合物半導体素子の製造方法を提供する。
【解決手段】
基板上にｎ型ＺｎＯ系半導体層及びｐ型ＺｎＯ系半導体層を含む積層体をｐ型ＺｎＯ系半導体層が表面に形成されるように形成する工程と、ｐ型ＺｎＯ系半導体層をその表面温度が２５０℃ないし５００℃の範囲内で熱処理する工程と、５５０℃未満の温度で、ｐ型ＺｎＯ系半導体層上にｐ側電極金属を上記熱処理の後に形成する工程と、ｎ型ｎ型ＺｎＯ系半導体層上にｎ側電極金属を形成してＺｎＯ系半導体素子を形成する工程と、からなる。 （もっと読む）

【課題】カーバイド化する金属を用いて、あるいはカーバイド化する金属とシリサイド化する金属とを組み合わせてオーミック電極を形成する際に、より低抵抗化ができるＳｉＣ半導体装置の製造方法を提供する。
【解決手段】ｎ⁺型基板１の表面側に素子構造や表面電極を形成した後、ｎ⁺型基板１の裏面１ｂに、カーバイドを生成する金属を含む金属薄膜５０を形成する金属薄膜形成工程を実施したのち、金属薄膜５０とＳｉＣに含まれるＣとを反応させてカーバイド層７０を形成する電極形成工程を実施し、その後、カーバイド層７０の表面に生じたシリコン粒子やシリコンの酸化物を除去する除去工程を行うことにより、カーバイド層７０を含むドレイン電極１１を形成する。 （もっと読む）

【課題】酸化物半導体層をチャネル層として適用するトランジスタにおいて、特性のばらつきを低減すると共に、酸化物半導体層とソース電極層及びドレイン電極層とのコンタクト抵抗を低減することを課題とする。
【解決手段】チャネル層を酸化物半導体で設けるトランジスタにおいて、酸化物半導体層の領域のうち、ソース電極層とドレイン電極層の間に位置しチャネルが形成される領域を少なくとも非晶質構造で設け、ソース電極層及びドレイン電極層等の外部と電気的に接続する領域を結晶構造で設ける。 （もっと読む）

【課題】所望のシリサイド膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】第１の加熱温度の第１の加熱処理により、ソース・ドレイン拡散層３のシリコンとソース・ドレイン拡散層上の第１の金属とを反応させて、ソース・ドレイン拡散層の上部をシリサイド化してシリサイド膜を形成し、素子分離絶縁膜の上の第１の金属膜の表面上に第１の金属よりも融点が高い高融点金属である第２の金属を堆積して、少なくとも第１の金属膜の表面を被覆するように第２の金属膜を形成し、第２の加熱温度の第２の加熱処理により、少なくとも第１の金属膜の表面を第２の金属膜と反応させて、合金膜１０６ａを形成し、第１の加熱温度および第２の加熱温度よりも高い第３の加熱温度の第３の加熱処理により、シリサイド膜のシリコンの濃度を増加させ、合金膜、第１の金属膜の未反応部分、および、第２の金属膜の未反応部分を選択的に除去する。 （もっと読む）

【課題】デュアルゲート電極構造のＭＯＳトランジスタにおいて、閾値電圧シフト及びばらつきを抑えることができる半導体装置及びその製造方法を提供すること。
【解決手段】半導体基板上にＰ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタを備える半導体装置において、Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタは、それぞれチャネル極性と同極のポリゲート電極を備えたデュアルゲート構造のＭＯＳトランジスタであって、デュアルゲート型ＭＯＳトランジスタのポリゲート電極が、ゲルマニウムからなる第１のポリゲート電極層と、ゲルマニウムとシリコンとが混在した第２のポリゲート電極層と、シリコンからなる第３のポリゲート電極層と、を順次備えた積層構造を有している。 （もっと読む）

【課題】ソース電極およびドレイン電極の表面モフォロジーおよび延性を向上させて耐圧を向上させ、オン抵抗の増加を抑制した化合物半導体装置、その製造方法を提供する。
【解決手段】化合物半導体装置１は、ソース領域２１およびドレイン領域２５が形成される化合物半導体層１０（第２化合物半導体層１２）と、ソース領域２１およびドレイン領域２５にそれぞれ対応して形成されたソース電極２２およびドレイン電極２６とを備える。ソース領域２１およびドレイン領域２５は、化合物半導体層１０に対してオーミック性を有する領域形成用オーミック金属によって形成され、ソース電極２２およびドレイン電極２６は、領域形成用オーミック金属２０ｒ、２４ｒを除去した領域へ新たに形成されソース領域２１およびドレイン領域２５に対してオーミック性を有する電極形成用オーミック金属２２ｍ、２６ｍによって形成されている。 （もっと読む）

【課題】歪みチャネルを用いた場合のリーク電流を低減することができ、不良の発生を抑制して歩留まりの向上をはかる。
【解決手段】半導体基板１０上に設けられた、基板１０とは格子定数の異なる合金半導体からなる下地層２０と、下地層２０上に設けられた、下地層２０とは格子定数が異なり、チャネル長方向及びチャネル幅方向の一方に引っ張り応力、他方に圧縮応力が付与されたチャネル半導体層３０と、チャネル半導体層３０を挟むように下地層２０上に設けられたソース・ドレイン領域６０，７０と、チャネル半導体層３０上にゲート絶縁膜４０を介して設けられたゲート電極５０とを備えた電界効果トランジスタであって、下地層２０は、ソース・ドレイン領域６０，７０の下部に形成される空乏層６１，７１が下地層２０内に収まる厚さよりも厚く形成され、且つ熱平衡臨界膜厚よりも薄く形成されている。 （もっと読む）

【課題】低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を備えた炭化珪素半導体装置を提供する。
【解決手段】ＳｉＣ単結晶基板１上のＮ型エピタキシャル層２に対するショットキー金属部８と、Ｎ型エピタキシャル層に設けられたｐ型炭化珪素単結晶４に対するオーミック性電極５とを備える。オーミック性電極は、少なくともチタンとアルミニウムと珪素とを含む合金層を有する。合金層のチタンとアルミニウムと珪素との割合が、Ａｌ：４０〜７０質量％、Ｔｉ：２０〜５０質量％、Ｓｉ：１〜１５質量％である。 （もっと読む）

開示の実施形態は、ＭＯＳチャネル領域に一軸性歪みを与える金属ソース／ドレイン及びコンフォーマル再成長ソース／ドレインを備えた、歪みトランジスタ量子井戸（ＱＷ）チャネル領域を含む。チャネル層の除去された部分が、チャネル材料の格子間隔とは異なる格子間隔を有するジャンクション材料で充填されることで、量子井戸の頂部バリア層及び底部バッファ層によってチャネル層に発生される二軸性歪みに加えて、一軸性歪みがチャネルに発生される。
（もっと読む）

シリコン太陽電池を含む光電池と、このような光電池を作製するための方法と組成物が提供される。ｐ型シリコンベースとｎ型シリコン層を有するシリコン基板に、窒化シリコン層、窒化シリコン層と接触する交換金属および、交換金属と接触する非交換金属が提供される。このアセンブリを焼成して、シリコン基板上に金属シリサイドの接点と、金属シリサイドの接点と接触する導電性金属電極を形成する。交換金属はニッケル、コバルト、鉄、マンガニーズ、モリブデンおよびそれらの組み合わせからのものであり、非交換金属は銀、銅、錫、ビスマス、鉛、アンチモン、ヒ素、インジウム、亜鉛、ゲルマニウム、金、カドミウム、ベリリウムおよびそれらの組み合わせからのものである。
（もっと読む）

【課題】 III族窒化物の半導体層の少なくとも一方の表面に半導体層との接着性が向上した積層電極を提供すること。
【解決手段】 積層電極形成方法は、第１工程と第２工程と第３工程を備えている。第１工程では、半導体層８０の裏面８２に、Ｍｇ又はＣｒの第１金属膜３８を形成する。第２工程では、その第１金属膜３８上に、Ａｌの第２金属膜３６を形成する。第３工程では、その第２金属膜３６上に、Ｃｕの第３金属膜３４を形成する。 （もっと読む）

【課題】透明導電性酸化物からなる電極は半導体装置の作成工程中に加わる加熱処理により結晶化し易い。結晶化により表面凹凸が大きくなった電極を用いた薄膜素子は、短絡が起こり易く、素子の信頼性が低下してしまう。加熱処理しても結晶化が進まない透光性を有する導電性酸窒化物およびその作成方法を提供することを課題とする。
【解決手段】水素原子を不純物添加したインジウム、ガリウム、及び亜鉛を含む酸窒化物が３５０℃で加熱しても結晶化しない透光性を有する導電膜であることを見いだし、課題の解決に至った。 （もっと読む）

【課題】シリコンへのオーミック接合が得られると共に、シリコン中への元素の拡散を抑制できる配線構造及び配線構造の製造方法を提供する。
【解決手段】本発明に係る配線構造１ａは、シリコン層１０と、シリコン層１０上に設けられ、ニッケル（Ｎｉ）が添加された銅合金からなる下地層２０と、下地層２０上に設けられる銅層３０とを備え、シリコン層１０と下地層２０との界面を含む領域でＮｉが濃化することにより、電気導電性を有する拡散バリア層２５が形成される。 （もっと読む）

【課題】シリコンへのオーミック接合が得られると共に、シリコン中への元素の拡散を抑制できる配線構造及び配線構造の製造方法を提供する。
【解決手段】本発明に係る配線構造１ａは、シリコン層１０と、シリコン層１０上に設けられ、マンガン（Ｍｎ）が添加された銅合金からなる下地層２０と、下地層２０上に設けられる銅層３０とを備え、シリコン層１０と下地層２０との界面を含む領域でＭｎが濃化することにより、電気導電性を有する拡散バリア層２５が形成される。 （もっと読む）

【課題】
良好な特性を有するスタガ型の多結晶Ｓｉ−ＴＦＴ構造と、ディスプレイの大型化に有利な低抵抗配線構造を両立でき、低コストで高画質の表示装置を提供する。
【解決手段】
マトリックス状に配置された複数の画素を駆動するＴＦＴをスタガ型の多結晶Ｓｉ−ＴＦＴで構成し、該ＴＦＴのチャネルを形成する多結晶Ｓｉ層４より下層に位置する電極配線２を、希土類元素を添加元素として含むＡｌ合金からなる第一の合金層２ａと、希土類元素と高融点金属とＡｌとの合金からなり、前記第一の層の上層に位置する第二の合金層２ｂとの積層構造とすることで、多結晶Ｓｉ形成時の高温に耐え得る低抵抗配線構成とした。 （もっと読む）

【課題】得られる電極の適切な電気的性能と基板との密着性を確保する。
【解決手段】導電性組成物は、銀粉末と、Ｂｉ₂Ｏ₃，Ｂ₂Ｏ₃，ＺｎＯ及びアルカリ土類金属酸化物を含む無鉛ガラス粉末と、有機物からなるビヒクルとを含み、窒化ケイ素層１１を貫通してｎ型半導体層１２と導通する電極１３を形成する導電性組成物である。アルカリ土類金属酸化物の組成物中の比率が１０モル％以上５０モル％以下である。ガラス粉末の塩基度が０．３以上０．８以下であって、ガラスの転移点が３００℃〜４５０℃であることが好ましい。Ｂｉ₂Ｏ₃の組成物中の比率が１０モル％以上６５モル％以下であり、Ｂ₂Ｏ₃の組成物中の比率が２０モル％以上５０モル％以下であり、ＺｎＯの組成物中の比率が０．１モル％以上５０モル％以下であることが更に好ましい。アルカリ土類金属酸化物が、ＭｇＯ、ＢａＯ、ＣａＯ、ＳｒＯからなる群より選ばれた１又は２以上を含むことができる。 （もっと読む）