【課題】オン電圧が低くかつ逆方向リーク電流が小さな整流素子と、その整流素子を用いることによって低損失かつ高効率で動作することができる電力変換装置を提供する。
【解決手段】整流素子は、第１の窒化物半導体層３を備えている。第１の窒化物半導体層３上には第１の窒化物半導体層３よりも禁制帯幅が広い第２の窒化物半導体層４が形成されている。第２の窒化物半導体層４上には第１のアノード電極６が形成されている。さらに、第１のアノード電極６の下方の位置の第１窒化物半導体層３および第２窒化物半導体層４にフッ素導入領域９が形成されている。 （もっと読む）

【課題】ワイドバンドギャップ半導体層上に形成されるオーミック電極を有する電子デバイスであって、高温かつ短時間のアニール処理によっても、従来のオーミック電極並に低いコンタクト抵抗を有するオーミック電極を備えた、小型・高性能のワイドバンドギャップ半導体電子デバイスを提供する。
【解決手段】基板上に形成されたワイドバンドギャップ化合物半導体からなる層の上に形成され、該ワイドバンドギャップ化合物半導体からなる層の側から、少なくとも密着層とオーミック層と酸化防止層とをこの順序で含む電極を少なくとも１つ有する電子デバイス。好ましくは、オーミック層と酸化防止層との間に相互拡散防止層を有し、酸化防止層はＡｕからなる層とＷからなる層をこの順で含む。 （もっと読む）

【課題】ゲート絶縁膜上にｐＭＯＳ電極材料として金属電極を形成する際に金属膜中からゲート絶縁膜へ拡散する炭素成分を抑制し、固定電荷要因を下げることができる半導体装置及びその製造方法を提供することである。
【解決手段】半導体装置の製造方法は、半導体基板１００上にゲート絶縁膜１０１を形成する工程と、ゲート絶縁膜上に薄いシリコン層１０２を形成する工程と、この薄いシリコン層上にゲート絶縁膜界面での仕事関数が所定範囲内の値となる金属膜１０３を形成する工程と、を備えたものである。 （もっと読む）

【課題】例えば、ＴＦＴ等の半導体素子と導電膜との接続抵抗を低減する。
【解決手段】図１２（ｆ）に示すように、第１低抵抗層を７５０乃至８５０°の温度下で３０秒乃至１２０秒間熱処理することによって、第２低抵抗層１１１を形成する。第２低抵抗層１１１は、第１低抵抗層１１１ａの格子構造が熱エネルギーによって転位してなるＣ５４等の転位層であり、第１低抵抗層１１１ａより電気抵抗が低い。続いて、第２低抵抗層１１１の表面、コンタクトホール６８１の内壁面及び第２層間絶縁膜４２の表面に上述した三層膜８２を形成する。これにより、アルミニウム層８２ａを含む三層膜８２は、第２低抵抗層１１１を介して高濃度ソース領域１ｄに電気的に接続される。したがって、第２低抵抗層１１１を形成することなく、直接高濃度ソース領域１ｄに三層膜８２を接続する場合に比べて、三層膜８２及び高濃度ソース領域１ｄの接続抵抗を低減できる。 （もっと読む）

【課題】金属膜と絶縁膜との反応物の生成を抑制し、良好な電気的特性を備える半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０は、基板１１と、半導体層１２と、絶縁膜１３と、保護膜１５と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、を備える。半導体装置１０は絶縁膜１３の少なくとも上面を覆うように形成された保護膜１５を備えることによって、ソース電極２１とドレイン電極２２とに含まれるアルミニウムと絶縁膜１３とが反応することを抑制することができ、電極の抵抗増加、電流コラプスの増加を抑え、良好な電気的特性を備える。 （もっと読む）

【課題】ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴとの間で異なる所望のしきい値を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板上にＨｆ、 Ｚｒの少なくとも１つと、Ｓｉ、Ｏ、Ｎを含むゲート絶縁膜を形成し、第１、第２のゲート電極層を形成し、第１のゲート電極層上および第２のゲート電極層上に、第１の金属含有層を形成し、第２の金属含有層を形成し、保護膜を形成し、保護膜を選択的に除去し、残存する保護膜をマスクとして、第１の金属含有層および第２の金属含有層を選択的に除去し、第１の金属含有層および第２の金属含有層が選択的に除去された第２のゲート電極層上に、第３の金属含有層を成膜し、加熱処理により、第１のゲート電極層を合金化するとともに、第２のゲート電極層を合金化し、異なる組成のゲート電極を形成する。 （もっと読む）

【課題】電極形成工程を複雑化することなく、ＢｅＯ膜を除去し優れた接合性を有するｐ側電極を形成することが可能な半導体素子の製造方法を提供することを目的とする。
【解決手段】本発明の半導体素子の製造方法によれば、ＡｕＢｅ層５を有するｐ側電極１８、１８ａ、１８ｂの表面にオーミック特性付与時の熱により生成されるＢｅＯをエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極１８、１８ａ、１８ｂを形成することができる。 （もっと読む）

【課題】良好な半導体装置およびそのような半導体装置を作製するための良好な方法を提供する。
【解決手段】半導体装置は、主電極（４）と主電極（４）に接触した誘電体（３）を含み、主電極（４）は、所定の仕事関数を有する材料と、主電極（４）の材料の仕事関数を予め決められた値に向かって変調する仕事関数変調元素（６）とを含み、更に、主電極（４）は、仕事関数変調元素（６）が誘電体（３）に向かっておよび／または誘電体（３）中に拡散するのを防止する拡散防止ドーパント元素（５）を含む。 （もっと読む）

【課題】半導体デバイスなどにおけるＳｉ／金属界面では接合リークを抑制すべく、Ｓｉ基板と、これに隣接して形成される金属層との界面平坦性を確保した半導体積層膜を提供する。
【解決手段】（１００）Ｓｉ基板と、この（１００）Ｓｉ基板上に形成された、（１１１）配向のＮｉＳｉ多結晶膜とからなる半導体積層膜を構成する。これによって、（１００）Ｓｉ基板と（１１１）配向のＮｉＳｉ多結晶膜との界面平坦性を確保することができる。 （もっと読む）

【課題】P型コンタクト層とP型電極との間のコンタクト抵抗が低抵抗なP型電極を有する窒化物半導体装置およびその製造方法を得ることを目的としてる。
【解決手段】本発明の窒化物半導体装置は、P型コンタクト層１と、P型コンタクト層１上に設けられたP型電極とを備える。P型電極は、P型コンタクト層１上に設けられたAuGa膜２と、AuGa膜２上に設けられたAu膜３と、Au膜３上に設けられたPt膜４と、Pt膜４上に設けられたAu膜５とを備え、AuGa膜２とAu膜３との合計膜厚に対するAuGa膜２の膜厚の比が１２％以上４６％以下となる。 （もっと読む）

【課題】 制御電極のリーク電流、周波数分散の抑制とチップの小型化、低オン抵抗化できる窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上にｎ型ＧａＮ層からなる高濃度の第１の窒化物半導体層と、第２の窒化物半導体層と、高濃度の第３の窒化物半導体層を積層形成し、ソース電極以外の領域を凹状に除去し、露出する第２の窒化物半導体層の側壁及び底面にゲート電極を形成する。基板裏面から第３の窒化物半導体層に接続するドレイン電極を形成する。ソース電極、ゲート電極を微結晶構造のＧａＮ層上に形成することもできる。 （もっと読む）

【課題】適切なトランジスタ閾値電圧を与えるメタルゲート電極を有し、比較的簡単な製造工程により製造することのできる半導体装置、およびこれを実現可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置は、シリコンを含む半導体基板と、前記半導体基板上に形成された比誘電率が８以上の高誘電材料からなる第１、および第２のゲート絶縁膜と、前記第１のゲート絶縁膜上に形成されたジャーマナイドからなる第１のゲート電極と、前記第２のゲート絶縁膜上に形成されたシリサイドからなる第２のゲート電極と、を備える。 （もっと読む）

本発明は、半導体デバイス（１）の製造中に、少なくとも一つの半導体デバイス層（４）から該半導体デバイス層（４）を用いて不純物を除去する方法を提供し、上記少なくとも一つの半導体デバイス層（４）は、化合物半導体材料及び／又はゲルマニウムを備え、少なくとも一つの半導体デバイス層（４）を準備した後、半導体デバイス（１）の製造中に実行される各加熱工程は、９００℃以下の温度で、５分以下の時間により決定される低サーマルバジェットを有する。上記方法は、半導体デバイス層（４）よりも不純物に関して高い溶解度を有するゲルマニウム・ゲッタリング層（３）を設けることを備え、ゲルマニウム・ゲッタリング層（３）は、少なくとも一つの半導体デバイス層（４）に直接又は間接に接触して少なくとも部分的に設けられ、これにより、不純物は、少なくとも一つの半導体デバイス層（４）からゲルマニウム・ゲッタリング層（３）へ拡散することができる。本発明は、また、発明の実施態様による不純物の除去方法を用いて半導体デバイスを形成する方法を提供し、及びそれにて得られる半導体デバイスを提供する。
（もっと読む）

【課題】裏面側のチッピングや、ウェーハの反りを抑制する半導体装置及びその製造方法を提供する。
【解決手段】第１の主面と、第１の主面の反対側に設けられた第２の主面と、第１の主面側の表層部に設けられたチャネル形成領域と、を有する半導体層と、半導体層の第１の主面上におけるダイシングストリートより内側に設けられた第１の主電極と、半導体層の第２の主面上におけるダイシングストリートより内側に設けられた第２の主電極と、絶縁膜を介してチャネル形成領域に対向する制御電極と、を備えた。 （もっと読む）

【課題】 接合面の剥離やひび割れなどの不良を防止し、最終的な半導体発光素子の信頼性を向上させる。
【解決手段】
支持基板と、支持基板上方に形成され、第１の接続層と第２の接続層とを含む複合接続層と、複合接続層上方に形成された拡散バリア層と、拡散バリア層上方に形成された半導体積層構造と、拡散バリア層と半導体積層構造との間に形成された反射性電極層とを有する半導体発光素子であって、第１の接続層、第２の接続層の少なくともいずれかは共晶材料から構成され、拡散バリア層は、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である半導体発光素子を作製する。 （もっと読む）

【課題】高い信頼性と低い電気抵抗を有する配線構造を備えた半導体装置、およびその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成されたシリサイド層と、
前記シリサイド層上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記シリサイド層に前記コンタクト膜を介して電気的に接続された金属層と、前記金属層と前記層間絶縁膜との間に形成された拡散バリア膜と、を備え、前記コンタクト膜は、前記金属層に含まれる金属元素と、前記拡散バリア膜に含まれる金属元素と、前記シリサイド層に含まれる金属元素またはＳｉと、を少なくとも１つずつ含むことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】極めて簡易にｎ型トランジスタの素子特性を向上させることのできるポリゲートストレス技術を適用してｎ型トランジスタの素子特性の特性を改善を実現するも、ｐ型トランジスタの特性劣化を確実に防止し、しかも徒に工程数や製造コストの増加をもたらすことのない信頼性の高いＣＭＯＳトランジスタを実現する。
【解決手段】第１のポケット領域となるｐ型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜１３ａの下方においてソース側とドレイン側とで離間するような不純物種及び注入条件を用いる。一方、第２のポケット領域となるｎ型不純物のイオン注入により形成されるアモルファス領域が、多結晶シリコン膜１３ｂの下方においてソース側とドレイン側とで繋がるような不純物種及び注入条件を用いる。そして、ポリゲートストレス技術を実行する。 （もっと読む）

【課題】カーボンナノチューブFETの電流―電圧特性の変動を解消するカーボンナノチューブ構造体の製造方法及びその構造体からなるカーボンナノチューブFETを提供すること。
【解決手段】カーボンナノチューブ３と、前記カーボンナノチューブの表面を被覆する絶縁膜とからなるカーボンナノチューブ構造体の形成方法において、前記カーボンナノチューブを成長装置内で成長する第１の工程と、前記カーボンナノチューブを前記成長装置から取り出す前に、前記カーボンナノチューブの表面を絶縁膜で被覆する第２の工程とからなる。 （もっと読む）

【課題】簡易な方法で、所定の形状のタンタルと炭素を固相拡散接合を可能とし更に、タンタルと炭素を固相拡散接合を行う場所以外のタンタ表面に炭化物を形成することを可能とする。
【解決手段】タンタル若しくはタンタル合金と炭素基板とを真空熱処理炉内に設置し、前記タンタル若しくはタンタル合金表面に形成されている自然酸化膜であるＴａ₂Ｏ₅が昇華する条件下で熱処理を行い、前記Ｔａ₂Ｏ₅を除去した後、前記真空熱処理炉内に炭素源を導入して熱処理を行い、前記タンタル若しくはタンタル合金表面と炭素基板表面を固相拡散接合させると同時に、タンタルと炭素を固相拡散接合を行う場所以外のタンタル表面に炭化物を形成する。 （もっと読む）

【課題】エミッタ層にまでシリサイド化反応が進入するのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置（バイポーラトランジスタ１００）は、拡散層７と、拡散層７の表面上に形成され、金属と半導体との金属半導体化合物からなるコバルトシリサイド膜９ａと、拡散層７とコバルトシリサイド膜９ａとの間に形成され、コバルトシリサイド膜９ａから拡散される金属の透過を抑制する反応抑制層８とを備える。 （もっと読む）