【課題】ガードリングの形状や間隔はシュリンクレートに依存しないため、半導体装置の小型化を実現する。
【解決手段】対向配置された表面および裏面と、表面と裏面の間の側面とを備えた半導体基板１と、半導体基板１の表面側に設けられた能動領域２と、能動領域２を囲むように設けられた無端状のガードリング３と、半導体基板１の能動領域２上に設けられた表面電極４と、半導体基板１の裏面側に設けられた裏面電極５とを含み、表面電極４と裏面電極５との間に電圧が印加される縦型の半導体装置であって、半導体基板１の側面に沿って導電性領域が設けられる。 （もっと読む）

【課題】オン状態にすることが容易な半導体装置を提供する。
【解決手段】半導体チップ１０にＮ型ドリフト層１、Ｐ型ベース層２、Ｎ型エミッタ層３、Ｎ型バッファ層４、Ｐ型コレクタ層６、Ｎ型コンタクト層７が形成され、半導体チップ１０上にＰ型ベース層２及びＮ型エミッタ層３に接続されたエミッタ電極１１が設けられ、半導体チップ１０内にＮ型エミッタ層３及びＰ型ベース層２を貫きＮ型ドリフト層１内に進入したトレンチゲート電極１４が埋設され、半導体チップ１０とトレンチゲート電極１４との間にゲート絶縁膜１３が形成され、半導体チップ１０の下面上にＰ型コレクタ層６及びＮ型コンタクト層７に接続されたコレクタ電極１５が設けられたアノードショート型の半導体装置１０１において、Ｎ型バッファ層１とＰ型コレクタ層６及びＮ型コンタクト層７との間に、抵抗率がＮ型バッファ層４の抵抗率よりも高いＮ型高抵抗層５を設ける。 （もっと読む）

【課題】オン電流を増加させて駆動能力を大きくした半導体装置（ダブルゲート型薄膜トランジスタ）、この半導体装置を製造する半導体装置製造方法、この半導体装置を搭載したＴＦＴ基板、およびこのＴＦＴ基板を適用した表示装置を提供する。
【解決手段】半導体装置１は、絶縁性基板１０（絶縁性基板１１０）の上に形成された第１ゲート電極１１と、第１ゲート電極１１の上に形成された第１絶縁層１２と、第１絶縁層１２の上に形成された半導体層１３と、半導体層１３の一端に接続されたソース電極１５と、ソース電極１５に対向して半導体層１３の他端に接続されたドレイン電極１６と、半導体層１３の上に形成された第２絶縁層１７と、第２絶縁層１７の上に形成された第２ゲート電極１９とを備え、第１ゲート電極１１および第２ゲート電極１９の少なくとも一方は、透明導電性材料で形成され、透明電極を構成している。 （もっと読む）

【課題】プロセス工程数を増加させることなく、レイアウト面積が小さく且つ駆動能力が高いＭｕｌｔｉ−Ｆｉｎ型トランジスタを実現できるようにする。
【解決手段】半導体装置は、シリコンからなる基板１００の上に形成され、それぞれ互いに間隔をおき且つ並列に配置された直方体状の複数のソース拡散層１１０及び複数のドレイン拡散層１１１（Ｆｉｎ部）と、複数のＦｉｎ部の上に、各Ｆｉｎ部と交差すると共にそれぞれゲート絶縁膜１０５を介在させて形成されたゲート電極１０６とを有している。複数のＦｉｎ部における少なくとも一方の端部には、少なくとも２つのＦｉｎ部と電気的に接続されたソース拡散層部コンタクトプラグ１２０が形成されている。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力を開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】フリップチップ実装構造の半導体装置では、半導体基板（半導体チップ）裏面に抵抗を低減するための厚い金属層が設けられる。しかし、半導体チップの薄化が進むと、厚い金属層との応力の差により、半導体基板に反りが発生し、歩留まりが悪化する原因となっていた。
【解決手段】第１主面に動作領域が設けられ、第２主面に金属層が設けられる半導体基板（半導体チップ）の、少なくとも動作領域と一部重畳する第２主面側の半導体基板に凹部を設ける。これにより周辺部において第１の厚みを有し、凹部において第１の厚みより薄化された第２の厚みを有する半導体チップとする。周辺部が第１の厚みを有するため、第２主面側に厚い金属層を形成しても、半導体チップの反りを防止できる。 （もっと読む）

【課題】ＷＳｉ膜上にＳｉＯ₂膜を形成し、ＳｉＯ₂膜を緻密化するため成膜温度より高い温度でアニールを行った場合、ＳｉＯ₂膜中にクラックが入る欠陥が生じる場合がある。このクラックの発生を抑えるために、アニール時の温度変化速度を抑え、急激な熱膨張／熱収縮を避けているが、クラック欠陥を十分抑えられないという課題がある。
【解決手段】ＷＳｉ膜を用いた、走査線前駆体１１ｃをスパッタリングにより２００ｎｍの膜厚に堆積させる。そして、パターニング後、無機絶縁膜１００としてＳｉＯ₂膜を堆積する。そして、約７００℃で熱処理を行う。そして、無機絶縁膜１００を除去する。走査線前駆体１１ｃの改質に伴い、無機絶縁膜１００との間には応力が掛かっている。ここで、無機絶縁膜１００を除去することで、走査線前駆体１１ｃの改質に伴う応力をパターン側面を含めて開放することが可能となり、クラック欠陥の発生を抑えることが可能となる。 （もっと読む）

【課題】強度を保持しつつ、導通時の抵抗を低減可能な電力用の半導体装置を提供する。
【解決手段】半導体装置１０は、基板領域１と、基板領域１上に設けられ、炭化珪素を含む半導体材料からなり、複数の凹部が形成されたドリフト領域２と、側壁に配設されたアノード電極３と、凹部の側壁を挟んでアノード電極３と互いに対面するように側壁に配設され、かつ、アノード電極３と絶縁されたカソード電極４とを有する。 （もっと読む）

【課題】オン抵抗及びゲートリーク電流の小さいノーマリオフ特性を有し、且つ特性のばらつきが少ない電界効果半導体装置を提供する。
【解決手段】第１の半導体層４と、前記第１の半導体層上に配置され且つ前記第１の半導体層よりも格子定数が小さい材料で形成された第２の半導体層５ａと、前記第２の半導体層上に配置され且つ前記第１の半導体層よりも格子定数が小さい材料で形成された第３の半導体層５ｂとを備える主半導体領域と、前記主半導体領域上に配置された第１の主電極６と、前記主半導体領域上に配置された第２の主電極７と、前記主半導体領域上における前記第１の主電極と前記第２の主電極との間に配置され且つ前記第３の半導体層を貫通する凹部と、前記凹部上に配置される金属酸化物半導体膜１０と、前記金属酸化物半導体膜上に配置されるゲート電極８と、を備えることを特徴とする電界効果半導体装置。 （もっと読む）

【課題】温度変化による動作特性の低下を抑制する電界効果トランジスタ回路を提案する。
【解決手段】本発明の例に係る絶縁ゲート型電界効果トランジスタ回路は、拡散層をそれぞれ備える第１のソース／ドレイン４Ｓ，４Ｄと、チャネル領域上に設けられる第１のゲート絶縁膜２と、前記第１のゲート絶縁膜２上に設けられる第１のゲート電極３とを有する第１の電界効果トランジスタＴｒと、半導体基板１とショットキー接合を形成する金属層をそれぞれ備える第２のソース／ドレイン１４Ｓ，１４Ｄと、チャネル領域上に設けられる第２のゲート絶縁膜１２と、第２のゲート絶縁膜１２上に設けられる第２のゲート電極１３と、を具備し、第１のドレイン４Ｄと第２のドレイン１４Ｄとが並列に接続される。 （もっと読む）

【課題】 耐圧が高いトレンチ構造を有する半導体装置を製造する方法を提供する。
【解決手段】 トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチ内に電極が形成されており、電極と接する範囲のトレンチの壁面に絶縁膜が形成されている構造を有する半導体装置の製造方法であって、トレンチを形成する工程と、トレンチ内の下部に絶縁層を形成する工程と、絶縁層の上部のトレンチの壁面にマスク層を形成する工程であって、一方の壁面に形成されるマスク層と他方の壁面に形成されるマスク層の間の隙間の底部に絶縁層が露出するようにマスク層を形成する工程と、前記隙間の底部から、絶縁層を等方性エッチングすることによって、絶縁層の上面を凹状の曲面形状に形成する工程と、マスク層を除去する工程と、トレンチの壁面に絶縁膜を形成する工程と、トレンチ内に電極を形成する工程を有している。 （もっと読む）

【課題】 耐圧が高いトレンチ構造を有する半導体装置を製造する方法を提供する。
【解決手段】 トレンチ内の下部に絶縁層が形成されており、絶縁層の上部のトレンチ内に電極が形成されており、電極と接する範囲のトレンチの壁面に絶縁膜が形成されている構造を有する半導体装置の製造方法であって、トレンチを形成する工程と、トレンチ内の下部に絶縁層を形成する工程と、絶縁層の上部のトレンチの壁面にマスク層を形成する工程であって、一方の壁面に形成されるマスク層と他方の壁面に形成されるマスク層の間の隙間の底部に絶縁層が露出するようにマスク層を形成する工程と、前記隙間の底部から、絶縁層を等方性エッチングすることによって、絶縁層の上面を凹状の曲面形状に形成する工程と、マスク層を除去する工程と、トレンチの壁面に絶縁膜を形成する工程と、トレンチ内に電極を形成する工程を有している。 （もっと読む）

【課題】ゲート絶縁膜の侵食を抑制し、ＦＥＴの故障や不良の発生を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】基板１０上にＧａＮ系半導体層１５を形成する工程と、ＧａＮ系半導体層１５上に酸化アルミニウムからなるゲート絶縁膜１８を４５０℃以下の成膜温度で形成する工程と、ゲート絶縁膜１８の上面に保護膜１９を形成する工程、ゲート絶縁膜１８を熱処理する工程、及びゲート絶縁膜１８をプラズマ処理する工程のいずれか一つと、前記いずれか一つの工程の後に、ゲート絶縁膜１８を形成する工程の後のアルカリ溶液を用いた処理を実行する工程と、前記ゲート絶縁膜１８上にゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】半田凝固時の半田から保護膜への圧縮応力により電極を覆う部分の保護膜が割れることを低減することが可能な半導体装置を提供することを目的とする。
【解決手段】それぞれの上面が面一になるように形成された層間絶縁膜３７、エミッタ電極３８、及びゲート電極３９の上に形成される保護膜２と、保護膜２の上に形成され保護膜２に形成されるスルーホール６を介してエミッタ電極３８に接続されるエミッタ電極３とをさらに備えてトレンチゲート型の半導体装置を構成する。 （もっと読む）

【課題】エピタキシャル層のようにシリコン半導体基板に比べて抵抗率がより低い低抵抗率層への高周波信号の漏洩が抑制される高周波半導体回路装置を提供する。
【解決手段】半導体基板１の表面にエピタキシャル層３が形成され、その上に酸化膜４介在させて配線５が形成されている。半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、半導体基板１に電気的に接続される導通プラグ６が形成されている。酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。配線５は、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されている。導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。 （もっと読む）

【課題】低い接触抵抗と良好な表面状態とを併せ持つオーミック性電極を備えた炭化珪素半導体装置を提供する。
【解決手段】ＳｉＣ単結晶基板１上のＮ型エピタキシャル層２に対するショットキー金属部８と、Ｎ型エピタキシャル層に設けられたｐ型炭化珪素単結晶４に対するオーミック性電極５とを備える。オーミック性電極は、少なくともチタンとアルミニウムと珪素とを含む合金層を有する。合金層のチタンとアルミニウムと珪素との割合が、Ａｌ：４０〜７０質量％、Ｔｉ：２０〜５０質量％、Ｓｉ：１〜１５質量％である。 （もっと読む）

【課題】トレンチ金属酸化膜半導体素子及び終端構造を同時に製造するトレンチ金属酸化膜半導体素子及び終端構造の製造方法を提供する。
【解決手段】活性領域にトレンチ金属酸化膜半導体素子を形成するための複数の第１のトレンチ及び終端構造を形成するための第２のトレンチを形成する。次に、半導体基板の全領域にゲート酸化層を形成し、第１のトレンチ及び第２のトレンチに第１の導電材料を埋め込む。エッチバックプロセスを行い、余分な第１の導電材料を除去し、第２のトレンチにスペーサ１２２を形成するとともに、第１のトレンチのみに導電材料１４０を残す。次に、第１のトレンチ及び第２のトレンチに導電層間酸化層を形成する。次に、メサ表面１１５Ａ上のゲート酸化層を除去する。蒸着、リソグラフィック及びエッチングプロセスにより、終端構造酸化層１５０を形成する。第１の電極１６０Ａを所定の位置に形成する。 （もっと読む）

【課題】優れた電気伝導特性を安定して示すカーボンナノチューブ電界効果トランジスタを再現性よく製造することができる方法を提供すること。
【解決手段】まず、ＬＯＣＯＳ法によりシリコン基板のコンタクト領域に酸化シリコン膜を形成する。次いで、シリコン基板のチャネル領域に、コンタクト領域の酸化シリコン膜よりも薄い絶縁膜を形成する。次いで、シリコン基板上にチャネルとなるカーボンナノチューブを配置した後、カーボンナノチューブを保護膜で被覆する。最後に、ソース電極およびドレイン電極をそれぞれ形成して、ソース電極およびドレイン電極をそれぞれカーボンナノチューブに電気的に接続させる。このようにして製造された電界効果トランジスタは、チャネルとなるカーボンナノチューブが汚染されていないため、優れた電気伝導特性を安定して示す。 （もっと読む）

【課題】高い信頼性を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたｉ−ＧａＮ層２（キャリア走行層）と、ｉ−ＧａＮ層２上に形成されたｎ−ＡｌＧａＮ層４（キャリア供給層）と、が設けられている。また、ｎ−ＡｌＧａＮ層４上に形成されたＴａ膜１１ｓ及び１１ｄと、夫々Ｔａ膜１１ｓ及び１１ｄ上に形成されたＡｌ膜１２ｓ及び１２ｄと、が設けられている。更に、夫々Ｔａ膜１１ｓ及び１１ｄにＡｌ膜１２ｓ及び１２ｄを介さずに電気的に接続されたＡｕ膜１４ｓ及び１４ｄと、ｎ−ＡｌＧａＮ層４上においてＴａ膜１１ｓ及び１１ｄの間に位置するゲート電極１３ｇと、が設けられている。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。
【解決手段】ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、ゲート電極層と重畳する領域においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続している。 （もっと読む）