高周波半導体回路装置
【課題】エピタキシャル層のようにシリコン半導体基板に比べて抵抗率がより低い低抵抗率層への高周波信号の漏洩が抑制される高周波半導体回路装置を提供する。
【解決手段】半導体基板１の表面にエピタキシャル層３が形成され、その上に酸化膜４介在させて配線５が形成されている。半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、半導体基板１に電気的に接続される導通プラグ６が形成されている。酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。配線５は、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されている。導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。
【解決手段】半導体基板１の表面にエピタキシャル層３が形成され、その上に酸化膜４介在させて配線５が形成されている。半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、半導体基板１に電気的に接続される導通プラグ６が形成されている。酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。配線５は、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されている。導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波半導体回路装置に関し、特に、地上マイクロ波通信、移動体通信等に使用される高周波半導体回路装置に関するものである。
【背景技術】
【０００２】
高周波半導体回路装置では、半導体基板上に形成された素子の接地端子を接地する手法として、貫通ビアや導通プラグを用いることがある。この手法は、半導体基板上に形成された素子の接地端子と半導体基板上に形成されたパッドを接続し、さらに、そのパッドと実装基板などの接地面とを金ワイヤを用いて接続することで接地を図る手法と比較して、接地端子と接地面との間に介在する抵抗およびインダクタンス成分を低減することができるため、一般に良好な高周波特性を得ることができるとされる。
【０００３】
ここで、そのような高周波集積回路装置の一例として、非特許文献１に開示されている、貫通ビアを適用した高周波半導体回路装置について説明する。この高周波半導体回路装置では、半導体基板の表面には、設置用の配線が形成されている。一般に、この配線は、半導体基板の表面に絶縁膜を介在させることなく直接形成されている。
【０００４】
一方、半導体基板の裏面には接地導体が形成されている。半導体基板には、半導体基板を貫通する貫通ビアが形成されて、設置用の配線は、貫通ビアを介して接地導体に電気的に接続されている。また、貫通ビアも、半導体基板の貫通穴の側壁面に絶縁膜を介在させることなく直接形成されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Lydia Lap Wai Leung and Kevin J.Chen, “Microwave Characterization of High Aspect Ratio Through-Wafer Interconnect Vias in Silicon Substrates”, 2004 IEEE MTT-S Digest.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、能動素子を形成するためのシリコン半導体プロセスでは、半導体基板として、１０Ω・ｃｍ程度の比較的抵抗率が低いシリコン半導体基板が使用される。このため、設置用の配線から貫通ビアを経て接地導体へ伝播される高周波信号においては、高周波信号の一部がシリコン半導体基板に漏洩してしまうという問題がある。
【０００７】
そして、シリコン半導体基板の抵抗率よりもさらに抵抗率の低いエピタキシャル層をシリコン半導体基板に形成した高周波半導体回路装置でも、高周波信号がエピタキシャル層に漏洩してしまうという問題がある。
【０００８】
本発明は、特に、エピタキシャル層のようにシリコン半導体基板に比べて抵抗率がより低い低抵抗率層への高周波信号の漏洩が抑制される高周波半導体回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る高周波半導体回路装置は、半導体基板とエピタキシャル層と導通プラグと分離部と第１絶縁膜と配線とコンタクト部と接地導体とを備えている。半導体基板は、互いに対向する第１主表面および第２主表面を有している。エピタキシャル層は、半導体基板の第１主表面上に形成され、半導体基板の表面を露出する開口が設けられている。導通プラグは、開口内に形成されて、半導体基板と電気的に接続される。分離部は、導通プラグを周方向から取り囲むようにエピタキシャル層に形成されて、導通プラグとエピタキシャル層の部分とを電気的に分離する。第１絶縁膜は、エピタキシャル層の表面上に形成されている。配線は第１絶縁膜の表面上に形成されている。コンタクト部は第１絶縁膜に形成されて、配線と導通プラグとを電気的に接続する。接地導体は半導体基板の第２主表面上に形成されている。
【発明の効果】
【００１０】
本発明に係る高周波半導体回路装置によれば、導通プラグを周方向から取り囲むように分離部が形成されている。これにより、分離部の内側に位置する導通プラグと、分離部の外側に位置するエピタキシャル層の部分とが電気的に分離される。その結果、導通プラグから高周波信号がエピタキシャル層へ漏洩する成分を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る高周波半導体回路装置の断面図である。
【図２】本発明の実施の形態２に係る高周波半導体回路装置の断面図である。
【図３】本発明の実施の形態３に係る高周波半導体回路装置の断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１
ここでは、エピタキシャル層を貫通する導通プラグを備えた高周波半導体回路装置の一例について説明する。図１に示すように、半導体基板１の表面上にエピタキシャル層３が形成され、そのエピタキシャル層３の表面上に酸化膜４が形成されている。その酸化膜４の表面上に設置用の配線５が形成されている。一方、半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、エピタキシャル層３を貫通する開口３ａが形成されている。その開口３ａ内には、半導体基板１の表面に電気的に接続される導通プラグ６が形成されている。導通プラグ６は、たとえばタングステンから形成される。なお、本明細書では、半導体基板の表面上に形成された膜を貫通して形成された導通部分を導通プラグと称し、半導体基板を貫通して形成された導通部分を貫通ビアと称する。
【００１３】
酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。配線５は、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されることになる。そして、本高周波半導体回路装置では、導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。トレンチ８には、たとえばシリコン酸化膜などの絶縁膜が充填されている。
【００１４】
上述した高周波半導体回路装置では、導通プラグ６を周方向から取り囲むようにトレンチ８が形成されていることで、次のような効果が得られる。まず、一般に、エピタキシャル層がウェハ（半導体基板）の全面に形成され、半導体素子としてシリコンを用いる場合には、ウェハの抵抗率は１０Ω・ｃｍ程度とされ、エピタキシャル層の抵抗率は、ウェハの抵抗率よりもさらに低い値に設定される。そうすると、エピタキシャル層に形成された導通プラグを介して、エピタキシャル層の表面側から裏面のウェハに高周波信号を伝播させようとすると、その導通プラグからエピタキシャル層へ漏洩してしまうことがある。
【００１５】
本高周波半導体回路装置では、導通プラグ６を周方向から取り囲むようにトレンチ８が形成されて、そのトレンチ８に絶縁膜が充填されている。これにより、導通プラグ６が形成された、トレンチ８の内側に位置するエピタキシャル層３の部分と、トレンチ８の外側に位置するエピタキシャル層３の部分とが電気的に分離される。その結果、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。こうして、低抵抗な導通プラグ６を実現することができる。
【００１６】
なお、上述した高周波半導体回路装置では、トレンチ８はエピタキシャル層３を貫通する態様で形成された場合を例に挙げて説明したが、必ずしも貫通させなくても、高周波信号の漏洩を低減することができる。また、トレンチ８を半導体基板１の内部にまで達する態様で形成しても、高周波信号の漏洩を低減することができる。なお、高周波としてはＸ帯域（８〜１２ＧＨｚ）までの高周波に対応することができる。
【００１７】
実施の形態２
ここでは、エピタキシャル層を貫通する導通プラグを備えた高周波半導体回路装置の他の例について説明する。図２に示すように、エピタキシャル層３には、エピタキシャル層３を貫通する開口３ａが形成されている。その開口３ａ内には、導通プラグ６と酸化膜９が形成されている。導通プラグ６は半導体基板１の表面に電気的に接続されている。酸化膜９は、開口３ａの側壁と導通プラグ６との間を充填するように形成されている。なお、これ以外の構成については図１に示す高周波半導体回路装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００１８】
本高周波半導体回路装置では、開口３ａの側壁と導通プラグ６との間を充填するように酸化膜９が形成されている。これにより、酸化膜９の内側に位置する導通プラグ６と、酸化膜９の外側に位置するエピタキシャル層３の部分とが電気的に分離される。その結果、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。こうして、低抵抗な導通プラグ６を実現することができる。
【００１９】
実施の形態３
ここでは、エピタキシャル層を貫通する導通プラグを備えた高周波半導体回路装置のさらに他の例について説明する。図３に示すように、半導体基板１の表面上にエピタキシャル層３が形成され、そのエピタキシャル層３の表面上に酸化膜４が形成されている。その酸化膜４の表面上に設置用の配線５が形成されている。また、半導体基板１上には、トランジスタ１０が形成されている。トランジスタ１０の接地端子（たとえばエミッタ電極）は、配線５に電気的に接続されている。
【００２０】
一方、半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、エピタキシャル層３を貫通する開口３ａが形成されている。その開口３ａ内には、半導体基板１の表面に電気的に接続される導通プラグ６が形成されている。導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。トレンチ８には、たとえばシリコン酸化膜などの絶縁膜が充填されている。酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。
【００２１】
上述した高周波半導体回路装置では、トランジスタ１０の接地電極は、配線５、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されることになる。これにより、半導体基板上に形成されたトランジスタの接地端子が配線（パッド）に接続され、さらにその配線がワイヤボンディングによって接地導体に電気的に接続される高周波半導体回路装置と比較して、トランジスタの接地端子と接地導体との間に介在する抵抗成分とインダクタンス成分を低減することができる。その結果、トランジスタを用いた高周波回路の高周波特性を改善することができる。
【００２２】
また、実施の形態１において説明したように、導通プラグ６を周方向から取り囲むようにトレンチ８が形成されていることで、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。
【００２３】
さらに、トランジスタを用いた高周波半導体回路装置としては、図１に示す高周波半導体回路装置を適用したが、図２に示す高周波半導体回路装置を適用してもよい。この場合にも、トランジスタ１０の接地電極は、配線５、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されて、トランジスタを用いた高周波回路の高周波特性を改善することができる。また、酸化膜９により、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。
【００２４】
なお、半導体素子としてトランジスタを例に挙げて説明したが、半導体素子としてはトランジスタに限られず、たとえばインダクタ、抵抗、キャパシタ等でもよく、また、これらの素子の組合せであってもよい。
【００２５】
さらに、導通プラグ６とエピタキシャル層３とを電気的に分離する手法としては、トレンチ８あるいは酸化膜９の他に、たとえば、ｐｎ接合を用いて電気的に分離してもよい。
【００２６】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【符号の説明】
【００２７】
１ 半導体基板、２ 接地導体、３ エピタキシャル層、３ａ 開口、４ 酸化膜、５ 配線、６ 導通プラグ、７ コンタクト、８ トレンチ、９ 酸化膜、１０ トランジスタ。
【技術分野】
【０００１】
本発明は高周波半導体回路装置に関し、特に、地上マイクロ波通信、移動体通信等に使用される高周波半導体回路装置に関するものである。
【背景技術】
【０００２】
高周波半導体回路装置では、半導体基板上に形成された素子の接地端子を接地する手法として、貫通ビアや導通プラグを用いることがある。この手法は、半導体基板上に形成された素子の接地端子と半導体基板上に形成されたパッドを接続し、さらに、そのパッドと実装基板などの接地面とを金ワイヤを用いて接続することで接地を図る手法と比較して、接地端子と接地面との間に介在する抵抗およびインダクタンス成分を低減することができるため、一般に良好な高周波特性を得ることができるとされる。
【０００３】
ここで、そのような高周波集積回路装置の一例として、非特許文献１に開示されている、貫通ビアを適用した高周波半導体回路装置について説明する。この高周波半導体回路装置では、半導体基板の表面には、設置用の配線が形成されている。一般に、この配線は、半導体基板の表面に絶縁膜を介在させることなく直接形成されている。
【０００４】
一方、半導体基板の裏面には接地導体が形成されている。半導体基板には、半導体基板を貫通する貫通ビアが形成されて、設置用の配線は、貫通ビアを介して接地導体に電気的に接続されている。また、貫通ビアも、半導体基板の貫通穴の側壁面に絶縁膜を介在させることなく直接形成されている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Lydia Lap Wai Leung and Kevin J.Chen, “Microwave Characterization of High Aspect Ratio Through-Wafer Interconnect Vias in Silicon Substrates”, 2004 IEEE MTT-S Digest.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、能動素子を形成するためのシリコン半導体プロセスでは、半導体基板として、１０Ω・ｃｍ程度の比較的抵抗率が低いシリコン半導体基板が使用される。このため、設置用の配線から貫通ビアを経て接地導体へ伝播される高周波信号においては、高周波信号の一部がシリコン半導体基板に漏洩してしまうという問題がある。
【０００７】
そして、シリコン半導体基板の抵抗率よりもさらに抵抗率の低いエピタキシャル層をシリコン半導体基板に形成した高周波半導体回路装置でも、高周波信号がエピタキシャル層に漏洩してしまうという問題がある。
【０００８】
本発明は、特に、エピタキシャル層のようにシリコン半導体基板に比べて抵抗率がより低い低抵抗率層への高周波信号の漏洩が抑制される高周波半導体回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る高周波半導体回路装置は、半導体基板とエピタキシャル層と導通プラグと分離部と第１絶縁膜と配線とコンタクト部と接地導体とを備えている。半導体基板は、互いに対向する第１主表面および第２主表面を有している。エピタキシャル層は、半導体基板の第１主表面上に形成され、半導体基板の表面を露出する開口が設けられている。導通プラグは、開口内に形成されて、半導体基板と電気的に接続される。分離部は、導通プラグを周方向から取り囲むようにエピタキシャル層に形成されて、導通プラグとエピタキシャル層の部分とを電気的に分離する。第１絶縁膜は、エピタキシャル層の表面上に形成されている。配線は第１絶縁膜の表面上に形成されている。コンタクト部は第１絶縁膜に形成されて、配線と導通プラグとを電気的に接続する。接地導体は半導体基板の第２主表面上に形成されている。
【発明の効果】
【００１０】
本発明に係る高周波半導体回路装置によれば、導通プラグを周方向から取り囲むように分離部が形成されている。これにより、分離部の内側に位置する導通プラグと、分離部の外側に位置するエピタキシャル層の部分とが電気的に分離される。その結果、導通プラグから高周波信号がエピタキシャル層へ漏洩する成分を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る高周波半導体回路装置の断面図である。
【図２】本発明の実施の形態２に係る高周波半導体回路装置の断面図である。
【図３】本発明の実施の形態３に係る高周波半導体回路装置の断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１
ここでは、エピタキシャル層を貫通する導通プラグを備えた高周波半導体回路装置の一例について説明する。図１に示すように、半導体基板１の表面上にエピタキシャル層３が形成され、そのエピタキシャル層３の表面上に酸化膜４が形成されている。その酸化膜４の表面上に設置用の配線５が形成されている。一方、半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、エピタキシャル層３を貫通する開口３ａが形成されている。その開口３ａ内には、半導体基板１の表面に電気的に接続される導通プラグ６が形成されている。導通プラグ６は、たとえばタングステンから形成される。なお、本明細書では、半導体基板の表面上に形成された膜を貫通して形成された導通部分を導通プラグと称し、半導体基板を貫通して形成された導通部分を貫通ビアと称する。
【００１３】
酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。配線５は、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されることになる。そして、本高周波半導体回路装置では、導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。トレンチ８には、たとえばシリコン酸化膜などの絶縁膜が充填されている。
【００１４】
上述した高周波半導体回路装置では、導通プラグ６を周方向から取り囲むようにトレンチ８が形成されていることで、次のような効果が得られる。まず、一般に、エピタキシャル層がウェハ（半導体基板）の全面に形成され、半導体素子としてシリコンを用いる場合には、ウェハの抵抗率は１０Ω・ｃｍ程度とされ、エピタキシャル層の抵抗率は、ウェハの抵抗率よりもさらに低い値に設定される。そうすると、エピタキシャル層に形成された導通プラグを介して、エピタキシャル層の表面側から裏面のウェハに高周波信号を伝播させようとすると、その導通プラグからエピタキシャル層へ漏洩してしまうことがある。
【００１５】
本高周波半導体回路装置では、導通プラグ６を周方向から取り囲むようにトレンチ８が形成されて、そのトレンチ８に絶縁膜が充填されている。これにより、導通プラグ６が形成された、トレンチ８の内側に位置するエピタキシャル層３の部分と、トレンチ８の外側に位置するエピタキシャル層３の部分とが電気的に分離される。その結果、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。こうして、低抵抗な導通プラグ６を実現することができる。
【００１６】
なお、上述した高周波半導体回路装置では、トレンチ８はエピタキシャル層３を貫通する態様で形成された場合を例に挙げて説明したが、必ずしも貫通させなくても、高周波信号の漏洩を低減することができる。また、トレンチ８を半導体基板１の内部にまで達する態様で形成しても、高周波信号の漏洩を低減することができる。なお、高周波としてはＸ帯域（８〜１２ＧＨｚ）までの高周波に対応することができる。
【００１７】
実施の形態２
ここでは、エピタキシャル層を貫通する導通プラグを備えた高周波半導体回路装置の他の例について説明する。図２に示すように、エピタキシャル層３には、エピタキシャル層３を貫通する開口３ａが形成されている。その開口３ａ内には、導通プラグ６と酸化膜９が形成されている。導通プラグ６は半導体基板１の表面に電気的に接続されている。酸化膜９は、開口３ａの側壁と導通プラグ６との間を充填するように形成されている。なお、これ以外の構成については図１に示す高周波半導体回路装置と同様なので、同一部材には同一符号を付しその説明を省略する。
【００１８】
本高周波半導体回路装置では、開口３ａの側壁と導通プラグ６との間を充填するように酸化膜９が形成されている。これにより、酸化膜９の内側に位置する導通プラグ６と、酸化膜９の外側に位置するエピタキシャル層３の部分とが電気的に分離される。その結果、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。こうして、低抵抗な導通プラグ６を実現することができる。
【００１９】
実施の形態３
ここでは、エピタキシャル層を貫通する導通プラグを備えた高周波半導体回路装置のさらに他の例について説明する。図３に示すように、半導体基板１の表面上にエピタキシャル層３が形成され、そのエピタキシャル層３の表面上に酸化膜４が形成されている。その酸化膜４の表面上に設置用の配線５が形成されている。また、半導体基板１上には、トランジスタ１０が形成されている。トランジスタ１０の接地端子（たとえばエミッタ電極）は、配線５に電気的に接続されている。
【００２０】
一方、半導体基板１の裏面には接地導体２が形成されている。エピタキシャル層３には、エピタキシャル層３を貫通する開口３ａが形成されている。その開口３ａ内には、半導体基板１の表面に電気的に接続される導通プラグ６が形成されている。導通プラグ６を周方向から取り囲むように、エピタキシャル層３にトレンチ８が形成されている。トレンチ８には、たとえばシリコン酸化膜などの絶縁膜が充填されている。酸化膜４には、配線５と導通プラグ６とを電気的に接続するコンタクト７が形成されている。
【００２１】
上述した高周波半導体回路装置では、トランジスタ１０の接地電極は、配線５、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されることになる。これにより、半導体基板上に形成されたトランジスタの接地端子が配線（パッド）に接続され、さらにその配線がワイヤボンディングによって接地導体に電気的に接続される高周波半導体回路装置と比較して、トランジスタの接地端子と接地導体との間に介在する抵抗成分とインダクタンス成分を低減することができる。その結果、トランジスタを用いた高周波回路の高周波特性を改善することができる。
【００２２】
また、実施の形態１において説明したように、導通プラグ６を周方向から取り囲むようにトレンチ８が形成されていることで、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。
【００２３】
さらに、トランジスタを用いた高周波半導体回路装置としては、図１に示す高周波半導体回路装置を適用したが、図２に示す高周波半導体回路装置を適用してもよい。この場合にも、トランジスタ１０の接地電極は、配線５、コンタクト７、導通プラグ６および半導体基板１を介して接地導体２と電気的に接続されて、トランジスタを用いた高周波回路の高周波特性を改善することができる。また、酸化膜９により、導通プラグ６から高周波信号がエピタキシャル層３へ漏洩する成分を抑制することができる。
【００２４】
なお、半導体素子としてトランジスタを例に挙げて説明したが、半導体素子としてはトランジスタに限られず、たとえばインダクタ、抵抗、キャパシタ等でもよく、また、これらの素子の組合せであってもよい。
【００２５】
さらに、導通プラグ６とエピタキシャル層３とを電気的に分離する手法としては、トレンチ８あるいは酸化膜９の他に、たとえば、ｐｎ接合を用いて電気的に分離してもよい。
【００２６】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【符号の説明】
【００２７】
１ 半導体基板、２ 接地導体、３ エピタキシャル層、３ａ 開口、４ 酸化膜、５ 配線、６ 導通プラグ、７ コンタクト、８ トレンチ、９ 酸化膜、１０ トランジスタ。
【特許請求の範囲】
【請求項１】
互いに対向する第１主表面および第２主表面を有する半導体基板と、
前記半導体基板の前記第１主表面上に形成され、前記半導体基板の表面を露出する開口を設けたエピタキシャル層と、
前記開口内に形成され、前記半導体基板と電気的に接続される導通プラグと、
前記導通プラグを周方向から取り囲むように前記エピタキシャル層に形成され、前記導通プラグと前記エピタキシャル層の部分とを電気的に分離する分離部と、
前記エピタキシャル層の表面上に形成された第１絶縁膜と、
前記第１絶縁膜の表面上に形成された配線と、
前記第１絶縁膜に形成され、前記配線と前記導通プラグとを電気的に接続するコンタクト部と、
前記半導体基板の前記第２主表面上に形成された接地導体と
を備えた、高周波半導体回路装置。
【請求項２】
前記分離部は、前記導通プラグを周方向から取り囲むように形成されたトレンチを含む、請求項１記載の高周波半導体回路装置。
【請求項３】
前記分離部は、前記導通プラグを周方向から取り囲むように前記開口内に形成された第２絶縁膜を含む、請求項１または２に記載の高周波半導体回路装置。
【請求項４】
前記半導体基板上に形成され、前記配線と電気的に接続された所定の素子を備えた、請求項１〜３のいずれかに記載の高周波半導体回路装置。
【請求項５】
前記素子は、トランジスタ素子、抵抗素子、容量素子およびインダクタ素子の少なくともいずれかの素子を含む、請求項４記載の高周波半導体回路装置。
【請求項１】
互いに対向する第１主表面および第２主表面を有する半導体基板と、
前記半導体基板の前記第１主表面上に形成され、前記半導体基板の表面を露出する開口を設けたエピタキシャル層と、
前記開口内に形成され、前記半導体基板と電気的に接続される導通プラグと、
前記導通プラグを周方向から取り囲むように前記エピタキシャル層に形成され、前記導通プラグと前記エピタキシャル層の部分とを電気的に分離する分離部と、
前記エピタキシャル層の表面上に形成された第１絶縁膜と、
前記第１絶縁膜の表面上に形成された配線と、
前記第１絶縁膜に形成され、前記配線と前記導通プラグとを電気的に接続するコンタクト部と、
前記半導体基板の前記第２主表面上に形成された接地導体と
を備えた、高周波半導体回路装置。
【請求項２】
前記分離部は、前記導通プラグを周方向から取り囲むように形成されたトレンチを含む、請求項１記載の高周波半導体回路装置。
【請求項３】
前記分離部は、前記導通プラグを周方向から取り囲むように前記開口内に形成された第２絶縁膜を含む、請求項１または２に記載の高周波半導体回路装置。
【請求項４】
前記半導体基板上に形成され、前記配線と電気的に接続された所定の素子を備えた、請求項１〜３のいずれかに記載の高周波半導体回路装置。
【請求項５】
前記素子は、トランジスタ素子、抵抗素子、容量素子およびインダクタ素子の少なくともいずれかの素子を含む、請求項４記載の高周波半導体回路装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１０−１６５８９５（Ｐ２０１０−１６５８９５Ａ）
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願番号】特願２００９−７３８７（Ｐ２００９−７３８７）
【出願日】平成２１年１月１６日（２００９．１．１６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願日】平成２１年１月１６日（２００９．１．１６）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]