【課題】 ゲート絶縁膜における、ゲートトレンチ側面上の部分の厚さの増大を抑制しつつ、ゲートトレンチ底面上の部分の絶縁破壊を抑制することのできる半導体装置を提供すること。
【解決手段】 半導体装置１において、表面３１がＳｉ面となるように、ＳｉＣからなるエピタキシャル層３を形成する。エピタキシャル層３には、その表面３１から掘り下がったゲートトレンチ６を形成する。また、ゲートトレンチ６の底面８および側面７上には、側面７上の部分（絶縁膜側部１０）の厚さＴ_１に対する底面８上の部分（絶縁膜底部１１）の厚さＴ_２の比が０．３〜１．０となるように、ゲート絶縁膜９を形成する。また、ゲートトレンチ６には、ゲート絶縁膜９を介してゲート電極１２を埋設する。 （もっと読む）

【課題】３Ｄピラー型ＳＧＴを複数並列に接続する際に、配線層を設ける必要のない半導体装置を提供する。
【解決手段】３Ｄピラー型ＳＧＴの上部主電極領域が選択エピタキシャル成長半導体層を含み、少なくとも２つの隣接する３Ｄピラー型ＳＧＴを、各々の選択エピタキシャル成長半導体層を接触させて並列接続する。 （もっと読む）

【課題】ｎ型ＭＯＳトランジスタ、ｐ型ＭＯＳトランジスタにおいて共通のゲート絶縁膜構造及びゲート電極材料を用いながら、各々のトランジスタのしきい値電圧を適正な値へ設定し、且つゲート絶縁膜における酸素欠損に伴う移動度の低下を抑制する。
【解決手段】メタルゲート電極及び高誘電率ゲート絶縁膜を用いた半導体装置の製造方法であって、ｎ型半導体領域２００及びｐ型半導体領域３００上にそれぞれ、シリコン酸化物からなる第１のゲート絶縁膜、Ｌａ，Ａｌ，Ｏを含む第２のゲート絶縁膜、Ｈｆを含む第３のゲート絶縁膜を積層し、その上に金属膜からなるゲート電極を形成し、次いでｐ型半導体領域３００上の、第１のゲート絶縁膜，第２のゲート絶縁膜，第３のゲート絶縁膜，及びゲート電極の積層構造を、水素拡散防止膜３５０で被覆した後、水素雰囲気で熱処理を施す。 （もっと読む）

【課題】コンタクト抵抗を低くし、かつ半導体装置が大型化することを抑制する。
【解決手段】能動素子は、第１電極２１０（ゲート電極）及び第２電極２２０（拡散層領域）を有している。ゲート電極２１０の表面には第１金属化合物層２１２（シリサイド層）が形成されており、拡散層領域２２０の表面には第２金属化合物層２２２（シリサイド層）が形成されている。ゲート電極２１０には第１コンタクト３１０が接続しており、拡散層領域２２０には第２コンタクト３２０が接続している。第１コンタクト３１０は、基板２００に平行な方向の断面形状が長方形又は楕円であり、かつ下端が第１金属化合物層２１２に入り込んでいるが、突き抜けていない。第２コンタクト３２０は、基板２００に平行な方向の断面形状が円である。 （もっと読む）

【課題】 向上した製造可能性を有する金属−絶縁体−金属キャパシタ、及びその製造方法を提供する。
【解決手段】 垂直型金属−絶縁体−金属キャパシタを含む半導体構造体、及び垂直型金属−絶縁体−金属キャパシタを含む半導体構造体の製造方法がそれぞれ、半導体基板の上に配置された分離領域の上に配置され形成されたダミー金属酸化物半導体電界効果トランジスタからの構造コンポーネントを用いる。ダミー金属酸化物電界効果トランジスタは、分離領域を含む半導体基板の上に配置された金属酸化物半導体電界効果トランジスタと同時に形成することができる。金属−絶縁体−金属キャパシタは、キャパシタ・プレートとしてゲートを用い、ゲート誘電体として均一な厚さのゲート・スペーサを用い、別のキャパシタ・プレートとしてコンタクト・ビアを用いる。容量の増大のために、均一な厚さのゲート・スペーサは、導体層を含むことができる。容量の増大のために、単一のコンタクト・ビアを用いる鏡像となる金属−絶縁体−金属キャパシタ構造体を用いることもできる。 （もっと読む）

【課題】ゲート電極とのコンタクトのためのコンタクトホールの形成時に、ゲート電極が深く掘り下げられることを防止できる半導体装置を提供すること。
【解決手段】ゲートトレンチ６を有するエピタキシャル層３に、ボディ領域５、ドレイン領域４、ソース領域９およびボディコンタクト領域１０を形成する。ゲートトレンチ６には、ゲート電極８を埋設する。エピタキシャル層３には、層間絶縁膜１１を積層する。ゲート電極８と層間絶縁膜１１との間には、エピタキシャル層３とはエッチングレートの異なる材料からなるエッチングストッパ層１４を介在させる。そして、エッチングにより、ゲート電極８およびボディコンタクト領域１０それぞれとのコンタクトのための、ゲートコンタクトホール１３およびソースコンタクトホール１５を同時に形成する。ゲートコンタクトホール１３は、平面視でエッチングストッパ層１４と重なるように形成する。 （もっと読む）

【課題】拡散抵抗領域の長手方向の端部と該拡散抵抗領域の長手方向にある絶縁分離用トレンチ内の（ドープド）ポリシリコン膜との電気的接続に要する表面面積を少なくすることのできる半導体装置およびその製造方法を提供すること。
【解決手段】前記拡散抵抗領域７はトレンチ３ａより相互に絶縁分離され、前記トレンチ３ａの側壁にゲート絶縁膜４ａを介して設けられているポリシリコン５ａが、前記拡散抵抗領域３のいずれか一方の端部のｐ^＋コンタクト領域７ｂのみに接続され、短絡されている半導体装置とする。 （もっと読む）

【課題】コンタクトプラグとゲート電極との間のショートおよび／またはコンタクトプラグとシリコンピラーとの間のショートを防止した半導体装置および半導体装置の製造方法を得るという課題があった。
【解決手段】基板１上に立設された第一のシリコンピラー２と、その側面を覆う絶縁膜５と、絶縁膜５を覆うとともに、その先端部６ａが第一のシリコンピラー２の先端部２ａよりも基板１よりに位置してなるゲート電極６と、からなる縦型Ｔｒ部１０１と、基板１上に立設された第二のシリコンピラー２’と、その側面を覆う絶縁膜５’と、絶縁膜５’を覆うとともに、その先端部６’ａが第二のシリコンピラー２’の先端部２’ａよりも基板１から離れた側に位置してなり、ゲート電極６に接続されてなるゲートコンタクト電極６’と、からなるゲートコンタクト部１０２と、を有する半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】コンタクト注入および／またはソースドレイン注入を行うことに起因するパンチスルーを防止でき、優れたトランジスタ特性を有する縦型トランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】縦型トランジスタＴと平面視で重なり合うトランジスタ接続領域１５ｂと、縦型トランジスタＴと平面視で重なり合わないコンタクト領域１５ｃとを有し、縦型トランジスタＴに電気的に接続された導電体パッド１５ａと、コンタクト領域１５ｃを含む領域上に設けられ、導電体パッド１５ａに電気的に接続されたコンタクト１０とを備えている半導体装置とする。 （もっと読む）

【課題】チャネル長を、トランジスタごとに自由に設計が可能な半導体装置を提供する。
【解決手段】複数の半導体柱２が立設された半導体基板１と、半導体柱２の外周面に設けられたゲート絶縁膜７と、半導体柱２の外周面を覆うゲート電極８と、半導体柱２の上側に設けられた第１不純物拡散領域３と、半導体柱２の下側に設けられた第２不純物拡散領域４と、を備え、第１不純物拡散領域３の厚さが半導体柱２ごとに異なっていることを特徴とする半導体装置。 （もっと読む）

【課題】歪みシリコン技術を用いて効果的に駆動力を向上させた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に形成された半導体層と、前記半導体層内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、前記半導体基板と前記半導体層の間の、前記チャネル領域の下方に形成され、前記チャネル領域に歪みを発生させる応力を内包した絶縁膜と、を備える。 （もっと読む）

【課題】化合物半導体電界効果トランジスタの高集積化及び高電力化を図る。
【解決手段】角柱状又は角錐台状の、オン状態のときに軸方向に電流が流れる半導体部４３と、半導体部の周囲に、第１絶縁層５０、制御電極層６０及び第２絶縁層７２が、半導体部の軸方向に沿って順に積層された周辺部とを備える。半導体部が、角柱状又は角錐台状の電子走行部４４と、電子走行部の側面４４ｃ上に形成された電子供給部４６とを備えて構成される。 （もっと読む）

【課題】 電界効果型半導体装置に関し、従来の作製方法を大幅に変更することなく、サブスレッショルド電流によるｏｆｆ時のリーク電流を抑制して、ｏｎ−ｏｆｆ比を高くする。
【解決手段】 ソース領域及び第１ドレイン領域の少なくとも一方が金属或いは多結晶半導体からなるとともに、前記金属或いは多結晶半導体と半導体チャネル層との間に形成されたトンネル絶縁膜を有する。 （もっと読む）

【課題】特性劣化が小さい半導体素子を提供する。
【解決手段】本発明に係る半導体素子は、基板上に形成されたメサ構造を有する化合物半導体膜１と、化合物半導体膜１上に形成された短絡電極２と、外部との電気的接続を行うための取り出し電極３とを備える。短絡電極２および取り出し電極３は、化合物半導体膜１のメサ部分に接合する。取り出し電極３と化合物半導体膜１のメサ構造の長辺端部との接合面は、（１１１）面、（１−１−１）面、（−１１−１）面、および（−１−１１）面に平行な面のうち、少なくとも１つの面に対して−１５°〜＋１５°の範囲であり、（１１−１）面、（１−１１）面、（−１１１）面、および（−１−１−１）面に平行な面に対して−１５°〜＋１５°の範囲では、接合部が無いように形成されたことを特徴とする。 （もっと読む）

【課題】半導体装置の使用時において熱による反りを抑制し、半導体装置の信頼性を向上させる。
【解決手段】縦型ＭＯＳトランジスタを構成する半導体基板１０の表面上に、ソース領域と接続したソースパッド電極１８が形成されている。ソースパッド電極１８には、メッキ法により形成された表面電極２３が形成されている。表面電極２３にはバンプ電極３１が接続されており、表面電極２３は、バンプ電極３１を露出する保護膜２６に覆われている。一方、半導体基板１０の裏面上には、ドレイン領域と接続した裏面電極３０が形成されている。表面電極２３と裏面電極３０は、同じ線膨張係数を有した金属、好ましくは銅からなる。また、表面電極２３と裏面電極３０は、好ましくは同じ厚さ、あるいは略同じ厚さを有している。 （もっと読む）

【課題】ゲート絶縁膜破壊が抑制された半導体装置を提供する。
【解決手段】ゲート電極給電用シリコンピラー５の表面を覆うゲート電極８と重なる位置に設けられたコンタクトホール１３を備え、コンタクトホール１３には、コンタクトホール１３の底部から少なくともゲート電極８の上面よりも上方まで充填されたゲートリフトポリシリコン１４と、ゲートリフトポリシリコン１４上に配置されたゲートコンタクト１５とが設けられていることを特徴とする半導体装置を採用する。 （もっと読む）

【課題】積層された各層に平面的に電極が形成された、III族窒化物系化合物半導体素子
【解決手段】ｐｎｐトランジスタ１００は、基板１０の上に、図示しないバッファ層を介して、ｐ型ＧａＮ層１１、ｎ型ＧａＮ層１２、ｐ型ＧａＮ層１３を順に形成した後、ケミカルポリシングにより露出部である傾斜面１１ｔ、１２ｔ及び１３ｔを形成し、そこに各々、コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅを形成して構成したものである。図１のｐｎｐ型トランジスタ１００は、水平形状が１辺が５００μｍの矩形状で、その外周の１辺に水平面と１０度の角度を成す傾斜面が形成されている。ｐ型ＧａＮ層１１、ｎ型ＧａＮ層１２及びｐ型ＧａＮ層１３の膜厚はいずれも１μｍであり、ｐ型ＧａＮ層１１の傾斜面１１ｔ、ｎ型ＧａＮ層１２の傾斜面１２ｔ及びｐ型ＧａＮ層１３の傾斜面１３ｔの幅はいずれも約５．８μｍである。 （もっと読む）

【課題】製品の歩留まりを向上することが可能な半導体装置を提供する。
【解決手段】半導体装置１００は、埋め込み絶縁膜上に第１の方向に延びて形成され、シリコンまたはゲルマニウムの単結晶からなり、ソース・ドレイン拡散層となる部分にｎ型の不純物を含む第１のフィン層１０３ａと、第１のフィン層の表面に選択的に形成され、ｎ型の不純物を含みソース・ドレイン拡散層を構成する第１のエピタキシャル成長層１１２ａ，１１２ｂと、同様に、シリコンまたはゲルマニウムの単結晶からなり、ソース・ドレイン拡散層となる部分にｐ型の不純物を含む第２のフィン層１０３ｂと、第２のフィン層の表面に選択的に形成され、ｐ型の不純物を含みソース・ドレイン拡散層を構成する第２のエピタキシャル成長層１１２ｃ，１１２ｄと、第１のエピタキシャル成長層と第２のエピタキシャル成長層との間に形成された第１の分離絶縁膜１０７ａ，１０７ｂと、を備える。 （もっと読む）

【課題】本発明は、ＲＦデバイスの低抵抗化による高効率化を図り、高い生産性を得ることが可能な化合物半導体装置とその製造方法を提供する。
【解決手段】ＧａＮ層１１上にＡｌＧａＮ層１２が形成されたＡｌＧａＮ／ＧａＮ基板と、それぞれＧａＮ層１１とＡｌＧａＮ層１２の界面に形成される二次元キャリア層１３を貫通してＧａＮ層に到達し、その側面とＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部に形成されるメタル層からなるソース電極１４およびドレイン電極１５とを備える。 （もっと読む）