【課題】ダイオードを含む半導体装置において、ダイオードの逆回復挙動とオン状態特性とのトレードオフを改善する。
【解決手段】半導体装置２００は陰極２１６と陽極２１８を含む。陽極は第１のｐ型半導体陽極領域２０４と第２のｐ型半導体陽極領域２０６を含む。第１のｐ型半導体陽極領域２０４は陽極接触領域２１８に電気的に接続される。第２のｐ型半導体陽極領域２０６は、第２のｐ型陽極領域と陽極接触領域２１８間を電気的に接続または切断するように構成された、ＭＯＳＦＥＴ２２８等のスイッチを介し陽極接触領域２１８に電気的に接続される。 （もっと読む）

【課題】ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を提供する。
【解決手段】チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有する半導体装置及びその作製に関する。 （もっと読む）

【課題】ｐ型III族窒化物半導体８をドライエッチングして形成した平坦表面に電極を形成してもオーミック接触させることができない。
【解決手段】ｐ型III族窒化物半導体８の電極形成範囲をドライエッチングして溝８ｄを形成し、その溝８ｄに金属２０を充填して電極を形成する。ｐ型III族窒化物半導体８のドライエッチング面は、エッチングによって生じた欠陥によってｎ型化しているために、平坦平面にドライエッチングしておいて電極を形成するとオーミック接触しない。溝８ｄを設けておくと、欠陥が少ない溝８ｄの側面においてｐ型III族窒化物半導体８と電極がオーミック接触し、半導体と電極の接触抵抗が低減する。 （もっと読む）

【課題】縦型トランジスタとしての機能が低下することなく、安定性の高い半導体装置を提供する。
【解決手段】活性領域Ｔ及び活性領域Ｔを区画する素子分離領域３が形成されて成る半導体基板１と、活性領域Ｔに設けられた凹部９内に形成され、上面が半導体基板１の主面からなる第１ピラー１Ａと、活性領域Ｔ及び素子分離領域３に渡って形成され、第１ピラー１Ａに隣接する第２ピラー２と、第１ピラー１Ａ及び第２ピラー２の各側面を覆うように形成されたゲート電極層１０と、第１ピラー１Ａ上に形成されたエピタキシャル半導体層６と、を具備してなり、第２ピラー２が、活性領域Ｔ内において第1ピラー１Ａから離間して形成された半導体凸部１Ｂと、素子分離領域３に埋設された埋め込み絶縁膜からなる絶縁体凸部３Ａとから構成され、半導体凸部１Ｂの上面が埋め込み絶縁膜の一部によって被覆されていることを特徴とする。 （もっと読む）

【課題】ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。
【解決手段】半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 （もっと読む）

【課題】縦型トランジスタの特性を悪化させることなく縦型トランジスタの設置面積を削減できる高集積化に適した半導体装置およびその製造方法を提供する。
【解決手段】一定の間隔を空けて配置された複数のピラー３０が備えられ、複数のピラー３０が、縦型トランジスタＴのチャネルとして機能する半導体層からなるチャネルピラー１と、不純物拡散層からなり、前記チャネルピラー１の下部に接続されて縦型トランジスタＴの一方のソースドレインとして機能する下部拡散層４に電気的に接続された引き上げコンタクトプラグ２とを含む半導体装置とする。 （もっと読む）

【課題】ゲート抵抗の増大を抑制しつつ、外部ウェルがトレンチゲート電極によってセル領域のウェルから分断されてしまうことを抑制する。
【解決手段】埋込ゲート電極１４０のうち平面視でゲートコンタクト領域１０２と重なる方向に延伸している埋込ゲート電極１４２は、ゲート電極３１０と重ならないように、ゲート電極３１０の手前までしか延伸していない。また埋込ゲート電極１４２の相互間に位置するソースコンタクトは、図中上下方向において、埋込ゲート電極１４２よりも短く形成されている。そして埋込ゲート電極１４２のうちゲート電極３１０側の端部は、ゲート電極３１０の手前に設けられた接続用埋込電極１４１によって互いに接続されている。接続用埋込電極１４１は、半導体装置の長辺と平行な方向に延伸している。接続用埋込電極１４１は、埋込ゲート電極１４２の隣に位置する埋込ゲート電極１４４には接続していない。 （もっと読む）

【課題】ゲート電極断線の確率を下げる。
【解決手段】半導体装置１の製造方法は、シリコン基板２の主面に絶縁体ピラー６を形成する工程と、絶縁体ピラー６の側面に保護膜１２を形成する工程と、シリコン基板２の主面にシリコンピラー４を形成する工程と、シリコンピラー４の側面にゲート絶縁膜１０を形成する工程と、それぞれシリコンピラー４及び絶縁体ピラー６の側面を覆い、互いに接する第１及び第２のゲート電極１１，１３を形成する工程とを備える。本製造方法によれば、ダミーピラーとしての絶縁体ピラー６の側面に保護膜１２を形成しているので、チャネル用のシリコンピラー４をトランジスタとして加工する際にダミーピラーが削られてしまうことが防止される。したがって、ゲート電極断線の確率を下げることが可能になる。 （もっと読む）

【課題】低いオン抵抗を得ながら、優れた耐圧性能を持つ、縦型の半導体装置およびその製造方法を提供する。
【解決手段】開口部２８はｎ⁻型ＧａＮドリフト層４にまで届いており、開口部の壁面を覆うように位置する再成長層２７と、ｐ型ＧａＮバリア層６と、ゲート電極Ｇと、ソース電極Ｓとを備え、チャネルが電子走行層２２内の電子供給層２６との界面に生じる二次元電子ガスにより形成され、ｐ型ＧａＮバリア層６がＧａＮ系積層体１５の表層をなし、かつソース電極Ｓが、再成長層２７およびｐ型ＧａＮバリア層６に接して位置することを特徴とする。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点がない、堆積可能なアッド‐オン層形成方法を提供することを目的とする。
【解決手段】堆積可能なアッド‐オン層形成方法であって、第一半導体基板の取り外し層の形成、取り外し層の上の第一半導体基板に多くのドーピング領域の形成、ここで多くのドーピング層の形成は、第一電導型を有するように、ドーピングされ、取り外し層の上の第一半導体基板の第一ドーピング層の形成、第一電導型に対する第二電導型を有するようにドーピングされ、第一ドーピング層の上の第一半導体基板に最低中間ドーピング層の形成、及び中間ドーピング層上の第一半導体基板に最低第三ドーピング層の形成からなり、第三ドーピング層上に第一の電導性ブランケット層の形成、第一電導ブランケット層上に第二の電導性ブランケット層の形成、及び第二電導性ブランケット層が第二半導体基板の対応する電導性上部層と接触するように、第一半導体基板を第二半導体基板への取り付け、からなる。 （もっと読む）

【課題】ＧａＡｓデバイスにおいて、空洞上に浮遊するＧａＡｓ層に素子形成を行うことにより、浮遊容量を抑え、高速化・低電力化を図ることが可能な半導体装置とその製造方法を提供する。
【解決手段】本発明の実施形態は、半導体基板１１上に形成される空洞１４と、空洞１４上に形成されるＧａＡｓエピタキシャル層１３と、ＧａＡｓエピタキシャル層１３上に形成されるゲート電極１５と、それぞれＧａＡｓエピタキシャル層１３上に形成され、隣接するゲート電極１５を挟むように形成される一対のソース電極１６及びドレイン電極１７と、を備える。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成した半導体装置の提供を目的の一とする。
【解決手段】平坦な表面上に絶縁膜を形成し、絶縁膜上に第１のマスクを形成し、第１のマスクにスリミング処理を行うことにより、第２のマスクを形成し、第２のマスクを用いて絶縁膜にエッチング処理を行うことにより、絶縁層を形成し、絶縁層を覆うように酸化物半導体層を形成し、酸化物半導体層を覆うように導電膜を形成し、導電膜に研磨処理を行うことにより導電膜表面を平坦化し、導電膜をエッチング処理して導電層とすることにより酸化物半導体層の最上部の表面よりも導電層の表面を低くし、導電層と酸化物半導体層に接するゲート絶縁膜を形成し、ゲート絶縁膜の上で絶縁層と重畳する領域にゲート電極を形成する。 （もっと読む）

【課題】半導体装置、ショットキーバリアダイオードの特性を向上させる。
【解決手段】禁制帯幅の異なる第１膜と第２膜とが積層されたヘテロ接合部を少なくとも一つ有する積層体Ｈと、積層体Ｈと同層の積層物よりなるダミー積層体Ｄと、積層体Ｈとダミー積層体Ｄとの間に設けられた溝Ｇと、溝内部を含み積層体Ｈの上部からダミー積層体Ｄの上部まで延在するように配置され、積層体Ｈの第１の側壁に接するように配置され、積層体Ｈとの間にショットキー接続される第１電極ＳＥと、積層体Ｈの第１の側壁と対向する第２の側壁に接するように配置された第２電極ＯＨＥと、で半導体装置を構成する。このように、ダミー積層体Ｄを残存させ、積層体Ｈとの間に溝Ｇを設け、溝内部に充填された第１電極ＳＥによって、側壁コンタクトを実現したので、積層体Ｈをエッチングする際の欠陥が溝底部に発生する確率を低減でき、逆リーク電流を低減することができる。 （もっと読む）

【課題】炭化珪素ＭＯＳＦＥＴにおいて、炭化珪素層とゲート絶縁膜との界面に発生する界面準位を十分に低減できず、キャリアの移動度が低下する場合があった。
【解決手段】この発明に係る炭化珪素半導体装置は、炭化珪素層を有し炭化珪素層上にゲート絶縁膜を形成した基板を炉の中に導入する基板導入工程と、基板を導入した炉を加熱して一酸化窒素と窒素とを導入する加熱工程とを備え、加熱工程は、窒素を反応させてゲート絶縁膜と炭化珪素層との界面を窒化する。 （もっと読む）

【課題】作製プロセスに起因する特性劣化を生ぜず、ボンディングパッドの電位変化による特性変化を受け難い小型化した半導体装置を提供する。
【解決手段】半導体装置１０は、アクティブ領域１２と、アクティブ領域１２を覆う第１の絶縁層１３と、第１の絶縁層１３上に形成されるフローティング導体１４と、第１の絶縁層１３上およびフローティング導体１４上に形成される第２の絶縁層１５と、第２の絶縁層１７上に形成されたボンディングパッド１８と、アクティブ領域１２とボンディングパッド１８を電気的に接続する導通ビア１９，２０と、を有する。 （もっと読む）

【課題】オフ電流を抑制するとともにオン電流を確保することができる薄膜トランジスタを提供する。
【解決手段】基板１０と、基板の上方に形成されたゲート電極１１及びゲート絶縁膜１２と、ゲート絶縁膜を介して配置されたチャネル層１３と、チャネル層に接続されたバッファ層１４と、バッファ層に接続され、不純物が添加された第１コンタクト層１５ａ（１５ｂ）と、第１コンタクト層に接続され、第１コンタクト層よりも不純物濃度が高い第２コンタクト層１６ａ（１６ｂ）と、第２コンタクト層に接続されたソース電極１７Ｓ及びドレイン電極１７Ｄとを備える。ソース電極とドレイン電極との間におけるキャリアの移動経路は、チャネル層、バッファ層、第１コンタクト層及び第２コンタクト層を経由してキャリアが移動する第１経路と、チャネル層及び第２コンタクト層を経由してキャリアが移動する第２経路とを含む。 （もっと読む）

【課題】微細化してもソース領域およびベース領域に繋がるコンタクト領域とソース電極とのコンタクトが十分に取れるようにする。
【解決手段】コンタクトホール１２ａの長手方向、つまりソース電極１１とｎ⁺型ソース領域４およびｐ⁺型ボディ層５とのコンタクト領域の長手方向とｎ⁺型ソース領域４およびｐ⁺型ボディ層５の長手方向も直交させる。これにより、ｎ⁺型ソース領域４やｐ⁺型ボディ層５それぞれのソース電極１１へのコンタクト幅をコンタクトホール１２ａの幅分とすることが可能となる。このため、コンタクトを広く取ることが可能となる。これにより、素子を微細化してもｎ⁺型ソース領域４やｐ型ベース領域３に繋がるｐ⁺型ボディ層５とソース電極１１とのコンタクトが十分に取れるようにすることが可能となる。 （もっと読む）

【課題】異なるチャネル長のトランジスタを有し、かつ、コンタクト抵抗の増加およびオン電流の減少を防止できる半導体装置の提供。
【解決手段】ピラートランジスタＴｒ１と、前記ピラートランジスタＴｒ１の下部拡散層７ａへ信号または電源を供給するとともに、ポリシリコン層１０ａからの固相拡散し、下部拡散層７ａを形成することにより、前記ピラートランジスタＴｒ１のチャネル長ｄ１を厚みにより制御する前記ポリシリコン層１０ａと、を具備してなることを特徴とする。 （もっと読む）

【課題】本発明は、特性の安定したトランジスタを得ることが可能で、かつ複数の縦型トランジスタ間の特性のばらつきを抑制可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】半導体基板１１の表面１１ａが部分的にエッチングされて形成され、縦壁面となる第１及び第２の側面２６ａ，２６ｂを含む内面によって区画された第２の溝２６と、第２の溝２６の第１及び第２の側面２６ａ，２６ｂを覆うゲート絶縁膜３２と、ゲート絶縁膜３２上に形成され、上端面３７ａ，３８ａが半導体基板１１の表面１１ａより低い位置にある第１の導電膜３４、及び第１の導電膜３４に形成され、上端面３５ａが第１の導電膜３４の上端面３４ａより低い位置にある第２の導電膜３５よりなるゲート電極３３と、第２の溝２６内に、半導体基板１１の表面１１ａより低い位置に配置され、第２の導電膜３５の上端面３５ａを覆う第１の絶縁膜１７と、を有する。 （もっと読む）