半導体装置及びその作製方法
【課題】ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を提供する。
【解決手段】チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有する半導体装置及びその作製に関する。
【解決手段】チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有する半導体装置及びその作製に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される発明の一形態は、トランジスタ或いはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ或いはトランジスタを含んで構成される回路を有する半導体装置に関する。
【背景技術】
【０００２】
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【０００３】
半導体層としてインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜を用い、半導体層とソース電極及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１０−０５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
【０００６】
また、表示装置に用いられるトランジスタは、０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧の値が負であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、いわゆるノーマリーオンの状態となる。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、負の電圧状態でもチャネルが形成されてドレイン電流が流れるノーマリオンのトランジスタは、制御が難しく、回路に用いるトランジスタとしては不向きである。
【０００７】
ただしノーマリオンのトランジスタであっても、０Ｖにできるだけ近いしきい値電圧でチャネルが形成されるトランジスタであれば、表示装置に用いることも可能である。
【０００８】
開示される発明の一態様は、上記課題に鑑み、新規な構造の半導体装置及び、その作製方法を提供することを課題とする。
【０００９】
開示される発明の一態様は、ノーマリーオフのトランジスタ、及び、当該トランジスタを含んで構成される回路を有する半導体装置を提供することを課題の一つとする。
【課題を解決するための手段】
【００１０】
開示される発明の一態様は、チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有することを特徴とする半導体装置に関する。
【００１１】
また開示される発明の一態様は、絶縁表面上に、第１の酸化物半導体層を形成し、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層を形成し、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層を形成し、当該ゲート絶縁層に接して、当該第１の酸化物半導体層と重なる第２の酸化物半導体層を形成し、当該第２の酸化物半導体層上にゲート電極層を形成することを特徴とする半導体装置の作製方法に関する。
【００１２】
ゲート電極層とゲート絶縁層との間に設けられた第２の酸化物半導体層として、具体的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜を用いる。これらの膜は４電子ボルト以上５電子ボルト未満の仕事関数を有し、ゲート電極層とゲート絶縁層との間に設けた場合、トランジスタの電気特性のしきい値電圧を正にすることができ、いわゆるノーマリーオフのトランジスタを得ることができる。
【００１３】
なお本明細書において、ゲート電圧が０Ｖ、及び、ソース−ドレイン電圧が少なくとも１Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタをノーマリオフのトランジスタと定義する。また、ゲート電圧が０Ｖ、及び、ソース−ドレイン電圧が少なくとも１Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタをノーマリオンのトランジスタと定義する。
【００１４】
より具体的には、本明細書では、ｎチャネル型トランジスタにおいて、ドレイン電流が１×１０−１２Ａのときのゲート電圧が正であるトランジスタを、ノーマリオフのトランジスタと定義する。またｎチャネル型トランジスタにおいて、ドレイン電流が１×１０−１２Ａのときのゲート電圧が負であるトランジスタを、ノーマリオンのトランジスタと定義する。
【００１５】
チャネル形成領域として機能する第１の酸化物半導体層に用いる材料としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜である。
【００１６】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００１７】
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電気機器は全て半導体装置である。
【発明の効果】
【００１８】
開示される発明の一態様により、ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】トランジスタの作製工程を示す断面図。
【図２】トランジスタの作製工程を示す断面図。
【図３】トランジスタの特性を示す図。
【図４】トランジスタの特性を示す図。
【図５】トランジスタの特性を示す図。
【図６】トランジスタの特性を示す図。
【図７】トランジスタの特性を示す図。
【図８】トランジスタの作製工程を示す断面図。
【図９】トランジスタの作製工程を示す断面図。
【発明を実施するための形態】
【００２０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２１】
本実施の形態のトランジスタ及びその作製方法を、図１（Ａ）〜図１（Ｃ）、図２（Ａ）〜図２（Ｂ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ）〜図９（Ｂ）を用いて説明する。
【００２２】
まず基板１０１に付着している水分等を除去するために、基板１０１に対して真空加熱処理を行う。本実施の形態では、基板１０１を圧力１０−５Ｐａのチャンバ内で４００℃で１０分間加熱する。
【００２３】
また上記真空加熱処理に代えて、基板１０１に対して逆スパッタを行ってもよい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。基板１０１に対して逆スパッタを行うことにより、基板１０１に付着している水分等を除去することができる。
【００２４】
基板１０１は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１０１は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。
【００２５】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を基板１０１として用いることもできる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００２６】
次いで基板１０１上に下地絶縁層である酸化物絶縁膜１６０を形成する。
【００２７】
酸化物絶縁膜１６０は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜は、加熱により、後に形成される酸化物半導体膜に酸素を拡散させることができる。酸化物絶縁膜１６０は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等で形成することができる。
【００２８】
酸化物絶縁膜１６０の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。酸化物絶縁膜１６０を厚くすることで、酸化物絶縁膜１６０からの酸素放出量を増加させることができると共に、その増加によって酸化物絶縁膜１６０及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。
【００２９】
酸化物絶縁膜１６０は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。本実施の形態では、酸化物絶縁膜１６０として、スパッタリング法を用いて酸化シリコンを膜厚３００ｎｍに成膜する。
【００３０】
次いで、酸化物絶縁膜１６０上に酸化物半導体膜１６５を形成する（図１（Ａ）参照）。
【００３１】
酸化物半導体膜１６５は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、酸素のみ、又はアルゴンなどの不活性ガス及び酸素の混合雰囲気下で得られる膜厚を５ｎｍ以上５０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などのターゲットを用いることができる。
【００３２】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【００３３】
また、トランジスタの電気特性のしきい値電圧をプラス方向にシフトさせるために、酸化物半導体膜１６５に窒素を微量に含ませてフェルミ準位（ＥＦ）を下げてもよい。
【００３４】
また、酸化物半導体膜１６５の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を抑制することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物等が挙げられる。
【００３５】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を抑制することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を防止することができる。
【００３６】
また、酸化物半導体膜１６５の形成時に、ターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
【００３７】
酸化物半導体膜１６５の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲２００℃以上４５０℃以下）を行ってもよい。この加熱処理は、酸化物半導体膜１６５中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で酸素を含む雰囲気下に切り替えて加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
【００３８】
次いで、酸化物半導体膜１６５を加工して島状の酸化物半導体層１６６を形成する。
【００３９】
酸化物半導体層の加工は、第１のフォトマスクを用いて所望の形状のマスクを酸化物半導体膜１６５上に形成した後、酸化物半導体膜１６５をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【００４０】
なお、酸化物半導体膜１６５のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
【００４１】
次いで、島状の酸化物半導体層１６６上に第１の導電膜１０６ａ、第２の導電膜１０６ｂ、及び第３の導電膜１０６ｃを形成する（図１（Ｂ）参照）。本実施の形態では、第１の導電膜１０６ａとしてチタン膜を膜厚５０ｎｍ、第２の導電膜１０６ｂとしてアルミニウム膜を膜厚１００ｎｍ、第３の導電膜１０６ｃとしてチタン膜を膜厚５ｎｍで成膜する。
【００４２】
次いで、第３の導電膜１０６ｃ上に、第２のフォトマスクを用いてマスクの形成を行い、選択的にエッチングしてソース電極層１０８（ソース電極層１０８ａ、ソース電極層１０８ｂ、及びソース電極層１０８ｃを含む）、並びにドレイン電極層１０９（ドレイン電極層１０９ａ、ドレイン電極層１０９ｂ、ドレイン電極層１０９ｃを含む）を形成する（図１（Ｃ）参照）。なお本実施の形態では、ソース電極層１０８及びドレイン電極層１０９として、三層の導電膜を積層したが、本実施の形態はこれに限定されない。ソース電極層１０８及びドレイン電極層１０９として、単層の導電膜を用いてもよいし、積層の数は３に限定されず、積層の数は２又は４以上であってもよい。
【００４３】
なお島状の酸化物半導体層１６６とドレイン電極層１０９（またはソース電極層１０８）との間に、窒素を含む金属酸化物を用いてバッファ層を形成してもよい。ドレイン電極層１０９（またはソース電極層１０８）と酸化物半導体層１６６との間に当該バッファ層を設けると、電界集中を緩和し、トランジスタの信頼性を向上させることができる。
【００４４】
次いで、ソース電極層１０８ａ乃至ソース電極層１０８ｃの側面およびドレイン電極層１０９ａ乃至ドレイン電極層１０９ｃを覆い、且つ、酸化物半導体層１６６と接するゲート絶縁層１０３を形成する。
【００４５】
ゲート絶縁層１０３は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。ただし、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材料を採用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング法が好適である。
【００４６】
またゲート絶縁層１０３としては、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体層１６６の結晶と、ゲート絶縁層１０３の結晶とを連続的に整合することができるため好ましい。
【００４７】
次いで、ゲート絶縁層１０３上に酸化物半導体膜１１６を形成する（図２（Ａ）参照）。
【００４８】
ゲート絶縁層１０３上に接する酸化物半導体膜１１６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜などを用いる。
【００４９】
酸化物半導体膜１１６として用いられるＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜のバンドギャップ及び仕事関数を表１に示す。表１に示されるように、これらの材料のバンドギャップは２．７電子ボルト以上３．３電子ボルト以下である。
【００５０】
【表１】
【００５１】
上述のように、酸化物半導体膜１１６として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜を用いる。酸化物半導体膜１１６として、これらの膜は４電子ボルト以上５電子ボルト未満の仕事関数を有する（表１参照）。これによりノーマリーオフのトランジスタを得ることができる。このことは、シリコンを用いたトランジスタと異なると言える。シリコンを用いたｎ型のトランジスタは、ｐ型を付与する元素をゲート電極に用いる、或いはｐ型を付与する不純物元素をシリコンに微量にドープすることでしきい値を正にする。一方、本実施の形態で示すように、酸化物半導体層を半導体層として有し、ゲート絶縁層を酸化物半導体層と４電子ボルト以上５電子ボルト未満の仕事関数を有する酸化物半導体膜で挟持し、かつ酸化物半導体膜をゲート電極と接するようにトランジスタを形成することで、しきい値電圧を正にすることができる。
【００５２】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（三井金属製））を用いて、基板とターゲットの間との距離（Ｔ−Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ以下、具体的には６０ｍｍ、基板温度８０℃以上４５０℃未満、具体的には２００℃、圧力０．４〜０．６Ｐａ、具体的には０．４Ｐａ、直流（ＤＣ）電源０．１ｋＷ〜５ｋＷ、具体的には０．５ｋＷ、アルゴン及び酸素雰囲気下で膜厚２０ｎｍの酸化物半導体膜１１６を成膜する。
【００５３】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、必要であれば加熱処理を行って抵抗を小さくしてもよい。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向を有する多結晶であり、結晶性が高い。また、スパッタリング法で成膜した単膜を評価した結果、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の仕事関数は、表１に示されるように４．６電子ボルトであった。
【００５４】
次いで酸化物半導体膜１１６を加工して、酸化物半導体層１１５を得る（図２（Ｂ）参照）。
【００５５】
ゲート絶縁層１０３及び酸化物半導体層１１５を覆って、導電膜１０４を形成する（図８（Ａ）参照）。
【００５６】
導電膜１０４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属、これらの窒化物、またはこれらを主成分とする合金を用いて形成することができる。
【００５７】
または導電膜１０４として、少なくとも一層にアルミニウム、銅などを用いる積層とすることが好ましい。銅を導電膜１０４の一層として用いる場合、ゲート電極層形成後のプロセス温度は４５０℃以下とする。
【００５８】
また、アルミニウムを導電膜１０４の一層として用いる場合、導電膜１０４形成後のプロセス温度は２５０℃以上３８０℃以下、好ましくは３００℃以上３５０℃以下とする。また、アルミニウムを導電膜１０４の材料として用い、導電膜１０４上に酸化物を含む層間絶縁膜を形成する場合、酸化物を含む層間絶縁膜と接するアルミニウム表面に酸化物（アルミナなど）が形成される恐れがあるため、導電膜１０４の上にバリア層として窒化タンタルや窒化チタンを用いてもよい。
【００５９】
次いで、導電膜１０４を加工して、酸化物半導体層１１５に接するゲート電極層１０２を形成する（図８（Ｂ）参照）。
【００６０】
以上の工程でトップゲート型のトランジスタが形成される。図８（Ｂ）に示すトップゲート型トランジスタは、チャネル形成領域として機能する酸化物半導体層１６６上に、ソース電極層１０８及びドレイン電極層１０９が接触する構造を有するトップゲート型トランジスタである。
【００６１】
なお図８（Ｂ）では、酸化物半導体層１１５の端部とゲート電極層１０２の端部を揃えたが（側面が同一平面）、本実施の形態のトランジスタはこれに限定されない。図９（Ａ）に示すように、ゲート電極層１０２の端部が酸化物半導体層１１５の端部の外側に配置されていてもよいし、図９（Ｂ）に示すように、ゲート電極層１０２の端部が酸化物半導体層１１５の端部の内側に配置されていてもよい。
【００６２】
また本実施の形態では、酸化物半導体膜１１６を加工して酸化物半導体層１１５を得た後に、導電膜１０４を形成し、導電膜１０４を加工してゲート電極層１０２を形成したが、本実施の形態はこれに限定されない。酸化物半導体膜１１６及び導電膜１０４を連続して成膜し、酸化物半導体膜１１６及び導電膜１０４を同じマスクを用いて加工して、それぞれ酸化物半導体層１１５及びゲート電極層１０２を形成してもよい。この場合、酸化物半導体層１１５の端部と及びゲート電極層１０２の端部はそれぞれ一致する。
【００６３】
以上本実施の形態により、ノーマリーオフのトランジスタを得ることができる。
【００６４】
また本実施の形態のトランジスタがノーマリオンであっても、酸化物半導体層１１５が形成されているため、０Ｖに非常に近いしきい値電圧でチャネルを形成することができる。
【００６５】
また本実施の形態において、ゲート電極層１０２とチャネル形成領域として機能する酸化物半導体層１６６との間に、酸化物半導体層１１５が設けられているため、ゲート絶縁層１０３の膜厚を薄くすることが可能である。
【実施例】
【００６６】
本実施例では、実施の形態で述べられたトランジスタの特性について説明する。
【００６７】
本実施例のトランジスタの構造は、図８（Ｂ）に示す通りである。下地絶縁層である酸化物絶縁膜１６０として膜厚３００ｎｍの酸化シリコン膜、第１の酸化物半導体層である酸化物半導体層１６６として膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ソース電極層１０８及びドレイン電極層１０９として膜厚５０ｎｍのタングステン膜、ゲート絶縁層１０３として膜厚３０ｎｍの窒素を含む酸化シリコン膜、第２の酸化物半導体層である酸化物半導体層１１５に膜厚１０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ゲート電極層１０２にタングステン膜１４０ｎｍを用いた。
【００６８】
酸化物半導体層１１５となる酸化物半導体膜１１６の成膜条件は、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（三井金属製））を用いて、基板とターゲットの間との距離（Ｔ−Ｓ距離とも呼ぶ）を６０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン流量４０ｓｃｃｍである。
【００６９】
また比較例のトランジスタでは、第２の酸化物半導体層である酸化物半導体層１１５に代えて、導電膜である窒化タンタル膜を膜厚１５ｎｍで成膜した。
【００７０】
図６に、本実施例のトランジスタ（チャネル長２．９μｍ、チャネル幅１０μｍ）及び比較例のトランジスタのゲート電圧（Ｖｇ）及びドレイン電流（Ｉｄ）の関係を示す。なお図６において、本実施例のトランジスタの特性は実線（「ＩＧＺＯ」と表記されている線））、比較例のトランジスタの特性は点線（「窒化タンタル」と表記されている線）で示す。
【００７１】
図６に示されるように、本実施例のトランジスタでは、ドレイン電流が１×１０−１２Ａのときのゲート電圧は正である。よって本実施例のトランジスタは、ノーマリオフのトランジスタと言える。一方、比較例のトランジスタでは、ドレイン電流が１×１０−１２Ａのときのゲート電圧は負であるので、ノーマリオンのトランジスタと言える。
【００７２】
図７には、本実施例のトランジスタ（チャネル長９．９μｍ、チャネル幅１０μｍ）及び比較例のトランジスタのゲート電圧（Ｖｇ）及びドレイン電流（Ｉｄ）の関係を示す。なお図７で用いられた本実施例のトランジスタと、図６で用いた本実施例のトランジスタは、チャネル長以外は同じ構造を有するトランジスタである。
【００７３】
図７に示されるように、本実施例のトランジスタにおいて、ゲート電圧が０Ｖのときのドレイン電流は測定下限（１×１０−１４Ａ）以下となっている。このように測定下限（１×１０−１４Ａ）以下という電流値は、電流が流れていないとみなすことが可能な程度には十分小さい電流値である。よって図７に用いられた本実施例のトランジスタは、ノーマリオフのトランジスタであると言える。
【００７４】
図３、図４、及び図５に、チャネル長としきい値電圧（Ｖｔｈ）との関係、チャネル長とシフト値との関係、及びチャネル長とＳ値との関係、における本実施例及び比較例のトランジスタの比較を示す。なお図３、図４、及び図５においても、本実施例のトランジスタは実線（「ＩＧＺＯ」と表記されている線））、比較例のトランジスタは点線（「窒化タンタル」と表記されている線）とする。
【００７５】
図３、図４、及び図５、特に図３に示されるように、本実施例のトランジスタは、比較例のトランジスタよりもしきい値電圧が高い。しきい値電圧がより高いほど、よりノーマリオフになりやすい。よって本実施例のトランジスタは比較例のトランジスタよりも、よりノーマリオフになりやすいと言える。
【００７６】
以上本実施例より、開示される発明の一態様により、ノーマリオフのトランジスタを得られることが示された。
【符号の説明】
【００７７】
１０１ 基板
１０２ ゲート電極層
１０３ ゲート絶縁層
１０４ 導電膜
１０６ａ 導電膜
１０６ｂ 導電膜
１０６ｃ 導電膜
１０８ ソース電極層
１０８ａ ソース電極層
１０８ｂ ソース電極層
１０８ｃ ソース電極層
１０９ ドレイン電極層
１０９ａ ドレイン電極層
１０９ｂ ドレイン電極層
１０９ｃ ドレイン電極層
１１５ 酸化物半導体層
１１６ 酸化物半導体膜
１６５ 酸化物半導体膜
１６６ 酸化物半導体層
【技術分野】
【０００１】
開示される発明の一形態は、トランジスタ或いはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ或いはトランジスタを含んで構成される回路を有する半導体装置に関する。
【背景技術】
【０００２】
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【０００３】
半導体層としてインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む酸化物半導体膜を用い、半導体層とソース電極及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１０−０５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
【０００６】
また、表示装置に用いられるトランジスタは、０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧の値が負であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、いわゆるノーマリーオンの状態となる。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、負の電圧状態でもチャネルが形成されてドレイン電流が流れるノーマリオンのトランジスタは、制御が難しく、回路に用いるトランジスタとしては不向きである。
【０００７】
ただしノーマリオンのトランジスタであっても、０Ｖにできるだけ近いしきい値電圧でチャネルが形成されるトランジスタであれば、表示装置に用いることも可能である。
【０００８】
開示される発明の一態様は、上記課題に鑑み、新規な構造の半導体装置及び、その作製方法を提供することを課題とする。
【０００９】
開示される発明の一態様は、ノーマリーオフのトランジスタ、及び、当該トランジスタを含んで構成される回路を有する半導体装置を提供することを課題の一つとする。
【課題を解決するための手段】
【００１０】
開示される発明の一態様は、チャネル形成領域として機能する第１の酸化物半導体層と、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層と、当該ゲート絶縁層に接して当該第１の酸化物半導体層と重なる第２の酸化物半導体層と、当該第２の酸化物半導体層上に設けられたゲート電極層とを有することを特徴とする半導体装置に関する。
【００１１】
また開示される発明の一態様は、絶縁表面上に、第１の酸化物半導体層を形成し、当該第１の酸化物半導体層と重なるソース電極層及びドレイン電極層を形成し、当該第１の酸化物半導体層、当該ソース電極層、及び当該ドレイン電極層と接するゲート絶縁層を形成し、当該ゲート絶縁層に接して、当該第１の酸化物半導体層と重なる第２の酸化物半導体層を形成し、当該第２の酸化物半導体層上にゲート電極層を形成することを特徴とする半導体装置の作製方法に関する。
【００１２】
ゲート電極層とゲート絶縁層との間に設けられた第２の酸化物半導体層として、具体的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜を用いる。これらの膜は４電子ボルト以上５電子ボルト未満の仕事関数を有し、ゲート電極層とゲート絶縁層との間に設けた場合、トランジスタの電気特性のしきい値電圧を正にすることができ、いわゆるノーマリーオフのトランジスタを得ることができる。
【００１３】
なお本明細書において、ゲート電圧が０Ｖ、及び、ソース−ドレイン電圧が少なくとも１Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタをノーマリオフのトランジスタと定義する。また、ゲート電圧が０Ｖ、及び、ソース−ドレイン電圧が少なくとも１Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタをノーマリオンのトランジスタと定義する。
【００１４】
より具体的には、本明細書では、ｎチャネル型トランジスタにおいて、ドレイン電流が１×１０−１２Ａのときのゲート電圧が正であるトランジスタを、ノーマリオフのトランジスタと定義する。またｎチャネル型トランジスタにおいて、ドレイン電流が１×１０−１２Ａのときのゲート電圧が負であるトランジスタを、ノーマリオンのトランジスタと定義する。
【００１５】
チャネル形成領域として機能する第１の酸化物半導体層に用いる材料としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ膜や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜などを用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜である。
【００１６】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【００１７】
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電気機器は全て半導体装置である。
【発明の効果】
【００１８】
開示される発明の一態様により、ノーマリーオフのトランジスタ、或いは当該トランジスタを含んで構成される回路を有する半導体装置を得ることができる。
【図面の簡単な説明】
【００１９】
【図１】トランジスタの作製工程を示す断面図。
【図２】トランジスタの作製工程を示す断面図。
【図３】トランジスタの特性を示す図。
【図４】トランジスタの特性を示す図。
【図５】トランジスタの特性を示す図。
【図６】トランジスタの特性を示す図。
【図７】トランジスタの特性を示す図。
【図８】トランジスタの作製工程を示す断面図。
【図９】トランジスタの作製工程を示す断面図。
【発明を実施するための形態】
【００２０】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２１】
本実施の形態のトランジスタ及びその作製方法を、図１（Ａ）〜図１（Ｃ）、図２（Ａ）〜図２（Ｂ）、図８（Ａ）〜図８（Ｂ）、図９（Ａ）〜図９（Ｂ）を用いて説明する。
【００２２】
まず基板１０１に付着している水分等を除去するために、基板１０１に対して真空加熱処理を行う。本実施の形態では、基板１０１を圧力１０−５Ｐａのチャンバ内で４００℃で１０分間加熱する。
【００２３】
また上記真空加熱処理に代えて、基板１０１に対して逆スパッタを行ってもよい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。基板１０１に対して逆スパッタを行うことにより、基板１０１に付着している水分等を除去することができる。
【００２４】
基板１０１は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１０１は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。
【００２５】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を基板１０１として用いることもできる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００２６】
次いで基板１０１上に下地絶縁層である酸化物絶縁膜１６０を形成する。
【００２７】
酸化物絶縁膜１６０は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜は、加熱により、後に形成される酸化物半導体膜に酸素を拡散させることができる。酸化物絶縁膜１６０は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等で形成することができる。
【００２８】
酸化物絶縁膜１６０の膜厚は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。酸化物絶縁膜１６０を厚くすることで、酸化物絶縁膜１６０からの酸素放出量を増加させることができると共に、その増加によって酸化物絶縁膜１６０及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。
【００２９】
酸化物絶縁膜１６０は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。本実施の形態では、酸化物絶縁膜１６０として、スパッタリング法を用いて酸化シリコンを膜厚３００ｎｍに成膜する。
【００３０】
次いで、酸化物絶縁膜１６０上に酸化物半導体膜１６５を形成する（図１（Ａ）参照）。
【００３１】
酸化物半導体膜１６５は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、酸素のみ、又はアルゴンなどの不活性ガス及び酸素の混合雰囲気下で得られる膜厚を５ｎｍ以上５０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などのターゲットを用いることができる。
【００３２】
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
【００３３】
また、トランジスタの電気特性のしきい値電圧をプラス方向にシフトさせるために、酸化物半導体膜１６５に窒素を微量に含ませてフェルミ準位（ＥＦ）を下げてもよい。
【００３４】
また、酸化物半導体膜１６５の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を抑制することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物等が挙げられる。
【００３５】
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を抑制することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を防止することができる。
【００３６】
また、酸化物半導体膜１６５の形成時に、ターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
【００３７】
酸化物半導体膜１６５の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲２００℃以上４５０℃以下）を行ってもよい。この加熱処理は、酸化物半導体膜１６５中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で酸素を含む雰囲気下に切り替えて加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
【００３８】
次いで、酸化物半導体膜１６５を加工して島状の酸化物半導体層１６６を形成する。
【００３９】
酸化物半導体層の加工は、第１のフォトマスクを用いて所望の形状のマスクを酸化物半導体膜１６５上に形成した後、酸化物半導体膜１６５をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【００４０】
なお、酸化物半導体膜１６５のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
【００４１】
次いで、島状の酸化物半導体層１６６上に第１の導電膜１０６ａ、第２の導電膜１０６ｂ、及び第３の導電膜１０６ｃを形成する（図１（Ｂ）参照）。本実施の形態では、第１の導電膜１０６ａとしてチタン膜を膜厚５０ｎｍ、第２の導電膜１０６ｂとしてアルミニウム膜を膜厚１００ｎｍ、第３の導電膜１０６ｃとしてチタン膜を膜厚５ｎｍで成膜する。
【００４２】
次いで、第３の導電膜１０６ｃ上に、第２のフォトマスクを用いてマスクの形成を行い、選択的にエッチングしてソース電極層１０８（ソース電極層１０８ａ、ソース電極層１０８ｂ、及びソース電極層１０８ｃを含む）、並びにドレイン電極層１０９（ドレイン電極層１０９ａ、ドレイン電極層１０９ｂ、ドレイン電極層１０９ｃを含む）を形成する（図１（Ｃ）参照）。なお本実施の形態では、ソース電極層１０８及びドレイン電極層１０９として、三層の導電膜を積層したが、本実施の形態はこれに限定されない。ソース電極層１０８及びドレイン電極層１０９として、単層の導電膜を用いてもよいし、積層の数は３に限定されず、積層の数は２又は４以上であってもよい。
【００４３】
なお島状の酸化物半導体層１６６とドレイン電極層１０９（またはソース電極層１０８）との間に、窒素を含む金属酸化物を用いてバッファ層を形成してもよい。ドレイン電極層１０９（またはソース電極層１０８）と酸化物半導体層１６６との間に当該バッファ層を設けると、電界集中を緩和し、トランジスタの信頼性を向上させることができる。
【００４４】
次いで、ソース電極層１０８ａ乃至ソース電極層１０８ｃの側面およびドレイン電極層１０９ａ乃至ドレイン電極層１０９ｃを覆い、且つ、酸化物半導体層１６６と接するゲート絶縁層１０３を形成する。
【００４５】
ゲート絶縁層１０３は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。ただし、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材料を採用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング法が好適である。
【００４６】
またゲート絶縁層１０３としては、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体層１６６の結晶と、ゲート絶縁層１０３の結晶とを連続的に整合することができるため好ましい。
【００４７】
次いで、ゲート絶縁層１０３上に酸化物半導体膜１１６を形成する（図２（Ａ）参照）。
【００４８】
ゲート絶縁層１０３上に接する酸化物半導体膜１１６は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜などを用いる。
【００４９】
酸化物半導体膜１１６として用いられるＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜のバンドギャップ及び仕事関数を表１に示す。表１に示されるように、これらの材料のバンドギャップは２．７電子ボルト以上３．３電子ボルト以下である。
【００５０】
【表１】
【００５１】
上述のように、酸化物半導体膜１１６として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜や、Ｉｎ−Ｓｎ−Ｏ膜や、Ｉｎ−Ｇａ−Ｏ膜や、Ｉｎ−Ｚｎ−Ｏ膜や、Ｓｎ−Ｏ膜や、Ｉｎ−Ｏ膜を用いる。酸化物半導体膜１１６として、これらの膜は４電子ボルト以上５電子ボルト未満の仕事関数を有する（表１参照）。これによりノーマリーオフのトランジスタを得ることができる。このことは、シリコンを用いたトランジスタと異なると言える。シリコンを用いたｎ型のトランジスタは、ｐ型を付与する元素をゲート電極に用いる、或いはｐ型を付与する不純物元素をシリコンに微量にドープすることでしきい値を正にする。一方、本実施の形態で示すように、酸化物半導体層を半導体層として有し、ゲート絶縁層を酸化物半導体層と４電子ボルト以上５電子ボルト未満の仕事関数を有する酸化物半導体膜で挟持し、かつ酸化物半導体膜をゲート電極と接するようにトランジスタを形成することで、しきい値電圧を正にすることができる。
【００５２】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（三井金属製））を用いて、基板とターゲットの間との距離（Ｔ−Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ以下、具体的には６０ｍｍ、基板温度８０℃以上４５０℃未満、具体的には２００℃、圧力０．４〜０．６Ｐａ、具体的には０．４Ｐａ、直流（ＤＣ）電源０．１ｋＷ〜５ｋＷ、具体的には０．５ｋＷ、アルゴン及び酸素雰囲気下で膜厚２０ｎｍの酸化物半導体膜１１６を成膜する。
【００５３】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、必要であれば加熱処理を行って抵抗を小さくしてもよい。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向を有する多結晶であり、結晶性が高い。また、スパッタリング法で成膜した単膜を評価した結果、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の仕事関数は、表１に示されるように４．６電子ボルトであった。
【００５４】
次いで酸化物半導体膜１１６を加工して、酸化物半導体層１１５を得る（図２（Ｂ）参照）。
【００５５】
ゲート絶縁層１０３及び酸化物半導体層１１５を覆って、導電膜１０４を形成する（図８（Ａ）参照）。
【００５６】
導電膜１０４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムなどの金属、これらの窒化物、またはこれらを主成分とする合金を用いて形成することができる。
【００５７】
または導電膜１０４として、少なくとも一層にアルミニウム、銅などを用いる積層とすることが好ましい。銅を導電膜１０４の一層として用いる場合、ゲート電極層形成後のプロセス温度は４５０℃以下とする。
【００５８】
また、アルミニウムを導電膜１０４の一層として用いる場合、導電膜１０４形成後のプロセス温度は２５０℃以上３８０℃以下、好ましくは３００℃以上３５０℃以下とする。また、アルミニウムを導電膜１０４の材料として用い、導電膜１０４上に酸化物を含む層間絶縁膜を形成する場合、酸化物を含む層間絶縁膜と接するアルミニウム表面に酸化物（アルミナなど）が形成される恐れがあるため、導電膜１０４の上にバリア層として窒化タンタルや窒化チタンを用いてもよい。
【００５９】
次いで、導電膜１０４を加工して、酸化物半導体層１１５に接するゲート電極層１０２を形成する（図８（Ｂ）参照）。
【００６０】
以上の工程でトップゲート型のトランジスタが形成される。図８（Ｂ）に示すトップゲート型トランジスタは、チャネル形成領域として機能する酸化物半導体層１６６上に、ソース電極層１０８及びドレイン電極層１０９が接触する構造を有するトップゲート型トランジスタである。
【００６１】
なお図８（Ｂ）では、酸化物半導体層１１５の端部とゲート電極層１０２の端部を揃えたが（側面が同一平面）、本実施の形態のトランジスタはこれに限定されない。図９（Ａ）に示すように、ゲート電極層１０２の端部が酸化物半導体層１１５の端部の外側に配置されていてもよいし、図９（Ｂ）に示すように、ゲート電極層１０２の端部が酸化物半導体層１１５の端部の内側に配置されていてもよい。
【００６２】
また本実施の形態では、酸化物半導体膜１１６を加工して酸化物半導体層１１５を得た後に、導電膜１０４を形成し、導電膜１０４を加工してゲート電極層１０２を形成したが、本実施の形態はこれに限定されない。酸化物半導体膜１１６及び導電膜１０４を連続して成膜し、酸化物半導体膜１１６及び導電膜１０４を同じマスクを用いて加工して、それぞれ酸化物半導体層１１５及びゲート電極層１０２を形成してもよい。この場合、酸化物半導体層１１５の端部と及びゲート電極層１０２の端部はそれぞれ一致する。
【００６３】
以上本実施の形態により、ノーマリーオフのトランジスタを得ることができる。
【００６４】
また本実施の形態のトランジスタがノーマリオンであっても、酸化物半導体層１１５が形成されているため、０Ｖに非常に近いしきい値電圧でチャネルを形成することができる。
【００６５】
また本実施の形態において、ゲート電極層１０２とチャネル形成領域として機能する酸化物半導体層１６６との間に、酸化物半導体層１１５が設けられているため、ゲート絶縁層１０３の膜厚を薄くすることが可能である。
【実施例】
【００６６】
本実施例では、実施の形態で述べられたトランジスタの特性について説明する。
【００６７】
本実施例のトランジスタの構造は、図８（Ｂ）に示す通りである。下地絶縁層である酸化物絶縁膜１６０として膜厚３００ｎｍの酸化シリコン膜、第１の酸化物半導体層である酸化物半導体層１６６として膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ソース電極層１０８及びドレイン電極層１０９として膜厚５０ｎｍのタングステン膜、ゲート絶縁層１０３として膜厚３０ｎｍの窒素を含む酸化シリコン膜、第２の酸化物半導体層である酸化物半導体層１１５に膜厚１０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ膜、ゲート電極層１０２にタングステン膜１４０ｎｍを用いた。
【００６８】
酸化物半導体層１１５となる酸化物半導体膜１１６の成膜条件は、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］（三井金属製））を用いて、基板とターゲットの間との距離（Ｔ−Ｓ距離とも呼ぶ）を６０ｍｍ、基板温度２００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン流量４０ｓｃｃｍである。
【００６９】
また比較例のトランジスタでは、第２の酸化物半導体層である酸化物半導体層１１５に代えて、導電膜である窒化タンタル膜を膜厚１５ｎｍで成膜した。
【００７０】
図６に、本実施例のトランジスタ（チャネル長２．９μｍ、チャネル幅１０μｍ）及び比較例のトランジスタのゲート電圧（Ｖｇ）及びドレイン電流（Ｉｄ）の関係を示す。なお図６において、本実施例のトランジスタの特性は実線（「ＩＧＺＯ」と表記されている線））、比較例のトランジスタの特性は点線（「窒化タンタル」と表記されている線）で示す。
【００７１】
図６に示されるように、本実施例のトランジスタでは、ドレイン電流が１×１０−１２Ａのときのゲート電圧は正である。よって本実施例のトランジスタは、ノーマリオフのトランジスタと言える。一方、比較例のトランジスタでは、ドレイン電流が１×１０−１２Ａのときのゲート電圧は負であるので、ノーマリオンのトランジスタと言える。
【００７２】
図７には、本実施例のトランジスタ（チャネル長９．９μｍ、チャネル幅１０μｍ）及び比較例のトランジスタのゲート電圧（Ｖｇ）及びドレイン電流（Ｉｄ）の関係を示す。なお図７で用いられた本実施例のトランジスタと、図６で用いた本実施例のトランジスタは、チャネル長以外は同じ構造を有するトランジスタである。
【００７３】
図７に示されるように、本実施例のトランジスタにおいて、ゲート電圧が０Ｖのときのドレイン電流は測定下限（１×１０−１４Ａ）以下となっている。このように測定下限（１×１０−１４Ａ）以下という電流値は、電流が流れていないとみなすことが可能な程度には十分小さい電流値である。よって図７に用いられた本実施例のトランジスタは、ノーマリオフのトランジスタであると言える。
【００７４】
図３、図４、及び図５に、チャネル長としきい値電圧（Ｖｔｈ）との関係、チャネル長とシフト値との関係、及びチャネル長とＳ値との関係、における本実施例及び比較例のトランジスタの比較を示す。なお図３、図４、及び図５においても、本実施例のトランジスタは実線（「ＩＧＺＯ」と表記されている線））、比較例のトランジスタは点線（「窒化タンタル」と表記されている線）とする。
【００７５】
図３、図４、及び図５、特に図３に示されるように、本実施例のトランジスタは、比較例のトランジスタよりもしきい値電圧が高い。しきい値電圧がより高いほど、よりノーマリオフになりやすい。よって本実施例のトランジスタは比較例のトランジスタよりも、よりノーマリオフになりやすいと言える。
【００７６】
以上本実施例より、開示される発明の一態様により、ノーマリオフのトランジスタを得られることが示された。
【符号の説明】
【００７７】
１０１ 基板
１０２ ゲート電極層
１０３ ゲート絶縁層
１０４ 導電膜
１０６ａ 導電膜
１０６ｂ 導電膜
１０６ｃ 導電膜
１０８ ソース電極層
１０８ａ ソース電極層
１０８ｂ ソース電極層
１０８ｃ ソース電極層
１０９ ドレイン電極層
１０９ａ ドレイン電極層
１０９ｂ ドレイン電極層
１０９ｃ ドレイン電極層
１１５ 酸化物半導体層
１１６ 酸化物半導体膜
１６５ 酸化物半導体膜
１６６ 酸化物半導体層
【特許請求の範囲】
【請求項１】
チャネル形成領域として機能する第１の酸化物半導体層と、
前記第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、
前記第１の酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層と接するゲート絶縁層と、
前記ゲート絶縁層に接して前記第１の酸化物半導体層と重なる第２の酸化物半導体層と、
前記第２の酸化物半導体層上に設けられたゲート電極層と、
を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の酸化物半導体層の仕事関数は、４電子ボルト以上５電子ボルト未満であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｉｎ−Ｏ膜のいずれか一であることを特徴とする半導体装置。
【請求項４】
絶縁表面上に、第１の酸化物半導体層を形成し、
前記第１の酸化物半導体層と重なるソース電極層及びドレイン電極層を形成し、
前記第１の酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層と接するゲート絶縁層を形成し、
前記ゲート絶縁層に接して、前記第１の酸化物半導体層と重なる第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記第２の酸化物半導体層の仕事関数は、４電子ボルト以上５電子ボルト未満であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４又は請求項５において、
前記第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｉｎ−Ｏ膜のいずれか一であることを特徴とする半導体装置の作製方法。
【請求項１】
チャネル形成領域として機能する第１の酸化物半導体層と、
前記第１の酸化物半導体層と重なるソース電極層及びドレイン電極層と、
前記第１の酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層と接するゲート絶縁層と、
前記ゲート絶縁層に接して前記第１の酸化物半導体層と重なる第２の酸化物半導体層と、
前記第２の酸化物半導体層上に設けられたゲート電極層と、
を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第２の酸化物半導体層の仕事関数は、４電子ボルト以上５電子ボルト未満であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｉｎ−Ｏ膜のいずれか一であることを特徴とする半導体装置。
【請求項４】
絶縁表面上に、第１の酸化物半導体層を形成し、
前記第１の酸化物半導体層と重なるソース電極層及びドレイン電極層を形成し、
前記第１の酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層と接するゲート絶縁層を形成し、
前記ゲート絶縁層に接して、前記第１の酸化物半導体層と重なる第２の酸化物半導体層を形成し、
前記第２の酸化物半導体層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記第２の酸化物半導体層の仕事関数は、４電子ボルト以上５電子ボルト未満であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４又は請求項５において、
前記第２の酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｏ膜、Ｉｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｉｎ−Ｏ膜のいずれか一であることを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１２９５１１（Ｐ２０１２−１２９５１１Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１１−２５２４５７（Ｐ２０１１−２５２４５７）
【出願日】平成２３年１１月１８日（２０１１．１１．１８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２３年１１月１８日（２０１１．１１．１８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]