【課題】 ダイオードの局所的な過熱を抑制する技術を提供する。
【解決方法】 半導体層８の浅部８Ｕに複数本の絶縁トレンチ電極ＴＧが形成されており、浅部８Ｕが、少なくとも、隣接する１対の絶縁トレンチ電極ＴＧ間の区画領域４と隣接する他の１対の絶縁トレンチ電極ＴＧ間の区画領域５に分割されており、区画領域４に形成されている半導体構造と区画領域５に形成されている半導体構造が相違しており、各々の区画領域の裏面側に形成されている半導体層８の深部８Ｌの半導体構造が同じであり、裏面電極３と半導体層８の深部と区画領域４と表面電極２によって形成されている第１ダイオードの立ち上がり電圧と、裏面電極３と半導体層８の深部と区画領域５と表面電極２を含む第２ダイオードの立ち上がり電圧が相違している。 （もっと読む）

【課題】電界集中を緩和し耐圧を向上しつつ、電流コラプスを低減しかつリーク電流を減少することができる半導体装置を提供する。
【解決手段】半導体装置１において、窒化物系半導体２上に互いに離間して配設された制御電極５及び第２の主電極４と、窒化物系半導体２上の制御電極５と第２の主電極４との間に配設された第１の絶縁体６と、制御電極５に一端が電気的に接続され、他端が第１の絶縁体６上において制御電極５と第２の主電極４との間に配設された第１のフィールドプレート５ＦＰと、第１の絶縁体６上において一端が第１のフィールドプレート５ＦＰに接続され、他端が第２の主電極４に向かって延伸され、第１のフィールドプレート５ＦＰに比べて高いシート抵抗を有する抵抗性フィールドプレート７とを備える。 （もっと読む）

【課題】複数のワイドギャップ半導体素子を並列接続した構成において、簡単な製造プロセスで複数のワイドギャップ半導体素子の電気的特性を揃えることができ、特定の素子に電流集中することなく大電流を流すことが可能な半導体装置の製造方法を提供する。
【解決手段】ｐｎ接合ダイオード毎に電圧電流特性を測定し(特性測定工程Ｓ５,Ｓ９)、測定されたｐｎ接合ダイオードの電圧電流特性に基づいて、電子線を照射することにより目標電圧電流特性に近づけることが可能なｐｎ接合ダイオードについて、目標電圧電流特性にするための電子線量を算出する(電子線量算出工程Ｓ６)。上記電子線を照射することにより目標電圧電流特性に近づけることが可能なｐｎ接合ダイオードに対して、算出された電子線量の電子線を照射する(電子線照射工程Ｓ８)。 （もっと読む）

【課題】ベース・エミッタをエピタキシャル成長により形成するバイポーラトランジスタにおいて、真性ベースを薄くして遮断周波数を向上すると同時に、厚い外部ベースを形成することでベース抵抗を低減する。
【解決手段】具体例を述べれば、ベース層をエピタキシャル成長した後に、低温アニールを行うことで、開口部周辺部分のシリコン・ゲルマニウム層に凸部ができるように変形させ、真性ベースのキャリア走行時間を増大させずにベース抵抗を低減する。 （もっと読む）

【課題】低オーム性コンタクト抵抗と、微細な電極が形成できる平坦な表面が得られ、かつ経時変化の小さい窒化物半導体装置のオーム性電極を提供する。
【解決手段】 窒化物半導体装置のオーム性電極を、ＧａＮ系半導体２０１上に第一の金属膜２０２、第二の金属膜２０３、第三の金属膜２０４、第四の金属膜２０５、第五の金属膜２０６が形成された構造とする。ＧａＮ系半導体２０１としては、ＧａＮ、ＡｌＮ、ＩｎＮ及びその混合物を主成分とする半導体とし、第一の金属膜２０２としては、Ｔｉ、Ｎｂ、Ｖ、Ｗ、Ｔａ、Ｒｅ、Ｍｏ、Ｍｎ、Ｐｔ、Ｐｄ、Ｒｈ、Ｙ、Ｚｒのいずれか一つを含む金属膜とし、第二の金属膜２０３としては、Ａｌを含む金属膜とし、第三の金属膜２０４としては、Ｎｂを含む金属膜とし、第四の金属膜２０５としては、Ｍｏ、Ｗ、Ｐｔのうちいずれか１を含む金属膜とし、第五の金属膜２０６としては、Ａｕを含む金属膜とする。 （もっと読む）

【課題】製造工程数が増加するのを抑制しながら、電極の側方に形成された異種の材料からなる複合膜の残渣の除去を容易に行うことが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、シリコン基板１１の電界効果型トランジスタが形成される領域Ｂ上にゲート電極を形成する工程と、シリコン基板１１のバイポーラトランジスタが形成される領域Ａ上にバイポーラトランジスタを構成するＳｉＧｅからなるエピタキシャル層１９ａを形成する工程と、エピタキシャル層１９ａの形成時にゲート電極の側方に形成されるＳｉＧｅおよび多結晶シリコンからなるエッチング残渣１９ｃ、２５ｂおよび４３ａを除去する工程と、その後、ゲート電極の側方を覆うサイドウォール絶縁膜と、エミッタ電極２５の側方を覆うサイドウォール絶縁膜とを形成する工程とを備える。 （もっと読む）

【課題】好適に表面金属層を形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体ウエハの上面に、少なくともダイシング領域を回避して、半導体ウエハの上面とオーミック接触するオーミック金属層を形成するオーミック金属層形成工程と、半導体ウエハの下面に、スパッタリングによって下側電極を形成する下側電極形成工程と、下側電極の表面に、酸化シリコン層を形成する酸化シリコン層形成工程と、金属の表面だけにメッキ層が形成されるメッキ法によって、オーミック金属層の表面に、ニッケルと銅の少なくとも一方を含む表面金属層を形成する表面金属層形成工程と、エッチングにより酸化シリコン層を除去する酸化シリコン層除去工程と、ダイシング領域に沿って半導体ウエハをダイシングするダイシング工程とを有する半導体装置の製造方法。 （もっと読む）

【課題】層間絶縁膜を厚くしなくてもソース配線の外にドレイン配線を引き出せ、かつ、ＬＯＣＯＳ酸化膜や層間絶縁膜などの絶縁膜の絶縁破壊を防止できるようにする。
【解決手段】素子部８から配線引出し部９に延設されるようにｎ^-型ドリフト層４の裏面に裏面電極１９を備え、この裏面電極１９とソース配線１８との間に電流が流れるような構造、つまりｎ^-型ドリフト層４の表裏を貫通して縦方向に電流を流す構造にする。そして、裏面電極１９を配線引出し部９まで延設し、ｎ⁺型コンタクト領域２１、配線引出し部９のｎ^-型ドリフト層４、ｎウェル領域２０およびｎ⁺型コンタクト領域２１を通じてドレイン配線２３と接続する。すなわち、裏面電極１９を通じて電流が流れるようにすることにより、ドレイン配線２３を素子部８の外に引き出した構造とする。 （もっと読む）

【課題】Ａｕの拡散を抑制して、電流利得が突然劣化するのを防止する。
【解決手段】基板１上にサブコレクタ層２を形成し、サブコレクタ層２上にコレクタ層３を形成し、コレクタ層３上にベース層４を形成し、ベース層４上にエミッタ層５を形成し、エミッタ層５上にエミッタコンタクト層６を形成し、エミッタコンタクト層６上にＴｉからなるコンタクト用金属層７を形成し、コンタクト用金属層７上にＷからなるＡｕ拡散防止用のバリアメタル層８を形成し、バリアメタル層８上にＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９を形成し、エミッタ層５、エミッタコンタクト層６およびコンタクト用金属層７、バリアメタル層８、低抵抗金属層９からなるエミッタ電極の側面を覆うシリコン窒化膜１０を形成する。 （もっと読む）

【課題】ボンディング強度を確保しつつ、ボンディングに伴う層間絶縁膜の破壊や電極の破壊を防止することができ、電気的特性を向上することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置に搭載された半導体素子１は、ゲート電極１１６上を覆い第１の方向に延伸する延伸部１２１、第２の方向に隣接する延伸部１２１同士を第１の方向に一定間隔において連結する連結部１２２及び延伸部１２１と連結部１２２とにより開口形状が規定されベース領域１１２の主面とエミッタ領域１１３の主面とを露出する開口部１２３を有する層間絶縁膜１２を備える。 （もっと読む）

１つの実施形態は、単結晶膜を選択的に堆積するための方法を提供する。この方法は、第１の表面形態を有する第１の表面およびこの第１の表面形態とは異なる第２の表面形態を有する第２の表面を含む基体を準備する工程を含む。シリコン前駆体［１０８］およびＢＣｌ_３［１３４］は相互混合され、これにより供給ガスが形成される。この供給ガスは、化学気相成長条件［１２２］下でこの基体へ導入される。Ｓｉ含有層は、供給ガス［１２０］を導入することにより、第２の表面上に堆積することなく、第１の表面上に選択的に堆積される。 （もっと読む）

【課題】集積回路チップと実装基板との接続の容易性や、放熱性の良好さを維持したままで、各単位セル動作の均一性を確保し、出力段トランジスタの総合的な動作特性を改善する。
【解決手段】
コレクタ電極配線１０１は、平行する２つの単位セル列用コレクタ電極配線１，２が、その一方の端部で、出力用配線３によって接続されてなり、この出力端とされる一方、単位セル列用コレクタ電極配線１，２の他方の端部は、セル列間接続配線４により相互に接続されたものとなっており、これによって、各単位セルの動作の均一性の改善がなされるものとなっている。 （もっと読む）

【課題】ショットキー障壁高さを制御したダイヤモンド半導体素子を提供する。
【解決手段】ショットキー電極をカソードとし、オーミック電極をアノードとし、ショットキー電極、ダイヤモンドｐ⁻ドリフト層、ダイヤモンドｐ^＋オーミック層、オーミック電極からなる構造の高出力ダイヤモンド半導体素子において、ショットキー電極とダイヤモンドｐ⁻ドリフト層の接合面の間に、中間層として誘電体層を形成したダイヤモンド半導体素子 （もっと読む）

【課題】不純物を拡散させる熱処理を低温化・短時間化し、かつ、良品率を向上させること。
【解決手段】親水性膜１９を成膜するステップと、親水性膜１９の開口部２２により露出する基板表面２５を親水性膜１９とともに薬液で処理するステップと、基板表面２５に隣接するように成膜されたポリシリコン膜３２に注入された不純物をポリシリコン膜３２から基板８に拡散させるステップとを備えている。このとき、半導体装置は、基板表面２５が薬液で処理されることにより、基板８とポリシリコン膜３２との界面に膜が形成されることが防止され、ポリシリコン膜３２から基板８に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。さらに、半導体装置は、薬液で処理されるときに用いられた液体が親水性膜１９の表面に残ることが防止され、ウォーターマークが生成されることが防止され、パターン異常の発生が防止される。 （もっと読む）

【課題】シリサイド膜上に形成されるシリコン窒化膜の膨れや剥離を抑えることができる半導体装置の製造方法を提供する。
【解決手段】表面にシリサイド膜が形成された領域を有する半導体基板を、酸素元素を含むガス雰囲気中でプラズマ処理してシリサイド膜の上に酸化膜を形成する工程と、その酸化膜を形成した後、半導体基板の表面を覆うシリコン窒化膜を形成する工程と、を備えた。 （もっと読む）

【課題】製造工程数が増加するのを抑制しながら、第１素子のゲート電極および第２素子の電極部のそれぞれの側面を覆うサイドウォール絶縁膜の幅を異ならせることが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置１００の製造方法は、シリコン基板１１の領域Ｂ上にゲート電極２８を形成する工程と、シリコン基板１１の領域Ａにスペーサ絶縁膜４２を、ゲート電極２８の側面および領域Ａを覆うように形成することにより、領域Ａを覆う保護膜と、ゲート電極２８の側面を覆う絶縁膜４２ａを形成する工程と、その後、領域Ａ上にエミッタ電極２５を形成する工程と、ゲート電極２８およびエミッタ電極２５を覆うようにシリコン酸化膜４９を形成する工程と、スペーサ絶縁膜４２およびシリコン酸化膜４９をエッチングすることにより、絶縁膜４２ａを覆う絶縁膜３０ａを形成するとともに、エミッタ電極２５の側面を覆うサイドウォール絶縁膜２６を形成する工程とを備える。 （もっと読む）

【課題】電流リーク及び寄生抵抗が抑制され、安定した電流利得を実現する半導体装置を提供する。
【解決手段】ｎ型コレクタ層１０２上に、第一の半導体層１１０を成長させつつ、ｐ型多結晶シリコン膜１０６、シリコン窒化膜１０８を含む積層膜からなる庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第一の多結晶半導体層１２０を成長させ、その後第一の多結晶半導体層１２０を選択的に除去する。さらに第二の半導体層１１２、１１４、第三の半導体層１１６を成長させつつ、庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第二の多結晶半導体層１２２、１２４、第三の多結晶半導体層１２６を、シリコン窒化膜１０８に接触しないように選択的に成長させ、第三の半導体層と、第三の多結晶半導体層を接触させる。 （もっと読む）

【課題】 ｐ型の窒化物半導体層と、窒化物半導体層の表面を覆っているとともに貫通孔が形成されている絶縁膜と、貫通孔の底面に露出している窒化物半導体層の表面に接している金属膜を備えている窒化物半導体装置の製造方法において、良好なオーミック特性を実現できる製造方法を提供する。
【解決手段】 ｐ型の窒化ガリウム層２の表面に酸化シリコン膜４を形成する。次に、酸化シリコン膜４の一部をエッチングし、窒化ガリウム層２の表面に達する貫通孔６を形成する。次に、窒化ガリウム層２の表面に付着したシリコン８を除去する。次に、窒化ガリウム層２の表面に接する金属膜を形成する。次に、窒化ガリウム層２と酸化シリコン膜４と金属膜を熱処理する。シリコン８を除去する工程と金属膜を形成する工程は、シリコンを含まない雰囲気下で行う。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【解決手段】 本発明は、基板（４）と、基板に配設されている少なくとも１つの長尺状の第１の電極（１ａ、１ｂ、１ｃ）と、基板に配設されている少なくとも１つの第２の電極（２ａ、２ｂ）とを備え、第１および／または第２の電極は、長手方向に閉じている半導体部品に関する。 （もっと読む）