本発明は、基板（１００）上にアクティブ層（１０１）を形成する段階および少なくとも基板（１００）が出現するまで、トレンチ（１０２）をアクティブ層（１０１）内に形成することでコンポーネントを個別化する段階を含む、電子コンポーネント（１１１）のマトリクスを製造する方法に関する。この方法は、アクティブ層（１０１）上に機能材料の層（１０２）を蒸着する段階と、前記トレンチ（１０２）を充填し、電子コンポーネント（１１１）の上側面に薄膜（１１５）を形成するように、材料の層（１０３）上に感光性樹脂（１０４）を蒸着する段階と、トレンチの樹脂の部分の露光を少なくしつつ樹脂（１０４）を放射線に少なくとも部分的に曝露する段階と、適切に露光された部分を除去するように樹脂（１０４）を現像する段階と、現像段階の後、外面に現われる機能材料の層（１０３）の部分を除去する段階と、樹脂の残り部分を除去する段階とを含む。
（もっと読む）

【課題】従来の製造方法においては、オーバーエッチングによりコンタクト底部の表面荒れが引き起こされ、それにより半導体装置の特性ばらつきが増大してしまう。
【解決手段】Ｐ型シリコン基板１に形成されたトレンチの底部に設けられたコレクタ領域４を有するバイポーラトランジスタを形成する。Ｐ型シリコン基板１上に層間絶縁膜２３を形成する。トレンチの上部の層間絶縁膜２３を途中までエッチングすることにより、コレクタコンタクト用開口の一部３０を形成する。トレンチの上部の層間絶縁膜２３を上記底部に達するまでエッチングすることにより、コレクタコンタクト用開口の残りの部分３２を形成する。コレクタコンタクト用開口の残りの部分３２の形成は、エミッタコンタクト用開口２５およびベースコンタクト用開口２７の形成と同時に実行される。 （もっと読む）

【課題】ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体バイポーラトランジスタにおいて、エミッタ層に接する形で形成されたコンタクト層がｎ型ＩｎＡｌＧａＮ４元混晶により形成され、前記エミッタ層と前記コンタクト層はその上に形成されたエミッタとの障壁高さが小さくＩｎＡｌＧａＮ４元混晶上ではオーミック電極コンタクト抵抗を小さくできる例えばＷＳｉエミッタ電極が庇となるように選択的に除去されており、このエミッタ電極をマスクとしてベース電極がセルフアライン工程にて形成される。このような構成にすることにより、エミッタ段差とベース電極端との間の距離を、十分に小さくし、ベース抵抗を低減できる。この結果、良好な高周波特性を有するバイポーラトランジスタを実現することが可能となる。 （もっと読む）

【課題】１つの整流又はショットキーバリアコンタクトを含む電界効果トランジスタのような金属半導体化合物／半導体の接合領域を含む半導体装置の提供。
【解決手段】所定のドーピングレベルの半導体基板２に形成された第１および第２電極６を有する半導体装置１であって、第１および第２電極６は半導体領域５により互いに分離され、第３電極３は半導体領域５の導電性を制御し、第１および第２電極６の少なくとも１つは半導体領域５と整流コンタクトを形成し、整流コンタクトはポテンシャルバリアを有する半導体装置を提供する。本発明によれば、少なくとも第１および第２電極の間の方向に対して、半導体領域５は、半導体基板２のドーピングレベルより高いドーピングレベルを有するように均一にドープされ、動作中に、少なくとも１つの整流コンタクトのポテンシャルバリアを低くする鏡像力メカニズムを誘起する。更に、そのような半導体装置の製造方法。 （もっと読む）

【課題】 バイアス電圧が印加されるときに半導体デバイス上に自然降伏状態を作り出すような「略自然降伏状態」を提供する。
【解決手段】 本発明の半導体デバイスは第１半導体領域を含み、第１半導体領域は、強制または非強制略自然降伏領域であり、この領域は、非自然降伏（例えば、ツェナー降伏及び雪崩降伏）の降伏電圧以下の大きさを有する所定電圧がデバイスの両端に印加されるときに完全に空乏化される。 （もっと読む）

【課題】省スペース性および高周波特性を両立する半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、半導体基板１と、半導体基板１上に形成されたサブコレクタ層２と、サブコレクタ層２上に形成されたコレクタ層３と、コレクタ層３上に形成されたベース層４と、ベース層４上に形成されたエミッタ層５と、コレクタ層３と接続されるコレクタ電極８ａと、ベース層４と接続されるベース電極７と、エミッタ層５と接続されるエミッタ電極６と、サブコレクタ層２をスパイラル状に区画する絶縁領域１６と、スパイラル状に区画されたサブコレクタ層２の一端に接続される第１のインダクタ電極８ｂと、スパイラル状に区画されたサブコレクタ層２の他端に接続される第２のインダクタ電極８ｃとを備える。 （もっと読む）

【課題】エッチピットを低減可能な構造を有するバイポーラトランジスタ及びその製造方法を提供する。
【解決手段】ＨＢＴ１は、半絶縁性のＩｎＰ基板２と、同基板２上に形成されたバッファ層３０と、バッファ層３０上に形成されたサブコレクタ層４０と、コレクタ層８０と、ベース層９０と、エミッタ層１００と、エミッタ層１００上に形成されたエミッタコンタクト層１１０とを有する。エミッタ層１００のエッジは、エミッタコンタクト層１１０のエッジから離れて設けられている。また、エミッタ層１１０の表面は、平坦化されている。ＨＢＴ１は、サブコレクタ層４０上にコレクタ電極１７と、エミッタ層１００上にベース電極１６と、エミッタコンタクト層１１０上にエミッタ電極１５とを備える。 （もっと読む）

【課題】耐圧性および耐湿性が向上された半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、トランジスタ等が形成される活性領域１９を囲むように、分離領域１３Ａ、１３Ｂを設けている。この分離領域１３Ａ等は、半導体基板１１の上面から下面まで連続して延在していおり、内部にはシリコン酸化膜等から成る絶縁物層１４Ａが形成されている。従って、活性領域１９が形成される半導体基板１１の側面の全てを絶縁物により被覆することができるので、半導体装置の耐圧性および耐湿性を向上させることができる。 （もっと読む）

【課題】半導体基板にスルーホールを形成する工程や、半導体基板を裏面から研磨する工程は、非常に長い時間を要し生産性を低下させる要因となる。また、半導体基板を積層する構造であるため、積層して形成された半導体集積回路は厚くなり機械的な柔軟性に劣っている。
【解決手段】複数の基板上に剥離層を形成し、剥離層上に半導体素子、および貫通配線のための開口部を形成する。そして、半導体素子を有する層を基板から剥離し、重ね合わせて積層し、開口部に導電性を有する層を形成して貫通配線を形成することによって半導体集積回路を作製する。 （もっと読む）

本発明は、基板の規定された領域に、基板表面と結合でき且つナノワイヤと結合できる少なくとも１つの化合物（Ｃ１）を接触させて、基板表面上に結合サイトのパターンを提供し、および／または基板の規定された領域に、基板表面と結合し且つナノワイヤの結合を阻止する少なくとも１つの化合物（Ｃ２）を接触させて、基板表面上に非結合サイトのパターンを提供し、且つ、基板表面を液体媒体中のナノワイヤの懸濁液と接触させて適用したナノワイヤの少なくとも一部分を、（Ｃ１）で被覆されている、および／または（Ｃ２）で被覆されていない基板表面の少なくとも一部分と結合させる工程を含む、基板表面へのナノワイヤの堆積方法に関する。
（もっと読む）

【課題】本発明はエミッタ−ベーススペーサ領域中に低Ｋ材料を有するバイポーラトランジスタの作製方法を提供する。
【解決手段】本発明は半導体ウエハ基板上に配置されたバイポーラトランジスタを供する。バイポーラトランジスタは半導体ウエハ基板中に配置されたコレクタ、コレクタ中に配置されたベース、ベース上に配置され、ベースの少くとも一部と接触するエミッタを含んでよく、エミッタはその中に低Ｋ層を有する。低Ｋ層はたとえば、エミッタの一方の側に近接して配置するか、エミッタの相対する側に近接して配置してよい。しかし、すべての実施例において、低Ｋ層はバイポーラトランジスタの適切な機能を妨げず、従来のバイポーラトランジスタに典型的に付随したエミッタ−ベース容量を、本質的に減す。 （もっと読む）

【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。
【解決手段】基板１０に形成された導電層（エミッタキャップ層１５）に接続されるもので庇部２０ａ有するコンタクト電極（エミッタ電極）２０と、エミッタ電極２０の庇部２０ａ下の空洞２８部分に埋め込まれた絶縁膜３１と、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１と、層間絶縁膜２１に形成された接続孔２４を通じてエミッタ電極２０に接続されるとともに、層間絶縁膜２１上をエミッタ電極２０上より電極周辺部に配設されている配線２７とを備えたことを特徴とする。 （もっと読む）

半導体基板を金属基板に結合する方法を開示する。或る実施の形態では、この方法は第１の表面を含む半導体素子を半導体基板内に形成することを含む。この方法は更に、金属基板を得ることを含む。金属基板を半導体素子の第１の表面に結合し、金属基板の少なくとも一部は半導体素子の電気端子を形成する。
（もっと読む）

【課題】ＨＢＴの動作の信頼性向上と動作の高速性向上とを同時に実現する。
【解決手段】 半絶縁性基板１１上にコレクタコンタクト層１２、コレクタ層１３、ベース層１４、エミッタ層１５，１６、エミッタコンタクト層１７、エミッタ電極１８，１９が形成され、ベース層上、コレクタコンタクト層上にベース電極２１、コレクタ電極２５を取付けたＨＢＴにおいて、エミッタ層を、ベース層側の第１のエミッタ層１５とエミッタコンタクト層側の第２のエミッタ層１６とで形成し、第１のエミッタ層の延設部２３に空乏化されたリッジを形成する。さらに、第２のエミッタ層、エミッタコンタクト層及びエミッタ電極は、エミッタ電極に対するアンダーカット３１を有したエミッタメサ２２を形成し、ベース電極をエミッタメサに対してセルフアライン形成する。 （もっと読む）

【課題】従来は、１層のＡｌの金属電極層を素子領域にコンタクトさせ、当該金属電極層上にＡｕのボンディングワイヤを固着していた。この場合時間経過に伴いＡｕ／Ａｌ共晶層が形成され、素子領域に悪影響を及ぼす問題があった。
【解決手段】金属電極層を、第１電極層、Ｔｉを含むバリアメタル層、第２電極層の３層の構造にする。バリアメタル層により、第１電極層、第２電極層の膜厚を従来と同等としてもＡｕ／Ａｌ共晶層が素子領域に到達することを防止できる。また３層の金属電極層は同一チャンバー内で連続して形成し、１つのマスクで一度のエッチング工程でパターンニングが可能である。抵抗の増大、素子領域への不均一な電圧印加、製造工程の増加や生産効率の悪化等の弊害を招くことなく、Ａｕ／Ａｌ共晶層による不良を回避できる。 （もっと読む）

【課題】本発明は、縦型ＰＮＰトランジスタと縦型ＮＰＮトランジスタとを備えた半導体装置の製造方法に関し、縦型ＮＰＮトランジスタの特性の劣化を抑制することを課題とする。
【解決手段】第１のＮ型埋め込み拡散層２１と、Ｐ型拡散層２３，２５と、第１のＮ型エピタキシャル成長層２２とを有する縦型ＰＮＰトランジスタ１５と、第２のＮ型埋め込み拡散層４０と、第２のＮ型エピタキシャル成長層４１とを有する縦型ＮＰＮトランジスタ１６とを備えた半導体装置１０の製造方法であって、第１及び第２のＮ型埋め込み拡散層２１，４０を形成後に、第１及び第２のＮ型エピタキシャル成長層２２，４１を形成し、第１及び第２のＮ型エピタキシャル成長層２２，４１を形成後にＰ型拡散層２３，２５を形成した。 （もっと読む）

【課題】 従来技術のＭＯＬメタラジを用いてその欠点を回避する新しいＭＯＬメタラジとその製造方法を提供すること。
【解決手段】 酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを含む半導体構造が提供される。Ｃｏ含有ライナ、酸素ゲッター層及び金属含有導電性材料は、Ｃｏ含有ライナが従来のＴｉＮライナと取って代わるＭＯＬメタラジを形成する。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。 （もっと読む）

【課題】より低い電圧の印加によって溶断可能であって、しかも溶断に要する熱量を低減可能なヒューズ素子、及びヒューズ素子を備えた半導体装置、並びに半導体装置の製造方法を提供する。
【解決手段】ヒューズ素子は、半導体基板上に少なくともシリコンと、このシリコンよりも融点が低い元素とで形成した導電層と、この導電層の上面に形成した金属シリサイド層とで形成する。シリコンよりも融点が低い元素はゲルマニウムとする。特に、半導体基板には、上面に金属シリサイド層を設けたシリコン−ゲルマニウム層からなるベース引き出し電極を備えたバイポーラトランジスタが形成されており、導電層はバイポーラトランジスタにおけるシリコン−ゲルマニウム層の形成にともなってヒューズ素子部分に形成されたシリコン−ゲルマニウム層で形成する。 （もっと読む）

炭化ケイ素半導体デバイス用のエッジ終端構造は、少なくとも炭化ケイ素ベース接合を部分的に取り囲んで、炭化ケイ素層中において、所定間隔で配置された複数の同心円のフローティングガードリング（３４）を有すると共に、フローティングガードリング上に設けられた絶縁層、及びフローティングガードリング同士の間でかつ炭化ケイ素層の表面の近くに設けられた炭化ケイ素表面電荷補償領域（３８）を有する。炭化ケイ素層上に窒化ケイ素層（５６）が設けられ、窒化ケイ素層上に有機保護層（６６）が設けられる。酸化膜層が窒化ケイ素層と炭化ケイ素層の表面との間に存在してもよい。エッジ終端構造の形成・製造方法も又、開示されている。
（もっと読む）

【課題】 低抵抗及び低インダクタンスの裏面貫通ビア及びその製造法
【解決手段】 裏面コンタクト構造体及びその構造体を製造する方法を提供する。この方法は、表面及び対向する裏面を有する基板（１００）内に誘電体分離（２５０）を形成するステップと、基板（１００）の表面上に第１誘電体層（１０５）を形成するステップと、誘電体分離（２５０）の周囲上及び内部に位置合せされ、誘電体分離（２５０）まで延びるトレンチ（２６５Ｃ）を第１誘電体層（１０５）内に形成するステップと、第１誘電体層（１０５）内に形成されたトレンチ（２６５Ｃ）を、誘電体分離（２５０）を貫通して基板（１００）の厚さより小さな深さ（Ｄ１）まで基板（１００）内部に延ばすステップと、トレンチ（２６５Ｃ）を充填し、且つトレンチ（２６５Ｃ）の上面を第１誘電体層（１０５）の上面と同一平面にして、導電性貫通ビア（２７０Ｃ）を形成するステップと、基板（１００）の裏面から基板（１００）を薄くして貫通ビア（２７０Ｃ）を露出させるステップとを含む。 （もっと読む）