【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができるＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法を提供することを目的とする。
【解決手段】 第１の主面と該第１の主面に背向する第２の主面とを有するｎ^＋型ＳｉＣ基板１１と、第２の主面上に形成されたエピタキシャル層１３と、エピタキシャル層１３上に形成されると共に、エピタキシャル層１３とオーミック接触した電極１４とを有することを特徴とする。 （もっと読む）

【課題】 ベース電極がエアブリッジ構造を有するバイポーラトランジスタにおいて、構造の簡潔化、ベース電極に対する外部配線としてのベース配線のコンタクト位置の自由度を高めることができるようにする。
【解決手段】 ベース層１３の少なくとも一部が上面に臨んで形成された半導体メサ部ＢＭを有し、そのベース層１３にコンタクトされたベース電極１５が、半導体メサ部ＢＭより外側の空間に浮上延長する浮上延長部１５Ｆを有し、この延長浮上部１５Ｆをベース電極１３に対するベース配線４２のコンタクト部１５Ｃとする。このようにして、コンタクト部を固定部に設ける場合におけるこの固定部を形成するための構造、製造の煩雑さを回避でき、かつベース電極に対するベース配線のコンタクト部の選定の自由度をたかめ、レイアウト等の設計の自由度を高めるものである。 （もっと読む）

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができる半導体素子および半導体素子の製造方法を提供する。
【解決手段】 ｎ型ＳｉＣ基板１上に、１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる第１の貴金属膜２を形成し、第１の貴金属膜２上に、４ａ族と５ａ族と６ａ族と７ａ族と８族のＦｅ列とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる耐熱金属膜３を形成し、耐熱金属膜３上に、１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる第２の貴金属膜４を形成し、その後、これらを９６０℃から１０００℃までの範囲で加熱する。 （もっと読む）

【課題】 組立後に発生する内在応力及び使用条件下で発生する外因性応力を緩和し、とくにチップ表面に近い領域に形成された浅いジャンクションを有する製品に適した表面積層電極構造を備えた半導体装置を提供する。
【解決手段】 複数のリード２の下面は、樹脂封止体４の下面から露出しておりシリコン半導体基板１０上には、半田を介してフレームを接続するために、半田接合用金属層８を含む積層電極構造７が形成されている。積層電極構造７は、半導体基板とショットキージャンクションを形成する第１の金属層１１と、その上のジャンクションに対する応力を緩和するＡｌを主成分とする第２の金属層１２と、その上のＡｌと金属間化合物を起し難いＭｏ又はＴｉを主成分とする第３の金属層１３と、その上の少なくともＮｉ層を含む半田接合用金属層８とを備えている。第２の金属層がＡｌによる応力緩和作用を十分に発揮させる。 （もっと読む）

【課題】 小型化及び低コスト化できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】 Ｎ型半導体基板１２下面に形成され、該Ｎ型半導体基板１２よりも高抵抗なＮ型エピタキシャル層１４下面の一部分にＰ型拡散層２２，２２を設け、該Ｐ型拡散層２２，２２及びその周辺のＮ型エピタキシャル層１４下面に第１電極層２０を有する半導体装置１０において、前記Ｎ型エピタキシャル層１４下面の前記第１電極層２０が形成されていない部分の凹部の底に、Ｎ型半導体基板１２に接続された第２電極層２１を有する構成にする。 （もっと読む）

【課題】パワー半導体デバイスの電気抵抗を小さくする。
【解決手段】 第１の導電性の材料から構成され、表面に電極を有する半導体ダイと、前記第１の導電性の材料の抵抗率よりも低い抵抗率を有する第２の材料から構成され、前記電極の上に設けられた導電性本体とを備える半導体デバイスと、第１の導電性の材料から構成された、半導体デバイスの電極の表面にバリア層を形成するステップと、前記第１の材料の電気抵抗率よりも電気抵抗率が低い第２の導電性の材料から構成されたシード層を、前記バリア層の上に形成するステップと、前記第２の材料から構成された前記シード層の上に導電製本体を形成するステップとを有する、半導体デバイスを製造するための方法に関する。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

本発明は、少なくとも１つの電気的な接触面（２０）を有する少なくとも１つの電気的な構成要素（２）と、該構成要素（２）の前記接触面（２０）を電気的に接触させるための少なくとも１つの電気的な接続導体（３）と、前記構成要素（２）の上に配置された少なくとも１つの絶縁層（４）とを有し、該絶縁層（４）が該絶縁層（４）の厚さ方向でこれを貫通する少なくとも１つの開口（４２）を有し、該開口（４２）が前記構成要素（２）の接触面（２０）に向き合って配置されており、前記絶縁層（４）が前記開口（４２）を制限する側面（４３）を有し、前記電気的な接続導体（３）が前記側面（４３）に配置された少なくとも１つの金属化層（３０）を有しているシステムに関する。該システムは、前記金属化層（３０）が前記接触面（２０）に対し斜めに配向されていることを特徴としている。斜めに配向された金属化層によっては、前記絶縁層の上に配置された前記接続導体の区分と前記絶縁層と前記構成要素とが互いに機械的にかなり結合される。有利には金属化層は数μｍの厚さを有している。機械的な減結合によって、前記接続導体と前記絶縁体と前記構成要素とは、熱的な膨張係数の異なる材料から成っていることができる。本発明は特に、出力半導体構成要素を大きな面積で電気的に接触させるために使用される。
（もっと読む）

窒化物半導体を有する窒化物半導体装置のオーム性電極構造であって、窒化物半導体上に形成された第１の金属膜と、第１の金属膜上に形成された第２の金属膜とを有する。第１の金属膜は、Ｖ、Ｍｏ、Ｔｉ、Ｎｂ、Ｗ、Ｆｅ、Ｈｆ、Ｒｅ、Ｔａ、Ｚｒから成るグループの中から選ばれた少なくとも一つの材料で構成されている。第２の金属膜は、第１の金属膜１０２と異なる、Ｖ、Ｍｏ、Ｔｉ、Ｎｂ、Ｗ、Ｆｅ、Ｈｆ、Ｒｅ、Ｔａ、Ｚｒ、Ｐｔ、Ａｕから成るグループの中から選ばれた少なくとも一つの材料で構成されている。 （もっと読む）

【課題】
【解決手段】 バイポーラ接合トランジスタ（１００）に関連する方法、装置、デバイスの実施例が記載されている。 （もっと読む）

バイポーラトランジスタ及びその製造方法に関する。第１のエピタキシャル層（２３）上への第２の、より高濃度にドープされたエピタキシャル層の成長によって、外部ベース領域（４０）が形成される。第２のエピタキシャル層は上にあるポリシリコンエミッタ台座（２８）の下まで広がり、かつ、この台座（２８）から絶縁される。
（もっと読む）

この集積回路（１）は、シリサイド化部（１２２）及び非シリサイド化部（１２３）を有する第１のシリコン層（１２０）を有する抵抗素子などの電気的装置（２）と、例えばキャパシタ、電界効果トランジスタ又は不揮発性メモリゲート堆積部などの他の電気的装置（３）とを有する。他の電気的装置（３）は、誘電層厚さ（Ｄ）を有する誘電層（１３０）を有する。電気的装置（２）の非シリサイド化部（１２３）は、誘電層厚さ（Ｄ）を有する他の誘電層（１３１）により被覆され、シリサイド化部（１２２）は、他の誘電層（１３１）により被覆されない。このような集積回路（１）は、リソグラフィ工程数の少ない本発明による方法によって形成可能となる。

（もっと読む）

本発明は、バイポーラ・トランジスタ装置（１０）の製造に関し、この装置内に、絶縁層（１３）内のウィンドウ内に存在し絶縁層（１３）を覆って横方向に延びる多結晶シリコン領域（１４）を用いて、エミッタが形成される。シリコン領域（１４）、並びに、絶縁領域（１３）及びシリコン領域（１４）のスタックに隣接する別のシリコン領域（１２）が、この構造を覆って堆積される金属層（１６）によってシリサイド化される。形成されるシリサイド（１７）のブリッジを回避する手段がスタックの側面に形成される。本発明によれば、形成されるシリサイドのブリッジを回避するための手段は、シリコン領域（１４）の上面とスタックの側面の表面に沿った他のシリコン領域（１２）の上面との間の間隔が、絶縁層（１３）と半導体層（１４）の厚さの合計よりも大きく形成されるように、スタックの側面が構築されることを備える。スタック側面の正又は負の傾斜によって増大された通路によりシリサイドのブリッジが回避される。好ましい実施形態は、スタックの側面がどのように構築されるかに関する。
（もっと読む）

【課題】 ベース抵抗を低減したバイポーラ・トランジスタを提供する。
【解決手段】 高いｆ_Tおよびｆ_maxを有するバイポーラ・トランジスタ（１００）は、エミッタ（１０４）、ベース（１２０）、およびコレクタ（１１６）を含む。エミッタは、下部（１０８）と、この下部を越えて延在する上部（１１２）とを有する。ベースは、真性ベース（１４０）および外部ベース（１４４）を含む。真性ベースは、エミッタの下部とコレクタとの間に位置する。外部ベースは、エミッタの下部からエミッタの上部を越えて延在し、エミッタの上部の下からエミッタの上部の下よりも外側まで延在する連続導体（１４８）を含む。連続導体は、ベース・コンタクト（図示せず）から固有ベースまでの低電気抵抗の経路を提供する。このトランジスタは、第２の導体（１５２）を含むことができ、これは、エミッタの上部の下に延在せず、これによって、外部ベースを介した電気抵抗を更に低減する。 （もっと読む）

【課題】低オン抵抗の縦型トランジスタが形成されてなる半導体装置を提供する。また、マルチチャネル化の自由度の高い半導体装置を提供する。
【解決手段】半導体基板３０の一方の表面である主面側に形成された第1電極と、もう一方の表面である裏面側に形成された第２電極とを有する縦型トランジスタ１０１が形成されてなる半導体装置１００であって、第1電極が、主面上に形成された層間絶縁膜４３を介して、主面側の半導体基板３０表層部に形成された拡散領域４１，４２，４８に接続する第１金属層４４からなり、裏面側には、半導体基板３０の内部に向かってトレンチ３５が形成され、第２電極が、トレンチ内に形成され、トレンチ３５によって露出された半導体基板３０内の半導体層３３に接続する第２金属層３７からなる半導体装置１００とする。 （もっと読む）