ミドル・オブ・ザ・ライン（ＭＯＬ）用途のための無電解コバルト含有ライナ
【課題】 従来技術のＭＯＬメタラジを用いてその欠点を回避する新しいＭＯＬメタラジとその製造方法を提供すること。
【解決手段】 酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを含む半導体構造が提供される。Ｃｏ含有ライナ、酸素ゲッター層及び金属含有導電性材料は、Ｃｏ含有ライナが従来のＴｉＮライナと取って代わるＭＯＬメタラジを形成する。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。
【解決手段】 酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを含む半導体構造が提供される。Ｃｏ含有ライナ、酸素ゲッター層及び金属含有導電性材料は、Ｃｏ含有ライナが従来のＴｉＮライナと取って代わるＭＯＬメタラジを形成する。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造体及びその製造方法に関する。より具体的には、本発明は、シリサイド・コンタクト（ソース／ドレイン、及び／又はゲート）を相互接続構造体に接続するミドル・オブ・ザ・ライン（ＭＯＬ）メタラジ及びこうしたＭＯＬメタラジを製造する方法に関する。
【背景技術】
【０００２】
タングステン（Ｗ）は、半導体デバイス又は集積回路のシリサイド・コンタクトを上にある相互接続構造体に接続するミドル・オブ・ザ・ライン（ＭＯＬ）メタラジとして、半導体産業において広く使用されている。ＭＯＬメタラジは、一般に、シリサイド・コンタクトの各々の表面まで延びる１つ又は複数のコンタクト開口部を有する、パターン形成された誘電体材料（例えば、ＳｉＯ２のような）内に形成される。
【０００３】
誘電体材料内に形成されたコンタクト開口部の高アスペクト比（３より大きい深さ対幅の比）及び小さい構造サイズ（約０．１ミクロン又はそれより小さいオーダーの）のため、Ｗは、通常、前駆体としてＷＦ６及びシランを含む化学気相成長（ＣＶＤ）法によって堆積される。
【０００４】
こうした状況において、核生成ステップ（下記の式１で示される）及びバルク充填ステップ（下記の式２で示される）において、Ｗが堆積される。次の式において、「ｇ」はガスを示し、「ｓ」は固体を示すことが観察される。
【０００５】
核生成の際、次の反応：
(数１)
２ＷＦ６（ｇ）＋３ＳｉＨ４（ｇ）→２Ｗ（ｓ）＋３ＳｉＦ４＋６Ｈ２（ｇ）
が生じる。
バルク充填処理ステップの際、次の反応：
(数２)
ＷＦ６（ｇ）＋３Ｈ２（ｇ）→Ｗ（ｓ）＋６ＨＦ（ｇ）
が生じる。
しかしながら、ＷＦ６は、次の反応：
(数３)
２ＷＦ６（ｇ）＋３Ｓｉ（ｇ）→２Ｗ（ｓ）＋３ＳｉＦ４（ｇ）＋６Ｈ２（ｇ）
を介して、遊離シリコンと反応し、元素状タングステン及びシランを形成することが知られている。
【０００６】
式３によって説明される反応のため、ＣＶＤ Ｗプロセスの前に、ライナを堆積させてシリコンを保護する必要がある。しかしながら、ライナは、シリサイド・コンタクトとＷとの間の接触抵抗を低くするためにも、かつ、ＣＶＤ Ｗと誘電体材料との間の接着層としても必要とされる。
【０００７】
当該技術分野において、多くの異なるタイプのライナが周知であり、用いられてきた。広く用いられる１つのライナは、Ｔｉ／ＣＶＤ ＴｉＮスタックである。Ｔｉは、良好な酸素「ゲッター」であることが知られており（つまり、Ｔｉは、酸素に対して高い親和性がある）、よって、表面酸化物の洗浄を助ける。しかしながら、Ｔｉは、ＷＦ６又はＨＦと反応して噴火欠陥を形成するので、過剰なＴｉは有害であり、このことは、形成されるＴｉフッ化物が、揮発性種として残留するときに生じる。幾つかの初期の技術において、Ｔｉの堆積後、ライナ・スタックが、形成ガス・アニール（例えば、５５０℃、１／２時間）に曝され、過剰なＴｉをＴｉＮに変換した。しかしながら、高温アニール・プロセスに曝されるとき、ニッケル・モノ・シリサイドは、より抵抗の大きい二ケイ化ニッケルに変換されるので、今日の高性能デバイスの生成、特にＮｉモノ・シリサイドを用いるデバイスの生成においては、この形成ガス・アニールが取り除かれるか又は排除される。
【０００８】
反応性Ｔｉの問題に対する１つの解決法は、ＣＶＤ ＴｉＮの厚さを増大させることである。しかしながら、ＣＶＤ ＴｉＮは、相対的に高電気抵抗材料であり、一般に、元素状Ｔｉよりも約４倍から１０倍大きい面積抵抗を有する。
【０００９】
基本原則又はデバイスの幾何学的形状は、ますます小さくなり、コンタクト開口部のアスペクト比は、より大きくなっていることから、段差被覆性の低減は、コンタクト開口部内の十分な堆積を保証するためにＴｉＮライナが十分に厚いことを必要とし、ＴｉＮの段差被覆性も問題になる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記を考慮して、従来技術のＭＯＬメタラジを用いて上述の欠点を回避する新しいＭＯＬメタラジを開発するための継続的な必要性がある。
【課題を解決するための手段】
【００１１】
本発明は、Ｃｏ含有ライナが上述の従来のＴｉＮライナに取って代わる、新しいＭＯＬメタラジを提供するものである。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。随意的に、Ｗを用いることもできる。したがって、本発明は、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢの１つを含むＣｏ含有ライナを提供する。上述のＣｏ含有ライナは、ＣＶＤ Ｗ及びフッ素含有金属前駆体からの他の同様の金属含有導電性材料の堆積中、フッ素障壁層として機能する。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料のための核生成（例、シード）層として働く。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料を、隣接する誘電体材料に十分に付着させる。
【００１２】
誘電体材料内に形成された高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。
【００１３】
大まかに言うと、本発明は、酸素ゲッター層と金属含有導電性材料との間に配置された本発明のＣｏ含有ライナを含む半導体構造体を提供する。本発明の幾つかの実施形態においては、拡散障壁が、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００１４】
一般的に言うと、本発明は、
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板と、
半導体基板及び少なくとも１つの半導体デバイスの上に配置された誘電体材料であって、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料と、
酸素ゲッター層、該酸素ゲッター層の上に配置されたＣｏ含有ライナ及び金属含有導電性材料を含む、コンタクト開口部内に配置されたメタラジと
含む半導体構造体を提供する。
【００１５】
本発明の幾つかの実施形態において、拡散障壁は、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００１６】
上述の半導体構造体は、誘電体材料の上に配置された１つ又は複数の相互接続レベルを含むこともでき、相互接続レベルの各々は、導電性構造（ライン、ビア、又はそれらの組み合わせ）が内部に埋め込まれた層間誘電体を含む。相互接続レベル内の埋め込まれた導電性構造が、上述した本発明のメタラジを含むこともできる。
【００１７】
前述の半導体構造体を準備するステップに加えて、本発明は、これを形成する方法も提供する。
【００１８】
大まかに言うと、本発明の方法は、酸素ゲッター層と金属含有導電性材料の間にＣｏ含有ライナを堆積させるステップを含み、Ｃｏ含有ライナは、無電解蒸着によって堆積される。本発明の幾つかの実施形態においては、拡散障壁が、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００１９】
一般的に言うと、本発明の方法は、
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板を準備するステップと、
半導体基板及び少なくとも１つの半導体デバイスの上に、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料を形成するステップと、
コンタクト開口部内に酸素ゲッター層を形成するステップと、
無電解蒸着によって酸素ゲッター層上にＣｏ含有ライナを形成するステップと、
コンタクト開口部を金属含有導電性材料で充填するステップと
を含む。
【００２０】
本発明の幾つかの実施形態において、拡散障壁は、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００２１】
上述の一般的な方法は、誘電体材料の上に１つ又は複数の相互接続レベルを形成するステップを含むこともでき、この相互接続レベルの各々は、導電性構造（ライン、ビア、又はそれらの組み合わせ）が内部に埋め込まれた層間誘電体を含む。本発明によると、層間誘電体内の埋め込まれた導電性構造は、本発明のメタラジを含むことができる。
【発明を実施するための最良の形態】
【００２２】
ＭＯＬ用途のための無電解Ｃｏ含有ライナを提供する本発明が、本出願に添付する次の説明及び図面を参照することによって、ここでより詳しく説明される。本出願の図面は、例示目的で与えられるものであり、したがって、縮尺通りには描かれていないことが留意される。
【００２３】
次の説明においては、本発明の完全な理解を提供するために、特定の構造体、成分、材料、寸法、処理ステップ及び技術といった多数の特定の詳細が述べられる。しかしながら、当業者であれば、これらの特定の詳細なしで本発明を実施できることを理解するであろう。他の例においては、本発明を分かりにくくしないように、公知の構造体又は処理ステップは、詳細に説明されなかった。
【００２４】
上述のように、本発明は、Ｃｏ含有ライナが上述の従来のＴｉＮライナに取って代わる、ＭＯＬメタラジを提供するものである。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。随意的に、Ｗを用いることもできる。したがって、本発明は、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢの１つを含むＣｏ含有ライナを提供する。上述のＣｏ含有ライナは、ＣＶＤ Ｗ及びフッ素含有金属前駆体からの他の同様の金属含有導電性材料の堆積中に、フッ素障壁層として機能することが留意される。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料のための核生成（すなわち、シード）層として働く。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料を隣接した誘電体材料に十分に付着させる。誘電体材料内に形成された高アスペクト比（３より大きい、好ましくは５より大きい深さ対幅比）のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、無電解蒸着プロセスによってＣｏ含有ライナが形成される。
【００２５】
最初に、本発明において用いることができる初期構造体１０を示す図１について述べる。初期構造体１０は、少なくとも１つの半導体デバイス１４が上に配置された半導体基板１２を含む。本発明によると、少なくとも１つの半導体デバイス１４は、少なくとも１つのシリサイド・コンタクト領域１６を含む。図においては、１つの半導体デバイス１４が電界効果トランジスタとして示されることが留意される。そのような半導体デバイスが示され、説明されるが、本発明は、例えば、キャパシタ、ダイオード、バイポーラ・トランジスタ、ＢｉＣＭＯＳデバイス、記憶装置及び少なくとも１つのシリサイド・コンタクト領域を有する同様のものを含む他の半導体デバイスも考える。示される実施形態においては、少なくとも１つのシリサイド・コンタクト領域１６は、電界効果トランジスタのソース／ドレイン拡散領域の上に配置されることがさらに留意される。こうした位置が具体的に示されているが、本発明は、少なくとも１つのシリサイド・コンタクト領域１６が、半導体基板１２上に配置された他の材料層の上に配置される場合も考える。例えば、ゲート導体の上に、又はキャパシタの導電板の上に配置される場合である。
【００２６】
「半導体基板」という用語は、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及び他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体を含む任意の半導体材料を示すように、本出願全体にわたって用いられている。これらの列挙したタイプの半導体材料に加えて、本発明は、半導体基板１２が、例えば、Ｓｉ／ＳｉＧｅ、Ｓｉ／ＳｉＣ、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ、ＳＯＩ）、又はシリコン・ゲルマニウム・オン・インシュレータ（ｓｉｌｉｃｏｎ ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ、ＳＧＯＩ）のような層状半導体である場合も考える。本発明の幾つかの実施形態においては、半導体基板１２は、Ｓｉ含有半導体材料すなわちシリコンを含む半導体材料で構成されることが好ましい。半導体基板１０は、ドープすることができ、ドープしないこともでき、或いは、内部にドープされた領域とドープされていない領域を含むことができる。
【００２７】
半導体基板１２は、歪ませることがき、歪ませないこともでき、或いは、各々が内部に歪み領域と非歪み領域を含み得ることにも留意される。半導体基板１２はまた、単結晶配向を有することもでき、又は代替的に、異なる結晶配向をもった表面領域を有するハイブリッド半導体基板とすることができる。半導体基板１２はまた、例えば、内部に配置されたトレンチ分離領域又はフィールド酸化物分離領域のような、１つ又は複数の分離領域を有することもできる。
【００２８】
次に、少なくとも１つのシリサイド・コンタクト領域１６を含む少なくとも１つの半導体デバイス１４が形成される。少なくとも１つの半導体デバイス１４は、当業者に公知の従来技術を用いて形成される。処理の細部は、製造されるデバイスのタイプによって異なり得る。電界効果トランジスタの場合には、電界効果トランジスタを形成するのに、堆積、リソグラフィ、エッチング及びイオン注入を用いることができる。代替的に、電界効果トランジスタを形成するのに、リプレースメント・ゲート法を用いることができる。
【００２９】
示されるように、各々の電界効果トランジスタは、ゲート誘電体１８、ゲート導体２０、任意のオフセット・スペーサ２２及びソース／ドレイン領域２４を含む。ゲート誘電体１８、ゲート導体２０及び任意のオフセット・スペーサ２２は、従来の材料から成る。例えば、ゲート誘電体１８は、酸化物、窒化物、酸窒化物、又はそれらの組み合わせ及び多層物から成る。ゲート導体２０は、ポリＳｉ、ＳｉＧｅ、元素状金属、元素状金属を含む合金、金属シリサイド、金属窒化物、又はそれらの多層物を含む任意の組み合わせから成る。任意のオフセット・スペーサ２２は、酸化物、窒化物、酸窒化物、又はそれらの多層物を含む任意の組み合わせから成る。ソース／ドレイン領域２４は、半導体基板１２内又は基板上に配置された半導体層内に形成される。
【００３０】
少なくとも１つのシリサイド・コンタクト領域１６が、当該技術分野において公知の標準的なサリサイド（「自己整合」）プロセスを用いて形成される。これは、構造体全体の上にシリコンと反応することが可能な金属を形成するステップと、金属の上に障壁層を形成するステップと、構造体を加熱してシリサイドを形成するステップと、反応しなかった金属及び障壁層を除去するステップと、必要な場合に第２の加熱ステップを行うステップとを含む。シリコンが存在しない場合には、金属を形成する前に、Ｓｉ含有材料の層を形成することができる。第２の加熱ステップは、第１の加熱ステップが最低抵抗相のシリサイドを形成しない場合に必要とされる。ゲート導体２０がポリシリコン又はＳｉＧｅから成り、誘電体キャップが存在しない場合には、ゲート導体２０の上に金属シリサイドを形成するのに、現在のこのステップを用い得ることに留意されたい。この特定の実施形態は、図面に示されていない。シリサイドの形成に用いられる金属は、Ｔｉ、Ｎｉ、Ｐｔ、Ｗ、Ｃｏ、Ｉｒ等の１つを含む。所望であれば、合金添加物が存在することも可能である。シリサイドの加熱ステップすなわちアニール・ステップは、当業者に公知の条件を用いる。
【００３１】
図１に示される初期構造体１０を準備した後、少なくとも１つのコンタクト開口部２８を含む誘電体材料２６が、上に形成される。示されるように、少なくとも１つのコンタクト開口部２８は、シリサイド・コンタクト領域１６の上面を露出させる。誘電体材料２６及び１つのコンタクト開口部２８を含む結果物としての構造体が、例えば図２に示される。
【００３２】
誘電体材料２６は、ミドル・オブ・ザ・ライン（ＭＯＬ）用途に用いられる任意の誘電体を含むことができる。誘電体材料２６は、多孔性であっても、又は無孔性であってもよい。誘電体材料２６として用いることができる適切な誘電体の幾つかの例は、これらに限られるものではないが、ＳｉＯ２、ドープされた又はドープされていないケイ酸塩ガラス、Ｓｉ、Ｃ、Ｏ及びＨの原子を含むＣがドープされた酸化物（すなわち有機シリケート）、熱硬化性ポリアリレン・エーテル、又はそれらの多層物、シリコン窒化物、シリコン酸窒化物、或いはそれらの多層物を含む任意の組み合わせを含む。本出願において、「ポリアリレン」という用語は、アリル部分、或いは、結合、縮合環、又は例えば酸素、硫黄、スルホン、スルホキシド、カルボニル等のような不活性結合基によって互いに結合される不活性置換アリル部分を示すように用いられる。誘電体材料２６は、ＴＥＯＳ（テトラエチルオルトシラン）前駆体から形成されるＳｉＯ２であることが好ましい。
【００３３】
誘電体材料２６は、一般に、約４．０又はそれより低い誘電率を有し、約２．８又はそれより低い誘電率が、さらに一般的である。誘電体材料２６の厚さは、使用される誘電体材料によって異なり得る。一般に標準的なＭＯＬ用途の場合は、誘電体材料２６は、約２００ｎｍから約４５０ｎｍまでの厚さを有する。
【００３４】
誘電体材料２６内に存在する少なくとも１つのコンタクト開口部２８は、リソグラフィ及びエッチングによって形成される。リソグラフィ・プロセスは、誘電体材料２６の上にフォトレジスト（図示せず）を形成するステップと、フォトレジストを所望の放射パターンに露光させるステップと、従来のレジスト現像液を用いて露光されたフォトレジストを現像するステップとを含む。エッチング・プロセスは、乾式エッチング・プロセス（例えば、反応性イオン・エッチング、イオンビーム・エッチング、プラズマ・エッチング、又はレーザ・アブレーションのような）、又は露光された誘電体材料２６を選択的に除去する湿式化学エッチング・プロセスを含む。一般に、少なくとも１つのコンタクト開口部２８を設けるのに、反応性イオン・エッチングが用いられる。エッチング後、一般に、当業者に公知の従来のレジスト剥離プロセスを用いて、フォトレジストが除去される。示されるように、コンタクト開口部２８は、側壁２８ｓを有する。コンタクト開口部２８内の側壁２８ｓは、示されるようにほぼ垂直方向であってもよく、又は幾分テーパ状であってもよい。コンタクト開口部２８は、一般に、３より大きいアスペクト比、好ましくは５より大きいアスペクト比を有する。
【００３５】
本発明のプロセスのこの時点において、少なくとも１つのシリサイド・コンタクト領域１６の露出された表面及びコンタクト開口部２８内の壁表面は、上に存在し得るあらゆる表面酸化物又はエッチング残留物を除去することができる処理プロセスに曝される。本発明に用いることができる適切な処理プロセスは、例えば、Ａｒスパッタリング、及び／又は化学的エッチング液との接触を含む。本発明のこのステップの際に、コンタクト開口部２８のごくわずかな幾らかの拡大が生じることがある。
【００３６】
次に、図３に示されるように、Ｔｉ、Ｗ、又は酸素に対して高い親和性を有するいずれかの他の材料を含むことができる酸素ゲッター層３０が形成される。酸素ゲッター層３０は、露出された壁部分上のコンタクト開口部２８内、及び、誘電体材料２６自体の露光された水平面の上に形成される。酸素ゲッター層３０は、例えば、原子層蒸着（ＡＬＤ）、化学気相成長（ＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、化学溶液堆積、又はめっきのような堆積プロセスによって形成される。一般に、酸素ゲッター層３０は、Ｔｉから成る。
【００３７】
酸素ゲッター層３０の厚さは、用いられる堆積プロセスの正確な手段及び用いられる材料によって異なり得る。一般に、酸素ゲッター層３０は、約２ｎｍから約４０ｎｍまでの厚さを有し、約５ｎｍから１０ｎｍまでの厚さがより一般的である。
【００３８】
次に、Ｔａ、ＴａＮ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＷＮ、又は導電性材料の拡散を防止するための障壁として働くことができる何らかの他の材料を含み得る、任意の拡散障壁（図面には、具体的に示されていない）を形成することができる。任意の拡散障壁は、酸素ゲッター層３０の表面上のコンタクト開口部２８内に形成される。任意の拡散障壁は、例えば、原子層蒸着（ＡＬＤ）、化学気相成長（ＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、化学溶液堆積、又はめっきのような堆積プロセスによって形成される。任意の拡散障壁の厚さは異なることがあり、それは、当業者に周知の範囲内である。Ｗが導電性金属として用いられるとき、任意の拡散障壁を省くことができる。Ｃｕ又はＡｌが用いられるとき、一般に、任意の拡散障壁が用いられる。
【００３９】
酸素ゲッター層３０及び任意の拡散障壁の形成に続いて、本発明のＣｏ含有ライナ３２が、酸素ゲッター層３０の上に（拡散障壁が存在しない場合）、或いは拡散障壁の上に（拡散障壁が存在する場合）形成される。任意の拡散障壁が省略されると仮定して、結果物としての構造体が、例えば図４に示される。Ｃｏ含有ライナ３２は、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含む。随意的に、Ｗを用いることもできる。したがって、本発明は、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢの１つを含むＣｏ含有ライナ３２を提供する。これらの材料の中で、ＣｏＰ又はＣｏＷＰが、Ｃｏ含有ライナ３２のための好ましい材料である。
【００４０】
Ｃｏ含有ライナ３２の厚さは、用いられる無電解蒸着プロセスの正確な条件によって異なり得る。一般に、Ｃｏ含有ライナ３２の厚さは、約１ｎｍから約２０ｎｍまでであり、約４ｎｍから約１０ｎｍまでの厚さが、さらに一般的である。
【００４１】
本発明によると、Ｃｏ含有ライナ３２は、ＣＶＤ Ｗ及びフッ素含有金属前駆体からの他の金属含有導電性材料の堆積中に、フッ素障壁層として機能する。さらに、Ｃｏ含有ライナ３２は、上にある金属含有導電性材料のための核生成（例、シード）層として働く。さらに、Ｃｏ含有ライナ３２は、上にある金属含有導電性材料を隣接した誘電体材料に十分に付着させる。コンタクト開口部２８内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、無電解蒸着プロセスによってＣｏ含有ライナが形成される。
【００４２】
無電解めっきによる金属付着は、産業においてよく行われている。無電解蒸着プロセスにおいては、１つ又は複数の可溶性還元剤の酸化を含む酸化還元反応及び１つ又は複数の金属イオンの還元が、基板の表面上で起こる。Ｃｕ、Ｎｉ、Ｃｏ、Ａｕ、Ａｇ、Ｐｄ、Ｒｈを含む多くの金属の場合、新たに堆積された表面は、プロセスの継続に十分な触媒になる。
【００４３】
無電解めっきにおいて、ナノメートル・サイズの触媒粒子を上面層の上に組み込むことによって、表面の活性化、非電導性、又は半導体を達成することができる。これらの触媒粒子は、Ｐｄ、Ｃｏ、Ｎｉのいずれとすることもでき、物理的又は化学的堆積によって、これらの触媒粒子を適用することができる。
【００４４】
これらの粒子の機能は、基板が無電解めっき浴の中に浸漬されたときに、触媒となり、電気化学蒸着反応を開始することである。無電解めっき浴は、基板の触媒された領域上に導電性層を堆積させ、めっき層の厚さは、主としてめっき浴への浸漬時間によって決まる。本発明に用いられる適切な無電解めっきシステムは、次亜リン酸還元剤の使用に基づいたものである。このシステムにおいては、クエン酸分解防止剤を用いて、適切なｐＨ及び温度（通常は、６５℃から７５℃までの間の）で、次亜リン酸イオン及びコバルト・イオンの混合物が一緒に作られる。上述した活性化した触媒された基板は、このめっき浴に浸漬されたとき、基板上で次の反応
【数１】
が生じる。
【００４５】
次に、Ｃｏ金属が、基板上の触媒されたＰｄ層の上に選択的に堆積される。この反応によって堆積される金属は、めっき浴溶液の組成によって、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢのいずれかにすることができる。触媒層は、Ｐｄ、Ｃｏ、又はＮｉ金属のいずれかにすることができる。触媒Ｐｄ層は、イオン注入、又は他のタイプの物理堆積方法によって基板の表面上に組み込むことができ、或いは化学的手段によって適用することができる。例えば、懸濁液内にＰｄの微小粒子を含むコロイド状Ｐｄ触媒溶液を、コンタクト開口部の内部に注入することができ、コンタクト開口部の内部の上に非常に良好に付着した状態で、Ｐｄ粒子が堆積される。
【００４６】
コンタクト開口部２８の残りの領域は、金属含有導電性材料で充填され、この金属含有導電性材料は、酸素ゲッター層３０及びＣｏ含有ライナ３２と協働して本発明のＭＯＬメタラジを形成する。本発明のＭＯＬメタラジはまた、酸素ゲッター層３０とＣｏ含有ライナ３２との間に位置する任意の拡散障壁を含むこともできる。本発明のＭＯＬメタラジを形成するのに用いられる金属含有導電性材料３４は、例えば、導電性金属、少なくとも１つの導電性金属を含む合金、金属シリサイド、又はそれらの組み合わせを含む。ＭＯＬ用途のための本発明のメタラジを形成するのに用いられる金属含有導電性材料３４は、Ｃｕ、Ｗ、又はＡｌのような導電性金属を含むことが好ましく、本発明においては、Ｃｕ又はＣｕ合金（ＡｌＣｕのような）が非常に好ましい。導電性材料は、これらに限られるものではないが、ＣＶＤ、ＰＥＣＶＤ、スパッタリング、化学溶液蒸着、又はめっきを含む従来の堆積技術を用いて、残りの開口部内に充填される。これらの様々な堆積プロセスを用いることができるが、一般に、フッ素含有金属前駆体及びシランを用いるＣＶＤが用いられる。
【００４７】
堆積後、例えば、化学機械研磨（ＣＭＰ）のような従来の平坦化プロセスを用いて、図５に示されるような平坦化された構造体を提供することができる。ＭＯＬ用途のための本発明のメタラジは、酸素ゲッター層３０、任意の拡散障壁、Ｃｏ含有ライナ３２及び金属含有導電性材料３４を含むことが重ねて強調される。
【００４８】
図５に示される構造体を形成した後、一般に、誘電体キャップ層３６が、例えば、ＣＶＤ、ＰＥＣＶＤ、化学溶液蒸着、又は蒸着のような従来の堆積プロセスを用いて、図５に示される構造体の表面上に形成される。誘電体キャップ層３６は、例えば、ＳｉＣ、Ｓｉ４ＮＨ３、ＳｉＯ２、炭素がドープされた酸化物、窒素及び水素がドープされた炭化シリコンＳｉＣ（Ｎ，Ｈ）又はそれらの多層物のような、任意の適切な誘電体キャップ材料を含む。キャップ層３６の厚さは、キャップ層及び層の材料構成を形成するのに用いられる技術によって異なり得る。一般に、キャップ層３６は、約１５ｎｍから約５５ｎｍまでの厚さを有し、約２５ｎｍから約４５ｎｍまでの厚さがより一般的である。
【００４９】
次に、層間誘電体材料４２を、キャップ層３６の上部露出面に適用することによって、相互接続レベル４０が形成される。層間誘電体材料４２は、誘電体材料２６のものと同じ誘電体又は異なる誘電体、好ましくは同じ誘電体を含むことができる。誘電体材料２６のための処理技術及び厚さの範囲も、ここで層間誘電体材料４２に適用可能である。次に、上述のリソグラフィ及びエッチングを用いて、少なくとも１つの開口部が層間誘電体材料４２内に形成される。エッチングは、乾式エッチング・プロセス、湿式化学エッチング・プロセス、又はそれらの組み合わせを含むことができる。一般に、開口部は、下部ビア開口部及び上部ライン開口部から成る。従来のビア・ビフォー・ライン又はライン・ビフォー・ビア・プロセスを用いることができる。
【００５０】
ビア開口部及びライン開口部が形成される場合には、これらの材料間に電気的接触を与えるために、エッチング・ステップは、図５に示される本発明のメタラジの上に位置する誘電体キャップ層３６の一部も除去する。
【００５１】
次に、当該技術分野において公知の従来の相互接続プロセスを用いて、例えば、拡散障壁、めっきシード層及び導電性材料を含む導電性領域４６が、開口部内に形成される。結果物としての構造体が、図６に示される。幾つかの実施形態においては、上述の本発明のメタラジは、層間誘電体材料４２内に存在する開口部の中に形成することができる。
【００５２】
本発明は、閉鎖型ビア底部構造体が存在する構造体を考える。そのような構造体において、相互接続レベルの拡散障壁が、本発明のＭＯＬメタラジと相互接続導電性材料との間に配置される。開放型ビア及び固定型ビア構造体も考えられる。開放型ビア構造体は、他の要素の堆積前に、イオン衝撃、又は別の同様の方向性エッチング・プロセスを用いて、ビアの底部から相互接続構造体の拡散障壁を除去することによって形成される。固定型ビア底部構造体は、選択的エッチング・プロセスを用いて、最初に陥凹部を本発明のＭＯＬメタラジ内にエッチングすることによって形成される。次に、相互接続構造体の拡散障壁が形成され、この拡散障壁は、ビアの底部から選択的に除去され、上述の技術の１つを用いることによって陥凹される。次に、相互接続構造体の他の要素が、ここに説明されるような開口部内に形成される。
【００５３】
本発明は、その好ましい実施形態に関して、特に示され、説明されるが、当業者であれば、本発明の精神及び範囲から逸脱することなく、形態及び詳細において上記の及び他の変更をなし得ることが理解されるであろう。したがって、本発明は、説明され、示された正確な形態及び詳細に限定されるものではないが、添付の特許請求の範囲内に含まれていることが意図される。
【図面の簡単な説明】
【００５４】
【図１】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図２】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図３】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図４】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図５】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図６】上に配置された少なくとも１つの相互接続レベルを含む、図５の構造体を示す（断面図による）図形的表示である。
【技術分野】
【０００１】
本発明は、半導体構造体及びその製造方法に関する。より具体的には、本発明は、シリサイド・コンタクト（ソース／ドレイン、及び／又はゲート）を相互接続構造体に接続するミドル・オブ・ザ・ライン（ＭＯＬ）メタラジ及びこうしたＭＯＬメタラジを製造する方法に関する。
【背景技術】
【０００２】
タングステン（Ｗ）は、半導体デバイス又は集積回路のシリサイド・コンタクトを上にある相互接続構造体に接続するミドル・オブ・ザ・ライン（ＭＯＬ）メタラジとして、半導体産業において広く使用されている。ＭＯＬメタラジは、一般に、シリサイド・コンタクトの各々の表面まで延びる１つ又は複数のコンタクト開口部を有する、パターン形成された誘電体材料（例えば、ＳｉＯ２のような）内に形成される。
【０００３】
誘電体材料内に形成されたコンタクト開口部の高アスペクト比（３より大きい深さ対幅の比）及び小さい構造サイズ（約０．１ミクロン又はそれより小さいオーダーの）のため、Ｗは、通常、前駆体としてＷＦ６及びシランを含む化学気相成長（ＣＶＤ）法によって堆積される。
【０００４】
こうした状況において、核生成ステップ（下記の式１で示される）及びバルク充填ステップ（下記の式２で示される）において、Ｗが堆積される。次の式において、「ｇ」はガスを示し、「ｓ」は固体を示すことが観察される。
【０００５】
核生成の際、次の反応：
(数１)
２ＷＦ６（ｇ）＋３ＳｉＨ４（ｇ）→２Ｗ（ｓ）＋３ＳｉＦ４＋６Ｈ２（ｇ）
が生じる。
バルク充填処理ステップの際、次の反応：
(数２)
ＷＦ６（ｇ）＋３Ｈ２（ｇ）→Ｗ（ｓ）＋６ＨＦ（ｇ）
が生じる。
しかしながら、ＷＦ６は、次の反応：
(数３)
２ＷＦ６（ｇ）＋３Ｓｉ（ｇ）→２Ｗ（ｓ）＋３ＳｉＦ４（ｇ）＋６Ｈ２（ｇ）
を介して、遊離シリコンと反応し、元素状タングステン及びシランを形成することが知られている。
【０００６】
式３によって説明される反応のため、ＣＶＤ Ｗプロセスの前に、ライナを堆積させてシリコンを保護する必要がある。しかしながら、ライナは、シリサイド・コンタクトとＷとの間の接触抵抗を低くするためにも、かつ、ＣＶＤ Ｗと誘電体材料との間の接着層としても必要とされる。
【０００７】
当該技術分野において、多くの異なるタイプのライナが周知であり、用いられてきた。広く用いられる１つのライナは、Ｔｉ／ＣＶＤ ＴｉＮスタックである。Ｔｉは、良好な酸素「ゲッター」であることが知られており（つまり、Ｔｉは、酸素に対して高い親和性がある）、よって、表面酸化物の洗浄を助ける。しかしながら、Ｔｉは、ＷＦ６又はＨＦと反応して噴火欠陥を形成するので、過剰なＴｉは有害であり、このことは、形成されるＴｉフッ化物が、揮発性種として残留するときに生じる。幾つかの初期の技術において、Ｔｉの堆積後、ライナ・スタックが、形成ガス・アニール（例えば、５５０℃、１／２時間）に曝され、過剰なＴｉをＴｉＮに変換した。しかしながら、高温アニール・プロセスに曝されるとき、ニッケル・モノ・シリサイドは、より抵抗の大きい二ケイ化ニッケルに変換されるので、今日の高性能デバイスの生成、特にＮｉモノ・シリサイドを用いるデバイスの生成においては、この形成ガス・アニールが取り除かれるか又は排除される。
【０００８】
反応性Ｔｉの問題に対する１つの解決法は、ＣＶＤ ＴｉＮの厚さを増大させることである。しかしながら、ＣＶＤ ＴｉＮは、相対的に高電気抵抗材料であり、一般に、元素状Ｔｉよりも約４倍から１０倍大きい面積抵抗を有する。
【０００９】
基本原則又はデバイスの幾何学的形状は、ますます小さくなり、コンタクト開口部のアスペクト比は、より大きくなっていることから、段差被覆性の低減は、コンタクト開口部内の十分な堆積を保証するためにＴｉＮライナが十分に厚いことを必要とし、ＴｉＮの段差被覆性も問題になる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記を考慮して、従来技術のＭＯＬメタラジを用いて上述の欠点を回避する新しいＭＯＬメタラジを開発するための継続的な必要性がある。
【課題を解決するための手段】
【００１１】
本発明は、Ｃｏ含有ライナが上述の従来のＴｉＮライナに取って代わる、新しいＭＯＬメタラジを提供するものである。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。随意的に、Ｗを用いることもできる。したがって、本発明は、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢの１つを含むＣｏ含有ライナを提供する。上述のＣｏ含有ライナは、ＣＶＤ Ｗ及びフッ素含有金属前駆体からの他の同様の金属含有導電性材料の堆積中、フッ素障壁層として機能する。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料のための核生成（例、シード）層として働く。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料を、隣接する誘電体材料に十分に付着させる。
【００１２】
誘電体材料内に形成された高アスペクト比のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、Ｃｏ含有ライナが、無電解蒸着プロセスによって形成される。
【００１３】
大まかに言うと、本発明は、酸素ゲッター層と金属含有導電性材料との間に配置された本発明のＣｏ含有ライナを含む半導体構造体を提供する。本発明の幾つかの実施形態においては、拡散障壁が、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００１４】
一般的に言うと、本発明は、
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板と、
半導体基板及び少なくとも１つの半導体デバイスの上に配置された誘電体材料であって、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料と、
酸素ゲッター層、該酸素ゲッター層の上に配置されたＣｏ含有ライナ及び金属含有導電性材料を含む、コンタクト開口部内に配置されたメタラジと
含む半導体構造体を提供する。
【００１５】
本発明の幾つかの実施形態において、拡散障壁は、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００１６】
上述の半導体構造体は、誘電体材料の上に配置された１つ又は複数の相互接続レベルを含むこともでき、相互接続レベルの各々は、導電性構造（ライン、ビア、又はそれらの組み合わせ）が内部に埋め込まれた層間誘電体を含む。相互接続レベル内の埋め込まれた導電性構造が、上述した本発明のメタラジを含むこともできる。
【００１７】
前述の半導体構造体を準備するステップに加えて、本発明は、これを形成する方法も提供する。
【００１８】
大まかに言うと、本発明の方法は、酸素ゲッター層と金属含有導電性材料の間にＣｏ含有ライナを堆積させるステップを含み、Ｃｏ含有ライナは、無電解蒸着によって堆積される。本発明の幾つかの実施形態においては、拡散障壁が、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００１９】
一般的に言うと、本発明の方法は、
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板を準備するステップと、
半導体基板及び少なくとも１つの半導体デバイスの上に、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料を形成するステップと、
コンタクト開口部内に酸素ゲッター層を形成するステップと、
無電解蒸着によって酸素ゲッター層上にＣｏ含有ライナを形成するステップと、
コンタクト開口部を金属含有導電性材料で充填するステップと
を含む。
【００２０】
本発明の幾つかの実施形態において、拡散障壁は、酸素ゲッター層とＣｏ含有ライナとの間に随意的に配置される。
【００２１】
上述の一般的な方法は、誘電体材料の上に１つ又は複数の相互接続レベルを形成するステップを含むこともでき、この相互接続レベルの各々は、導電性構造（ライン、ビア、又はそれらの組み合わせ）が内部に埋め込まれた層間誘電体を含む。本発明によると、層間誘電体内の埋め込まれた導電性構造は、本発明のメタラジを含むことができる。
【発明を実施するための最良の形態】
【００２２】
ＭＯＬ用途のための無電解Ｃｏ含有ライナを提供する本発明が、本出願に添付する次の説明及び図面を参照することによって、ここでより詳しく説明される。本出願の図面は、例示目的で与えられるものであり、したがって、縮尺通りには描かれていないことが留意される。
【００２３】
次の説明においては、本発明の完全な理解を提供するために、特定の構造体、成分、材料、寸法、処理ステップ及び技術といった多数の特定の詳細が述べられる。しかしながら、当業者であれば、これらの特定の詳細なしで本発明を実施できることを理解するであろう。他の例においては、本発明を分かりにくくしないように、公知の構造体又は処理ステップは、詳細に説明されなかった。
【００２４】
上述のように、本発明は、Ｃｏ含有ライナが上述の従来のＴｉＮライナに取って代わる、ＭＯＬメタラジを提供するものである。「Ｃｏ含有」とは、ライナが、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含むことを意味する。随意的に、Ｗを用いることもできる。したがって、本発明は、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢの１つを含むＣｏ含有ライナを提供する。上述のＣｏ含有ライナは、ＣＶＤ Ｗ及びフッ素含有金属前駆体からの他の同様の金属含有導電性材料の堆積中に、フッ素障壁層として機能することが留意される。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料のための核生成（すなわち、シード）層として働く。さらに、本発明のＣｏ含有ライナは、上にある金属含有導電性材料を隣接した誘電体材料に十分に付着させる。誘電体材料内に形成された高アスペクト比（３より大きい、好ましくは５より大きい深さ対幅比）のコンタクト開口部内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、無電解蒸着プロセスによってＣｏ含有ライナが形成される。
【００２５】
最初に、本発明において用いることができる初期構造体１０を示す図１について述べる。初期構造体１０は、少なくとも１つの半導体デバイス１４が上に配置された半導体基板１２を含む。本発明によると、少なくとも１つの半導体デバイス１４は、少なくとも１つのシリサイド・コンタクト領域１６を含む。図においては、１つの半導体デバイス１４が電界効果トランジスタとして示されることが留意される。そのような半導体デバイスが示され、説明されるが、本発明は、例えば、キャパシタ、ダイオード、バイポーラ・トランジスタ、ＢｉＣＭＯＳデバイス、記憶装置及び少なくとも１つのシリサイド・コンタクト領域を有する同様のものを含む他の半導体デバイスも考える。示される実施形態においては、少なくとも１つのシリサイド・コンタクト領域１６は、電界効果トランジスタのソース／ドレイン拡散領域の上に配置されることがさらに留意される。こうした位置が具体的に示されているが、本発明は、少なくとも１つのシリサイド・コンタクト領域１６が、半導体基板１２上に配置された他の材料層の上に配置される場合も考える。例えば、ゲート導体の上に、又はキャパシタの導電板の上に配置される場合である。
【００２６】
「半導体基板」という用語は、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及び他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体を含む任意の半導体材料を示すように、本出願全体にわたって用いられている。これらの列挙したタイプの半導体材料に加えて、本発明は、半導体基板１２が、例えば、Ｓｉ／ＳｉＧｅ、Ｓｉ／ＳｉＣ、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ、ＳＯＩ）、又はシリコン・ゲルマニウム・オン・インシュレータ（ｓｉｌｉｃｏｎ ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ、ＳＧＯＩ）のような層状半導体である場合も考える。本発明の幾つかの実施形態においては、半導体基板１２は、Ｓｉ含有半導体材料すなわちシリコンを含む半導体材料で構成されることが好ましい。半導体基板１０は、ドープすることができ、ドープしないこともでき、或いは、内部にドープされた領域とドープされていない領域を含むことができる。
【００２７】
半導体基板１２は、歪ませることがき、歪ませないこともでき、或いは、各々が内部に歪み領域と非歪み領域を含み得ることにも留意される。半導体基板１２はまた、単結晶配向を有することもでき、又は代替的に、異なる結晶配向をもった表面領域を有するハイブリッド半導体基板とすることができる。半導体基板１２はまた、例えば、内部に配置されたトレンチ分離領域又はフィールド酸化物分離領域のような、１つ又は複数の分離領域を有することもできる。
【００２８】
次に、少なくとも１つのシリサイド・コンタクト領域１６を含む少なくとも１つの半導体デバイス１４が形成される。少なくとも１つの半導体デバイス１４は、当業者に公知の従来技術を用いて形成される。処理の細部は、製造されるデバイスのタイプによって異なり得る。電界効果トランジスタの場合には、電界効果トランジスタを形成するのに、堆積、リソグラフィ、エッチング及びイオン注入を用いることができる。代替的に、電界効果トランジスタを形成するのに、リプレースメント・ゲート法を用いることができる。
【００２９】
示されるように、各々の電界効果トランジスタは、ゲート誘電体１８、ゲート導体２０、任意のオフセット・スペーサ２２及びソース／ドレイン領域２４を含む。ゲート誘電体１８、ゲート導体２０及び任意のオフセット・スペーサ２２は、従来の材料から成る。例えば、ゲート誘電体１８は、酸化物、窒化物、酸窒化物、又はそれらの組み合わせ及び多層物から成る。ゲート導体２０は、ポリＳｉ、ＳｉＧｅ、元素状金属、元素状金属を含む合金、金属シリサイド、金属窒化物、又はそれらの多層物を含む任意の組み合わせから成る。任意のオフセット・スペーサ２２は、酸化物、窒化物、酸窒化物、又はそれらの多層物を含む任意の組み合わせから成る。ソース／ドレイン領域２４は、半導体基板１２内又は基板上に配置された半導体層内に形成される。
【００３０】
少なくとも１つのシリサイド・コンタクト領域１６が、当該技術分野において公知の標準的なサリサイド（「自己整合」）プロセスを用いて形成される。これは、構造体全体の上にシリコンと反応することが可能な金属を形成するステップと、金属の上に障壁層を形成するステップと、構造体を加熱してシリサイドを形成するステップと、反応しなかった金属及び障壁層を除去するステップと、必要な場合に第２の加熱ステップを行うステップとを含む。シリコンが存在しない場合には、金属を形成する前に、Ｓｉ含有材料の層を形成することができる。第２の加熱ステップは、第１の加熱ステップが最低抵抗相のシリサイドを形成しない場合に必要とされる。ゲート導体２０がポリシリコン又はＳｉＧｅから成り、誘電体キャップが存在しない場合には、ゲート導体２０の上に金属シリサイドを形成するのに、現在のこのステップを用い得ることに留意されたい。この特定の実施形態は、図面に示されていない。シリサイドの形成に用いられる金属は、Ｔｉ、Ｎｉ、Ｐｔ、Ｗ、Ｃｏ、Ｉｒ等の１つを含む。所望であれば、合金添加物が存在することも可能である。シリサイドの加熱ステップすなわちアニール・ステップは、当業者に公知の条件を用いる。
【００３１】
図１に示される初期構造体１０を準備した後、少なくとも１つのコンタクト開口部２８を含む誘電体材料２６が、上に形成される。示されるように、少なくとも１つのコンタクト開口部２８は、シリサイド・コンタクト領域１６の上面を露出させる。誘電体材料２６及び１つのコンタクト開口部２８を含む結果物としての構造体が、例えば図２に示される。
【００３２】
誘電体材料２６は、ミドル・オブ・ザ・ライン（ＭＯＬ）用途に用いられる任意の誘電体を含むことができる。誘電体材料２６は、多孔性であっても、又は無孔性であってもよい。誘電体材料２６として用いることができる適切な誘電体の幾つかの例は、これらに限られるものではないが、ＳｉＯ２、ドープされた又はドープされていないケイ酸塩ガラス、Ｓｉ、Ｃ、Ｏ及びＨの原子を含むＣがドープされた酸化物（すなわち有機シリケート）、熱硬化性ポリアリレン・エーテル、又はそれらの多層物、シリコン窒化物、シリコン酸窒化物、或いはそれらの多層物を含む任意の組み合わせを含む。本出願において、「ポリアリレン」という用語は、アリル部分、或いは、結合、縮合環、又は例えば酸素、硫黄、スルホン、スルホキシド、カルボニル等のような不活性結合基によって互いに結合される不活性置換アリル部分を示すように用いられる。誘電体材料２６は、ＴＥＯＳ（テトラエチルオルトシラン）前駆体から形成されるＳｉＯ２であることが好ましい。
【００３３】
誘電体材料２６は、一般に、約４．０又はそれより低い誘電率を有し、約２．８又はそれより低い誘電率が、さらに一般的である。誘電体材料２６の厚さは、使用される誘電体材料によって異なり得る。一般に標準的なＭＯＬ用途の場合は、誘電体材料２６は、約２００ｎｍから約４５０ｎｍまでの厚さを有する。
【００３４】
誘電体材料２６内に存在する少なくとも１つのコンタクト開口部２８は、リソグラフィ及びエッチングによって形成される。リソグラフィ・プロセスは、誘電体材料２６の上にフォトレジスト（図示せず）を形成するステップと、フォトレジストを所望の放射パターンに露光させるステップと、従来のレジスト現像液を用いて露光されたフォトレジストを現像するステップとを含む。エッチング・プロセスは、乾式エッチング・プロセス（例えば、反応性イオン・エッチング、イオンビーム・エッチング、プラズマ・エッチング、又はレーザ・アブレーションのような）、又は露光された誘電体材料２６を選択的に除去する湿式化学エッチング・プロセスを含む。一般に、少なくとも１つのコンタクト開口部２８を設けるのに、反応性イオン・エッチングが用いられる。エッチング後、一般に、当業者に公知の従来のレジスト剥離プロセスを用いて、フォトレジストが除去される。示されるように、コンタクト開口部２８は、側壁２８ｓを有する。コンタクト開口部２８内の側壁２８ｓは、示されるようにほぼ垂直方向であってもよく、又は幾分テーパ状であってもよい。コンタクト開口部２８は、一般に、３より大きいアスペクト比、好ましくは５より大きいアスペクト比を有する。
【００３５】
本発明のプロセスのこの時点において、少なくとも１つのシリサイド・コンタクト領域１６の露出された表面及びコンタクト開口部２８内の壁表面は、上に存在し得るあらゆる表面酸化物又はエッチング残留物を除去することができる処理プロセスに曝される。本発明に用いることができる適切な処理プロセスは、例えば、Ａｒスパッタリング、及び／又は化学的エッチング液との接触を含む。本発明のこのステップの際に、コンタクト開口部２８のごくわずかな幾らかの拡大が生じることがある。
【００３６】
次に、図３に示されるように、Ｔｉ、Ｗ、又は酸素に対して高い親和性を有するいずれかの他の材料を含むことができる酸素ゲッター層３０が形成される。酸素ゲッター層３０は、露出された壁部分上のコンタクト開口部２８内、及び、誘電体材料２６自体の露光された水平面の上に形成される。酸素ゲッター層３０は、例えば、原子層蒸着（ＡＬＤ）、化学気相成長（ＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、化学溶液堆積、又はめっきのような堆積プロセスによって形成される。一般に、酸素ゲッター層３０は、Ｔｉから成る。
【００３７】
酸素ゲッター層３０の厚さは、用いられる堆積プロセスの正確な手段及び用いられる材料によって異なり得る。一般に、酸素ゲッター層３０は、約２ｎｍから約４０ｎｍまでの厚さを有し、約５ｎｍから１０ｎｍまでの厚さがより一般的である。
【００３８】
次に、Ｔａ、ＴａＮ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＷＮ、又は導電性材料の拡散を防止するための障壁として働くことができる何らかの他の材料を含み得る、任意の拡散障壁（図面には、具体的に示されていない）を形成することができる。任意の拡散障壁は、酸素ゲッター層３０の表面上のコンタクト開口部２８内に形成される。任意の拡散障壁は、例えば、原子層蒸着（ＡＬＤ）、化学気相成長（ＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、物理気相成長（ＰＶＤ）、スパッタリング、化学溶液堆積、又はめっきのような堆積プロセスによって形成される。任意の拡散障壁の厚さは異なることがあり、それは、当業者に周知の範囲内である。Ｗが導電性金属として用いられるとき、任意の拡散障壁を省くことができる。Ｃｕ又はＡｌが用いられるとき、一般に、任意の拡散障壁が用いられる。
【００３９】
酸素ゲッター層３０及び任意の拡散障壁の形成に続いて、本発明のＣｏ含有ライナ３２が、酸素ゲッター層３０の上に（拡散障壁が存在しない場合）、或いは拡散障壁の上に（拡散障壁が存在する場合）形成される。任意の拡散障壁が省略されると仮定して、結果物としての構造体が、例えば図４に示される。Ｃｏ含有ライナ３２は、元素状Ｃｏのみを含むか、又は元素状ＣｏとＰ又はＢの少なくとも１つを含む。随意的に、Ｗを用いることもできる。したがって、本発明は、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢの１つを含むＣｏ含有ライナ３２を提供する。これらの材料の中で、ＣｏＰ又はＣｏＷＰが、Ｃｏ含有ライナ３２のための好ましい材料である。
【００４０】
Ｃｏ含有ライナ３２の厚さは、用いられる無電解蒸着プロセスの正確な条件によって異なり得る。一般に、Ｃｏ含有ライナ３２の厚さは、約１ｎｍから約２０ｎｍまでであり、約４ｎｍから約１０ｎｍまでの厚さが、さらに一般的である。
【００４１】
本発明によると、Ｃｏ含有ライナ３２は、ＣＶＤ Ｗ及びフッ素含有金属前駆体からの他の金属含有導電性材料の堆積中に、フッ素障壁層として機能する。さらに、Ｃｏ含有ライナ３２は、上にある金属含有導電性材料のための核生成（例、シード）層として働く。さらに、Ｃｏ含有ライナ３２は、上にある金属含有導電性材料を隣接した誘電体材料に十分に付着させる。コンタクト開口部２８内により良好な段差被覆性の本発明のＣｏ含有ライナを提供するために、無電解蒸着プロセスによってＣｏ含有ライナが形成される。
【００４２】
無電解めっきによる金属付着は、産業においてよく行われている。無電解蒸着プロセスにおいては、１つ又は複数の可溶性還元剤の酸化を含む酸化還元反応及び１つ又は複数の金属イオンの還元が、基板の表面上で起こる。Ｃｕ、Ｎｉ、Ｃｏ、Ａｕ、Ａｇ、Ｐｄ、Ｒｈを含む多くの金属の場合、新たに堆積された表面は、プロセスの継続に十分な触媒になる。
【００４３】
無電解めっきにおいて、ナノメートル・サイズの触媒粒子を上面層の上に組み込むことによって、表面の活性化、非電導性、又は半導体を達成することができる。これらの触媒粒子は、Ｐｄ、Ｃｏ、Ｎｉのいずれとすることもでき、物理的又は化学的堆積によって、これらの触媒粒子を適用することができる。
【００４４】
これらの粒子の機能は、基板が無電解めっき浴の中に浸漬されたときに、触媒となり、電気化学蒸着反応を開始することである。無電解めっき浴は、基板の触媒された領域上に導電性層を堆積させ、めっき層の厚さは、主としてめっき浴への浸漬時間によって決まる。本発明に用いられる適切な無電解めっきシステムは、次亜リン酸還元剤の使用に基づいたものである。このシステムにおいては、クエン酸分解防止剤を用いて、適切なｐＨ及び温度（通常は、６５℃から７５℃までの間の）で、次亜リン酸イオン及びコバルト・イオンの混合物が一緒に作られる。上述した活性化した触媒された基板は、このめっき浴に浸漬されたとき、基板上で次の反応
【数１】
が生じる。
【００４５】
次に、Ｃｏ金属が、基板上の触媒されたＰｄ層の上に選択的に堆積される。この反応によって堆積される金属は、めっき浴溶液の組成によって、Ｃｏ、ＣｏＰ、ＣｏＷＰ、ＣｏＢ、又はＣｏＷＢのいずれかにすることができる。触媒層は、Ｐｄ、Ｃｏ、又はＮｉ金属のいずれかにすることができる。触媒Ｐｄ層は、イオン注入、又は他のタイプの物理堆積方法によって基板の表面上に組み込むことができ、或いは化学的手段によって適用することができる。例えば、懸濁液内にＰｄの微小粒子を含むコロイド状Ｐｄ触媒溶液を、コンタクト開口部の内部に注入することができ、コンタクト開口部の内部の上に非常に良好に付着した状態で、Ｐｄ粒子が堆積される。
【００４６】
コンタクト開口部２８の残りの領域は、金属含有導電性材料で充填され、この金属含有導電性材料は、酸素ゲッター層３０及びＣｏ含有ライナ３２と協働して本発明のＭＯＬメタラジを形成する。本発明のＭＯＬメタラジはまた、酸素ゲッター層３０とＣｏ含有ライナ３２との間に位置する任意の拡散障壁を含むこともできる。本発明のＭＯＬメタラジを形成するのに用いられる金属含有導電性材料３４は、例えば、導電性金属、少なくとも１つの導電性金属を含む合金、金属シリサイド、又はそれらの組み合わせを含む。ＭＯＬ用途のための本発明のメタラジを形成するのに用いられる金属含有導電性材料３４は、Ｃｕ、Ｗ、又はＡｌのような導電性金属を含むことが好ましく、本発明においては、Ｃｕ又はＣｕ合金（ＡｌＣｕのような）が非常に好ましい。導電性材料は、これらに限られるものではないが、ＣＶＤ、ＰＥＣＶＤ、スパッタリング、化学溶液蒸着、又はめっきを含む従来の堆積技術を用いて、残りの開口部内に充填される。これらの様々な堆積プロセスを用いることができるが、一般に、フッ素含有金属前駆体及びシランを用いるＣＶＤが用いられる。
【００４７】
堆積後、例えば、化学機械研磨（ＣＭＰ）のような従来の平坦化プロセスを用いて、図５に示されるような平坦化された構造体を提供することができる。ＭＯＬ用途のための本発明のメタラジは、酸素ゲッター層３０、任意の拡散障壁、Ｃｏ含有ライナ３２及び金属含有導電性材料３４を含むことが重ねて強調される。
【００４８】
図５に示される構造体を形成した後、一般に、誘電体キャップ層３６が、例えば、ＣＶＤ、ＰＥＣＶＤ、化学溶液蒸着、又は蒸着のような従来の堆積プロセスを用いて、図５に示される構造体の表面上に形成される。誘電体キャップ層３６は、例えば、ＳｉＣ、Ｓｉ４ＮＨ３、ＳｉＯ２、炭素がドープされた酸化物、窒素及び水素がドープされた炭化シリコンＳｉＣ（Ｎ，Ｈ）又はそれらの多層物のような、任意の適切な誘電体キャップ材料を含む。キャップ層３６の厚さは、キャップ層及び層の材料構成を形成するのに用いられる技術によって異なり得る。一般に、キャップ層３６は、約１５ｎｍから約５５ｎｍまでの厚さを有し、約２５ｎｍから約４５ｎｍまでの厚さがより一般的である。
【００４９】
次に、層間誘電体材料４２を、キャップ層３６の上部露出面に適用することによって、相互接続レベル４０が形成される。層間誘電体材料４２は、誘電体材料２６のものと同じ誘電体又は異なる誘電体、好ましくは同じ誘電体を含むことができる。誘電体材料２６のための処理技術及び厚さの範囲も、ここで層間誘電体材料４２に適用可能である。次に、上述のリソグラフィ及びエッチングを用いて、少なくとも１つの開口部が層間誘電体材料４２内に形成される。エッチングは、乾式エッチング・プロセス、湿式化学エッチング・プロセス、又はそれらの組み合わせを含むことができる。一般に、開口部は、下部ビア開口部及び上部ライン開口部から成る。従来のビア・ビフォー・ライン又はライン・ビフォー・ビア・プロセスを用いることができる。
【００５０】
ビア開口部及びライン開口部が形成される場合には、これらの材料間に電気的接触を与えるために、エッチング・ステップは、図５に示される本発明のメタラジの上に位置する誘電体キャップ層３６の一部も除去する。
【００５１】
次に、当該技術分野において公知の従来の相互接続プロセスを用いて、例えば、拡散障壁、めっきシード層及び導電性材料を含む導電性領域４６が、開口部内に形成される。結果物としての構造体が、図６に示される。幾つかの実施形態においては、上述の本発明のメタラジは、層間誘電体材料４２内に存在する開口部の中に形成することができる。
【００５２】
本発明は、閉鎖型ビア底部構造体が存在する構造体を考える。そのような構造体において、相互接続レベルの拡散障壁が、本発明のＭＯＬメタラジと相互接続導電性材料との間に配置される。開放型ビア及び固定型ビア構造体も考えられる。開放型ビア構造体は、他の要素の堆積前に、イオン衝撃、又は別の同様の方向性エッチング・プロセスを用いて、ビアの底部から相互接続構造体の拡散障壁を除去することによって形成される。固定型ビア底部構造体は、選択的エッチング・プロセスを用いて、最初に陥凹部を本発明のＭＯＬメタラジ内にエッチングすることによって形成される。次に、相互接続構造体の拡散障壁が形成され、この拡散障壁は、ビアの底部から選択的に除去され、上述の技術の１つを用いることによって陥凹される。次に、相互接続構造体の他の要素が、ここに説明されるような開口部内に形成される。
【００５３】
本発明は、その好ましい実施形態に関して、特に示され、説明されるが、当業者であれば、本発明の精神及び範囲から逸脱することなく、形態及び詳細において上記の及び他の変更をなし得ることが理解されるであろう。したがって、本発明は、説明され、示された正確な形態及び詳細に限定されるものではないが、添付の特許請求の範囲内に含まれていることが意図される。
【図面の簡単な説明】
【００５４】
【図１】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図２】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図３】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図４】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図５】相互接続形成までの（相互接続形成を含まない）本発明の基本的な処理ステップを示す（断面図による）図形的表示である。
【図６】上に配置された少なくとも１つの相互接続レベルを含む、図５の構造体を示す（断面図による）図形的表示である。
【特許請求の範囲】
【請求項１】
酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを備える半導体構造体。
【請求項２】
前記Ｃｏ含有ライナは、Ｃｏ、或いは、ＣｏとＰ又はＢの少なくとも１つを含む、請求項１に記載の半導体構造体。
【請求項３】
前記Ｃｏ含有ライナはＷをさらに含む、請求項２に記載の半導体構造体。
【請求項４】
前記Ｃｏ含有ライナはＣｏＰ又はＣｏＷＰの少なくとも１つを含む、請求項１に記載の半導体構造体。
【請求項５】
前記酸素ゲッター層はＴｉ又はＷを含む、請求項１に記載の半導体構造体。
【請求項６】
前記金属含有導電性材料は、導電性金属、導電性金属を含む合金、金属シリサイド、又はそれらの任意の組み合わせを含む、請求項１に記載の半導体構造体。
【請求項７】
前記酸素ゲッター層はＴｉを含み、前記Ｃｏ含有ライナはＣｏＷＰを含み、前記金属含有導電性材料はＣｕ又はＣｕ含有合金を含む、請求項１に記載の半導体構造体。
【請求項８】
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板と、
前記半導体基板及び前記少なくとも１つの半導体デバイスの上に配置された誘電体材料であって、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料と、
酸素ゲッター層、前記酸素ゲッター層の上に配置されたＣｏ含有ライナ及び金属含有導電性材料を含む、前記コンタクト開口部内に配置されたメタラジと
を含む半導体構造体。
【請求項９】
前記メタラジを含む前記誘電体材料上に配置され、少なくとも１つの導電性構造が内部に埋め込まれた少なくとも１つの層間誘電体をさらに含む、請求項８に記載の半導体構造体。
【請求項１０】
前記少なくとも１つの半導体デバイスは電解効果トランジスタである、請求項８に記載の半導体構造体。
【請求項１１】
前記シリサイド・コンタクト領域は、電解効果トランジスタのソース／ドレイン領域の上に、かつ、随意的に電界効果トランジスタのゲート導体の上に配置される、請求項８に記載の半導体構造体。
【請求項１２】
半導体構造体を形成する方法であって、
酸素ゲッター層と金属含有導電性材料との間にＣｏ含有ライナを堆積させるステップを含み、前記Ｃｏ含有ライナは無電解蒸着によって堆積される、方法。
【請求項１３】
前記無電解蒸着は、Ｐｄ、Ｃｏ又はＮｉの触媒粒子を用いる、請求項１２に記載の方法。
【請求項１４】
前記Ｃｏ含有ライナは、Ｃｏ、Ｐ又はＢの少なくとも１つ、及びさらにＷを含む、請求項１２に記載の方法。
【請求項１５】
前記Ｃｏ含有ライナは、ＣｏＰ又はＣｏＷＰの少なくとも１つを含む、請求項１２に記載の方法。
【請求項１６】
前記酸素ゲッター層はＴｉ又はＷを含む、請求項１２に記載の方法。
【請求項１７】
前記金属含有導電性材料は、導電性金属、導電性金属を含む合金、金属シリサイド、又はそれらの任意の組み合わせを含む、請求項１２に記載の方法。
【請求項１８】
前記酸素ゲッター層はＴｉを含み、前記Ｃｏ含有ライナはＣｏＷＰを含み、前記金属含有導電性材料はＣｕ又はＣｕ含有合金を含む、請求項１２に記載の方法。
【請求項１９】
半導体構造を形成する方法であって、
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板を準備するステップと、
前記半導体基板及び前記少なくとも１つの半導体デバイスの上に、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料を形成するステップと、
前記コンタクト開口部内に酸素ゲッター層を形成するステップと、
無電解蒸着によって前記酸素ゲッター層上にＣｏ含有ライナを形成するステップと、
前記コンタクト開口部を金属含有導電性材料で充填するステップと
を含む方法。
【請求項１】
酸素ゲッター層と金属含有導電性材料との間に配置されたＣｏ含有ライナを備える半導体構造体。
【請求項２】
前記Ｃｏ含有ライナは、Ｃｏ、或いは、ＣｏとＰ又はＢの少なくとも１つを含む、請求項１に記載の半導体構造体。
【請求項３】
前記Ｃｏ含有ライナはＷをさらに含む、請求項２に記載の半導体構造体。
【請求項４】
前記Ｃｏ含有ライナはＣｏＰ又はＣｏＷＰの少なくとも１つを含む、請求項１に記載の半導体構造体。
【請求項５】
前記酸素ゲッター層はＴｉ又はＷを含む、請求項１に記載の半導体構造体。
【請求項６】
前記金属含有導電性材料は、導電性金属、導電性金属を含む合金、金属シリサイド、又はそれらの任意の組み合わせを含む、請求項１に記載の半導体構造体。
【請求項７】
前記酸素ゲッター層はＴｉを含み、前記Ｃｏ含有ライナはＣｏＷＰを含み、前記金属含有導電性材料はＣｕ又はＣｕ含有合金を含む、請求項１に記載の半導体構造体。
【請求項８】
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板と、
前記半導体基板及び前記少なくとも１つの半導体デバイスの上に配置された誘電体材料であって、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料と、
酸素ゲッター層、前記酸素ゲッター層の上に配置されたＣｏ含有ライナ及び金属含有導電性材料を含む、前記コンタクト開口部内に配置されたメタラジと
を含む半導体構造体。
【請求項９】
前記メタラジを含む前記誘電体材料上に配置され、少なくとも１つの導電性構造が内部に埋め込まれた少なくとも１つの層間誘電体をさらに含む、請求項８に記載の半導体構造体。
【請求項１０】
前記少なくとも１つの半導体デバイスは電解効果トランジスタである、請求項８に記載の半導体構造体。
【請求項１１】
前記シリサイド・コンタクト領域は、電解効果トランジスタのソース／ドレイン領域の上に、かつ、随意的に電界効果トランジスタのゲート導体の上に配置される、請求項８に記載の半導体構造体。
【請求項１２】
半導体構造体を形成する方法であって、
酸素ゲッター層と金属含有導電性材料との間にＣｏ含有ライナを堆積させるステップを含み、前記Ｃｏ含有ライナは無電解蒸着によって堆積される、方法。
【請求項１３】
前記無電解蒸着は、Ｐｄ、Ｃｏ又はＮｉの触媒粒子を用いる、請求項１２に記載の方法。
【請求項１４】
前記Ｃｏ含有ライナは、Ｃｏ、Ｐ又はＢの少なくとも１つ、及びさらにＷを含む、請求項１２に記載の方法。
【請求項１５】
前記Ｃｏ含有ライナは、ＣｏＰ又はＣｏＷＰの少なくとも１つを含む、請求項１２に記載の方法。
【請求項１６】
前記酸素ゲッター層はＴｉ又はＷを含む、請求項１２に記載の方法。
【請求項１７】
前記金属含有導電性材料は、導電性金属、導電性金属を含む合金、金属シリサイド、又はそれらの任意の組み合わせを含む、請求項１２に記載の方法。
【請求項１８】
前記酸素ゲッター層はＴｉを含み、前記Ｃｏ含有ライナはＣｏＷＰを含み、前記金属含有導電性材料はＣｕ又はＣｕ含有合金を含む、請求項１２に記載の方法。
【請求項１９】
半導体構造を形成する方法であって、
少なくとも１つのシリサイド・コンタクト領域を含む少なくとも１つの半導体デバイスが上に配置された半導体基板を準備するステップと、
前記半導体基板及び前記少なくとも１つの半導体デバイスの上に、各々のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する誘電体材料を形成するステップと、
前記コンタクト開口部内に酸素ゲッター層を形成するステップと、
無電解蒸着によって前記酸素ゲッター層上にＣｏ含有ライナを形成するステップと、
前記コンタクト開口部を金属含有導電性材料で充填するステップと
を含む方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−２４３１８７（Ｐ２００７−２４３１８７Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００７−５２２２５（Ｐ２００７−５２２２５）
【出願日】平成１９年３月２日（２００７．３．２）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１９年３月２日（２００７．３．２）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]