【課題】素子不良を防止できる半導体素子の製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上にコンタクトホールを有する絶縁膜を形成し、無電解メッキ工程によりコンタクトホールにシード層を形成し、シード層上のコンタクトホールに金属配線を形成する。 （もっと読む）

【課題】従来、バリアメタル２０６を敷いてアロイスパイクによる拡散層の突き抜けを抑
えていた。すると、バリアメタル２０６の影響でコンタクト抵抗の上昇によりＰウェル２
０８の電位が上昇し、ＮＭＯＳ１００の閾値変動等が発生する。そこで、アロイスパイク
等の現象の影響を抑え、かつＰウェル２０８の電位を制御しうる半導体装置を提供する。
【解決手段】ＮＭＯＳ１００の幅方向にソース２０５、Ｐ型拡散層３０１を交互に位置す
るように形成し、バリアメタル２０６を、Ｐウェル２０８上で接合を有するソース２０５
上には残し、接合を有さないＰ型拡散層３０１では除去し、両領域を短絡するようアルミ
電極２０７を形成する。接合が形成されているソース２０５はバリアメタル２０６により
アロイスパイクが抑制され、Ｐ型拡散層３０１ではバリアメタルが除去されているためコ
ンタクト抵抗を下げることができ、Ｐ型拡散層３０１の電位が安定化される。 （もっと読む）

【課題】平坦性の高いパターンを形成可能とする。
【解決手段】基板Ｐ上に積層構造の配線４１、４２を形成する。基板Ｐ上に下地層Ｆ１を形成する工程と、下地層Ｆ１の上に液状体の液滴を吐出して配線本体Ｆ２を形成する工程とを有する。液状体は、銀を含む第１微粒子と、第１微粒子に添加され銀とは異なる第２微粒子とを含む。 （もっと読む）

【課題】平坦性の高いパターンを形成する。
【解決手段】基板Ｐ上に配線パターン４１を形成する工程と、配線パターン４１の少なくとも一部上にスイッチング素子を形成する工程とを有し、配線パターン４１をメッキ処理により成膜する。 （もっと読む）

【課題】Ａｇを用いた反射電極において、工程上発生する微小な欠陥によるＡｇの露出を抑制して、発光素子の短絡による発光出力の低下、電流電圧特性の劣化を防止することにある。
【解決手段】基板上にｎ型半導体層、発光層およびｐ型半導体層をこの順序で含み、負極および正極がそれぞれｎ型半導体層およびｐ型半導体層に接して設けられている半導体発光素子であって、その正極が以下の構成からなる。
少なくともｐ型半導体層と接する、Ｐｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、Ｒｅの群の中から選ばれる一種あるいはこれらの合金からなるコンタクトメタル層と、該コンタクト層上にＡｇを成分として含む金属乃至合金からなっている反射層と、該反射層の上面及び側面を覆う様に、Ａｇを成分として含まない１層または２層以上の保護金属層とを有している。 （もっと読む）

【課題】 ゲート電極間の短絡の防止、及びキャパシタ下部電極に起因する容量絶縁膜のリーク電流増大防止が可能な半導体装置の製造方法を提供する。
【解決手段】 半導体基板１００上にアモルファスシリコン膜１０２を形成し、アモルファスシリコン膜１０２の表面に、アモルファスシリコン膜１０２の表面のマイグレーションを防止するストッパ膜１０を形成し、その後、アモルファスシリコン膜１０２の表面からストッパ膜１０を除去する。ストッパ膜１０により、アモルファスシリコン膜１２０形成後に、低圧の反応室内で長時間保持されても、アモルファスシリコン膜の表面マイグレーションを防止し、表面上の微小なシリコン核が２次成長することを抑制する。 （もっと読む）

本発明のＬＤＭＯＳトランジスタ（１）は、基板（２）、ゲート電極（１０）、基板コンタクト領域（１１）、ソース領域（３）、チャネル領域（４）、ならびに、ドレインコンタクト領域（６）およびドレイン拡張領域（７）を具えるドレイン領域（５）を具える。前記ドレインコンタクト領域(６)は、前記ドレイン拡張領域（７）の上方に延在するトップメタル層（２３）に電気的に接続され、前記トップメタル層（２３）と前記ドレイン拡張領域（７）との間に、２μｍよりも大きい距離（７２３）を有する。このように、前記ドレインコンタクト領域(６)の面積を減少させることができ、前記ＬＤＭＯＳトランジスタ(１)のＲＦ電力出力効率を増加させることができる。別の実施形態において、前記ソース領域(３)は、第１メタル層（２１）の代わりに、ケイ素化合物層（３２）を介して前記基板コンタクト領域(１１)に電気的に接続され、それによって、前記ソース領域(３)と前記ドレイン領域(５)との間の静電結合を減少させ、それゆえに、前記ＬＤＭＯＳトランジスタ（１）のＲＦ電力出力効率を増加させる。
（もっと読む）

導電性の窒化チタン層を形成するための原子層堆積（ALD）の利用は、種々の電子デバイスにおける使用のために信頼性の高い構造を生み出す。この構造は、TDEATなどのチタン含有前駆体化学物質を用いた基板表面上への原子層堆積によって窒化チタンを堆積させ、その後アンモニアと一酸化炭素の混合物、もしくは一酸化炭素のみを使い、そしてこの工程を連続的に堆積されたTiN構造を形成するために繰り返すことによって形成される。そのようなTiN層は、アルミニウムもしくは銅などの別の導電体の下にある拡散障壁として、もしくはアルミニウム導電体の最上位にあるエレクトロマイグレーション防止層（electro-migration preventing layer）として用いられる可能性がある。ALD堆積TiN層は低い抵抗性、平坦な地勢、大きな堆積速度、および優れた段差被覆性と導電性を有する。 （もっと読む）

【課題】 拡散防止機能を高めることが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板上に形成された酸素を含有する絶縁体の表面上に、銅以外に少なくとも２種類の金属元素を含む銅合金皮膜を形成する。（ｂ）銅合金皮膜上に、純銅または銅合金からなる金属膜を形成する。（ｃ）工程ａまたは工程ｂの後に、絶縁体中の酸素と銅合金皮膜中の金属元素とが反応して絶縁体の表面に金属酸化物膜が形成される条件で熱処理を行う。 （もっと読む）

【課題】微細化に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板の主表面中に設けられた第１絶縁膜２１と、前記第１絶縁膜上に設けられ前記第１絶縁膜の構成元素と所定の金属元素との化合物を主成分とし前記第１絶縁膜よりも比誘電率が高い第１高誘電体膜２２−１とを少なくとも備えたゲート絶縁膜１２と、前記ゲート絶縁膜上に設けられ、ＣｕまたはＣｕを主成分とするゲート電極１３と、前記ゲート電極を挟むように前記半導体基板中に隔離して設けられたソースまたはドレイン１５とを具備する。 （もっと読む）

【課題】 低抵抗の電気的接続構造を提供する。
【解決手段】 導電体に炭素細長構造体が電気的に接続された電気的接続構造において、導電体上に、導電性触媒担持体層と炭素細長構造体を生成するための触媒微粒子層と炭素細長構造体とを順次積層して、電気的接続構造を得る。 （もっと読む）

【課題】 電気的特性および電気的耐久性が優れた電極を低コストで形成することができ、高性能で長寿命の発光ダイオードを低コストで得ることができる発光ダイオードの製造方法を提供する。
【解決手段】 ＧａＮ系発光ダイオードにおいて、ｐ型ＧａＮ層１５上に所定形状のＡｇ膜１７を形成した後、無電解めっき法により、このＡｇ膜１７の上面および側面にのみＮｉ膜１８を形成する。Ａｇ膜１７およびＮｉ膜１８によりｐ側電極１９が形成される。Ｎｉ膜１８を形成する前に、Ａｇ膜１７上にこれと同一形状にＮｉ膜を形成したり、Ａｇ膜１７の表面にＰｄ触媒層を形成したりしてもよい。 （もっと読む）

【課題】 電流密度の部分的な集中を防止して、より小面積でより大電流を駆動可能にする。
【解決手段】 複数の半導体素子を並列に接続する第１配線１６及び第２配線１７を、複数の配線層により構成する。各配線層は、第１配線１６及び第２配線１７を交互に且つ平行に形成してなる。隣接する配線層間では、上下の配線が互いに交差するように形成されると共に、第１配線１６の交差部及び第２配線１７の交差部でそれぞれ第１配線１６同士及び第２配線１７同士が層間接続部１６５，１６６，１７５，１７６によって接続されている。 （もっと読む）

【課題】 機能液をパターン形成領域の全域、及びその端部まで十分に流し込むことで、信頼性の高い膜パターンを安定して形成可能とした、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンＸ１´を形成する方法である。基板Ｐ上に膜パターンＸ１´の形成領域に対応したバンクＢを形成する工程と、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する工程と、機能液Ｘ１を硬化処理して膜パターンＸ１´とする工程と、を有する。そして、機能液Ｘ１の配置を、バンクＢによって区画されたパターン形成領域３４の底面３５に対する機能液Ｘ１の接触角と、バンクＢの側面に対する機能液Ｘ１の接触角との和が９０°以下となる条件のもとで行う。 （もっと読む）

【課題】 バンク上に着弾した機能液の残渣を残さず、該機能液をパターン形成領域に確実に流し込ませ、信頼性の高い膜パターンを得る、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンを形成する方法である。まず、基板Ｐ上に膜パターンの形成領域３４に対応したバンクＢを形成する。そして、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する。そして、機能液Ｘ１を硬化処理して膜パターンとする。このとき、機能液Ｘ１の配置を、バンクＢ上面に対する機能液Ｘ１の前進接触角と後退接触角との差が１０°以上、かつ後退接触角が１３°以上となる条件の下で行う。 （もっと読む）

【課題】 金属多層構造を持つ配線層のストレスを緩和しつつ、ボイドの発生を抑制する。
【解決手段】 スパッタリング法にて絶縁層１上にＴｉＮ膜２を堆積した後、Ａｒを用いたプラズマエッチング処理を行うことにより、ＴｉＮ膜２の表面を逆スパッタして、ＴｉＮ膜２の表面の結晶性を劣化させた結晶性緩和層２ａを形成し、スパッタリング法を用いることにより、結晶性緩和層２ａを介してＴｉＮ膜２上にＡｌ−Ｃｕ膜３を堆積してから、Ａｌ−Ｃｕ膜３上にＴｉ膜４およびＴｉＮ膜５を順次堆積する。 （もっと読む）

【課題】複数の材料を積層してパターンを形成することによって、一種類の材料では得られなかった機能性をパターンに付与する。
【解決手段】機能液を基板上に配置させてパターンを形成する方法であって、上記基板Ｐ上に上記パターンの形成領域に応じたバンクＢを形成する工程と、上記バンク間３４に第１の機能液Ｘ１を配置する工程と、配置された上記第１の機能液Ｘ１上に第２の機能液Ｘ２を配置する工程と、上記バンク間に積層した上記第１の機能液Ｘ１と上記第２の機能液Ｘ２とに対して所定の処理を施すことによって複数の材料が積層されてなる上記パターン３３を形成する工程とを有する。 （もっと読む）

本発明は、半導体工業における型ＮｉＭ−Ｒ（但し、ＭはＭｏ、Ｗ、Ｒｅ、Ｃｒであり、ＲはＢ、Ｐであるものとする）の無電解メッキされた三成分系ニッケル含有金属合金の使用に関する。殊に、本発明は、半導体構造素子中での銅の拡散およびエレクトロマイグレーションを阻止するための、バリヤー材料としてかまたは選択的なケーシング材料としての前記のメッキされた三成分系のニッケル含有金属合金の使用に関する。 （もっと読む）

【課題】 銅配線のＥＭ耐性とＳＭ耐性を、ともに向上させる。
【解決手段】 不純物を含む銅めっき膜をシリコン基板１の上に成膜した後、銅めっき膜を結晶成長させて、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜９ｃを形成する。次に、第一銅膜９ｃより不純物濃度が高い第二銅膜１０を第一銅膜９ｃの上に形成し、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させて、第一銅膜９ｃの結晶粒界に偏析する不純物濃度を高める。
このように形成することにより、第一銅膜９ｃの結晶粒の粒径は十分に大きくなる。これにより、結晶粒界における拡散パスを減少させ、ＥＭ耐性を向上させることができる。また、第一銅膜９ｃに発生するボイドの移動を抑え、ＳＭ耐性を向上させることができる。 （もっと読む）

【課題】口径が０．２５μｍ以下で、高アスペクト比の配線孔の埋め込みも可能で、かつ、効率が良く、更にはＥＭ寿命が長くて低抵抗な銅合金膜の形成技術を提供することである。
【解決手段】 ケミカルベーパーデポジションにより銅−錫合金膜を形成する為の材料であって、
銅の配位錯体と、
Ｒ¹ Ｒ² Ｒ³ Ｒ⁴ Ｓｎ（Ｒ¹ ，Ｒ² ，Ｒ³ ，Ｒ⁴ はアルキル基またはアリール基であって、同一でも、異なるものでも良い）、Ｒ_n ＳｎＸ_4-n （Ｒはアルキル基またはアリール基、ＸはＨ，Ｆ，Ｃｌ，Ｂｒ又はＩ、ｎは０〜３の整数）、及びテトラキスジメチル（又はジエチル）アミノ錫の群の中から選ばれる少なくとも一つの錫化合物
とからなる。 （もっと読む）