【課題】高縦横比の特徴部のボイドなしの充填方法を提供する。
【解決手段】種々の実施例に於いて、この方法は低温化学蒸着工程によるタングステンでの特徴部の充填に関する。或る実施例に於いて、工程温度は特徴部充填の化学蒸着の間約３５０°Ｃ以下に維持される。この低温化学蒸着タングステン充填により、標準の化学蒸着充填と同様は薄膜抵抗を達成する一方、高縦横比の特徴部への向上された充填と下地層へとのフッ素移動への向上されたバリヤが得られる。発明は更に低抵抗を有するタングステンフィルムの堆積方法に関する。種々の実施例に於いて、この方法ではタングステンバルク層の堆積及び／或は低温化学蒸着によるバルク層の堆積の前に堆積された核形成層に低温低抵抗処理を実施し、その後高温化学蒸着を実施する。 （もっと読む）

【課題】より低温でかつ高成膜速度で成膜することができる金属窒化膜の成膜方法を提供すること。
【解決手段】チャンバ内に被処理基板であるウエハを搬入し、チャンバ内を真空に保持した状態とし、ウエハを加熱しつつ、チャンバ内にＴｉＣｌ_４ガスとＭＭＨガスとを交互的に供給してウエハ上にＴｉＮ膜を成膜する。 （もっと読む）

【課題】 ボイド(void)およびシーム(seam)の発生を防止することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供する。
【解決手段】 半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。 （もっと読む）

【課題】最新の０．１５μｍパワーＭＯＳＦＥＴにおいては、微細化によるセル・ピッチの縮小のためトレンチ部（ソース・コンタクト用の溝）において、アルミニウム・ボイド（アルミニウム系電極内に形成されるボイド）が多発することが、本願発明者らによって明らかにされた。この欠陥の発生は、主にアスペクト比が前世代の０．８４から一挙に２．８に上昇したことによると考えられる。
【解決手段】本願の一つの発明は、アスペクト比の大きい繰り返し溝等の凹部をアルミニウム系メタルで埋め込む際に、アルミニウム系メタル・シード膜の形成から埋め込みに至るまで、イオン化スパッタリングにより、実行するものである。 （もっと読む）

【課題】高アスペクト比の貫通穴であっても、貫通穴内部に薄膜をカバレッジ良く形成することができ、かつ成膜レートを低下させないスパッタリング装置及び方法を提供する。
【解決手段】基板保持部２０に、基板ホルダ２と基板１１とＯリング４によって囲まれる閉空間２１を形成し、その空間に流量及び圧力を制御した散乱用ガスを導入する。そのガスを基板１１の貫通穴３３を通じて真空チャンバー１内に流出させることにより、真空チャンバー全体のガス圧力を上昇させずに、貫通穴内部及びその近傍のみの圧力を上昇させる。 （もっと読む）

【課題】 Ｃｕとの密着性を良好とすることが可能な酸化マンガン膜の形成方法を提供すること。
【解決手段】 酸化物１０２上にマンガンを含むガスを供給し、酸化物１０２上に酸化マンガン膜１０３を形成する酸化マンガン膜１０３の形成方法であって、酸化マンガン膜１０３を形成する際の成膜温度を、１００℃以上４００℃未満とする。 （もっと読む）

【課題】Ｃｕの濡れ性が良好なＣＶＤ−Ｒｕ膜の形成方法を提供すること。
【解決手段】有機金属化合物を含む成膜原料を用いてＣＶＤにより基板上にＲｕ膜を成膜する工程と、前記Ｒｕ膜が成膜された基板に対し、水素含有雰囲気でのアニールを行う工程とによりＣＶＤ−Ｒｕ膜を形成する。 （もっと読む）

【解決課題】 集積回路用のサブミクロン相互接続構造を製作する方法を提供する。
【解決手段】 添加剤を含み、平坦で光沢があり延性があり低応力のＣｕ金属を付着させるのに通常用いられる浴からＣｕを電気めっきすることによって、ボイドのないシームレスな導体が得られる。ボイドまたはシームを残すことなくフィーチャを超充填できるこの方法の能力は独特であり、他の付着方法より優れている。この方法で電気めっきされたＣｕを利用する構造のエレクトロマイグレーションの抵抗は、ＡｌＣｕ構造または電気めっき以外の方法で付着されたＣｕを用いて製作された構造のエレクトロマイグレーションの抵抗より優れている。 （もっと読む）

【課題】線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有する。 （もっと読む）

【課題】ステップカバレジを向上させることができ、これによりスループットも高く維持することが可能な成膜方法及びプラズマ成膜装置を提供する。
【解決手段】真空排気が可能になされた処理容器２２内へ凹部６を有する絶縁層４が表面に形成された被処理体Ｗを収容すると共に前記処理容器内へ原料ガスを供給してプラズマＣＶＤ法により前記被処理体に対してチタンを含む薄膜を形成する成膜方法において、前記薄膜の形成時の前記処理容器内のプロセス圧力を２３０〜６３０Ｐａの範囲内に設定する。これにより、ステップカバレジを向上させることができ、スループットも高く維持することが可能となる。 （もっと読む）

【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。
【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。 （もっと読む）

【課題】ＳｉＣにおける不純物領域に対するコンタクト配線のオーミック接合を確保しつつ、コンタクト配線の接続信頼性を向上させることのできる半導体装置を提供すること。
【解決手段】半導体装置１において、ＳｉＣからなるエピタキシャル層３にＮ型不純物をドーピングすることによりソース領域１３を形成する。ソース領域１３には、ソース領域１３とのコンタクト部分がポリシリコン層１８を有し、ポリシリコン層１８上にメタル層２０を有するソース配線１７をコンタクトさせる。一方、Ｎ型不純物がドーピングされたＳｉＣ基板２の裏面２２には、裏面２２とのコンタクト部分にポリシリコン層２４を有し、ポリシリコン層２４上にメタル層２６を有するドレイン配線２３をコンタクトさせる。 （もっと読む）

【課題】生産性が向上し、かつ、半導体膜の導電膜からのはみ出し量が低減できる積層構造体及びその製造方法を提供すること。
【解決手段】本発明にかかる積層構造体は、半導体膜１５、ゲート絶縁膜１２、ソース電極１７、及びドレイン電極１８を有するものである。ゲート絶縁膜１２は、半導体膜１５下において、半導体膜１５の端から徐々に膜厚が薄くなるテーパー部を有する。ソース電極１７及びドレイン電極１８は、半導体膜１５上において、半導体膜１５のパターンからはみ出さないように形成され、半導体膜１５端からの距離が０以上０．３ｕｍ以下である。 （もっと読む）

【課題】 貫通電極内部に導電層を形成する方法及び半導体装置において、貫通孔内の均一なメッキ付き周り性を向上させ、タクトタイムの短い導電層形成方法及び半導体装置を提供する。
【解決手段】 前記貫通孔の内部に第一のメッキ層を形成する第一のメッキ工程と、
前記第一のメッキ工程の後、前記貫通孔の開口部に前記第一のメッキ層とは異なる材料から成るメッキ抑制層を形成するメッキ抑制層形成工程と
前記メッキ抑制層形成工程の後、前記貫通孔の内部にメッキにより第二のメッキ層を形成する第二のメッキ工程を有する。 （もっと読む）

【課題】特定の金属先駆物質を用いたＡＬＤ法により、基板表面に、均一で共形的な厚さと平滑な表面とを有する金属含有皮膜を形成する方法を提供する。
【解決手段】加熱基板を、一種以上の揮発性金属（Ｉ）、（ＩＩ）あるいは（ＩＩＩ）アミジナート化合物又はそのオリゴマーの蒸気に、次いで、還元性ガス、窒素含有ガス又は酸素含有ガスあるいはそれらの蒸気に交互に暴露して、当該基板表面に金属皮膜、金属窒化物皮膜又は金属酸化物皮膜を形成させることを含んでなる、金属を含む薄膜の形成方法。 （もっと読む）

【課題】抵抗率が低く、表面粗度が低く反射率が高いタングステンを、ＣＶＤ法により基板上の間隙または凹状特徴部分に充填する方法を提供する。
【解決手段】基板に設けられた凹状部分を部分的に充填するタングステンバルクを堆積した後で、堆積されたタングステンの上部分を除去する。上部分の除去は、活性化されたフッ素種に基板を暴露することによって行われる。堆積されたタングステン粒子のうち急峻で突出している突起の頂点を選択的に除去することによって、除去処理は、凹状部分の側壁に沿ってタングステンを研磨することになる。堆積−除去のサイクルを複数回実行して、凹状部分を埋める。このようにして凹状部分が充填されると、ＣＭＰにおいてコアリング（ｃｏｒｉｎｇ）が発生しにくくなる。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有
する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と
、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２
の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した
部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極
に電気的に接続されている。 （もっと読む）

【課題】半導体装置において、微細パターンへのＣｕの埋め込みを良好にし、且つＣｕの層間絶縁膜中への拡散を抑制する。
【解決手段】半導体装置は、半導体基板上の層間絶縁膜１０１に形成されたトレンチ１０２と、トレンチ１０２の底部及び側壁を覆うように形成され、白金族元素、高融点金属及び窒素を含有する導電体からなる第１のバリアメタル膜１０３と、トレンチ１０２において、第１のバリアメタル膜１０３上に形成された金属膜１０５とを備える。 （もっと読む）

【課題】積層構造のゲート電極をもつ薄膜トランジスタにおいて、ゲート電極上の絶縁層のステップカバレージの低下を防止し、かつ、前記第１金属層のヒロック（ｈｉｌｌｏｃｋ）の生成を防止する。
【解決手段】基板上に第１金属層４３と第２金属層４５を連続して蒸着し、さらに所定幅（Ｗ１）を持つ感光膜４７を形成する（図５（ａ））。感光膜４７をマスクとして第２金属層４５を等方性のウェットエッチング方法で感光膜の幅（Ｗ１）よりも１μｍ乃至４μｍ程度小さな幅（Ｗ２）にパターニングする（図５（ｂ））。次に、感光膜４７をマスクとして第１金属層４３を異方性エッチング方法で幅（Ｗ１）を持つようにパターニングして積層構造のゲート電極を形成する（図５（ｃ））。１μｍ＜Ｗ１−Ｗ２＜４μｍの関係にあればステップカバレージの低下とヒロックの両方を防止できる。 （もっと読む）

【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）