自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法
【課題】 ボイド(void)およびシーム(seam)の発生を防止することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供する。
【解決手段】 半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。
【解決手段】 半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の銅配線形成方法に関するものであり、より詳細には、ボイド(
void)およびシーム(seam)の発生を防止することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法に関するものである。
【背景技術】
【０００２】
半導体素子の高性能化と急激なサイズ減少によって、集積回路の製造工程がますます微細化されており、これによって、これまで使用されてきた材料および工程がその限界を示している。
【０００３】
たとえば、集積回路内部の各素子の間の電気的連結のための金属配線物質として、現在アルミニウム（Ａｌ）が広く使用されており、部分的に銅（Ｃｕ）が適用されている。前記アルミニウムは、電気伝導度と耐食性が優秀であり、乾式蝕刻が容易であり、誘電体で使用されるＳｉＯ２に対する密着性が優秀である。しかし、最近、素子の最小線幅がナノメートル（ｎｍ）水準に減少することによって、金属配線物質としてアルミニウムを適用する場合は、配線抵抗が増加するようになって、時間遅延(Time Delay)の問題が提起されており、また、ノイズおよび消費電力が増加する問題が提起されている。さらに、アルミニウム配線幅の減少は、ＥＭ(Electro Migration)特性、ＳＩＭ(Stress Induced
Migration)特性および信頼性を低下させるものとして広く知られている。
【０００４】
現在までアルミニウムの代替材料のうち最も多くの研究がなされている銅は、比抵抗が１．７μΩｃｍ程度であり、２．６５μΩｃｍの比抵抗を有するアルミニウムに比べて比抵抗が低く、ＥＭ特性およびＳＩＭ特性に対する抵抗性も、アルミニウムよりおおよそ２倍以上優秀なものとして知られている。
【０００５】
一方、銅はその蝕刻が容易ではない。このため、現在、銅配線を形成するためにはダマシン(Damascene)工程が利用される。ダマシン工程を利用した銅配線の形成方法は、配線形成領域をまず形成した後、配線形成領域を埋め立てるように銅膜を蒸着して、その後、銅膜をＣＭＰ工程で研磨する順で構成される。
【０００６】
ここで、配線形成領域を銅膜で埋め立てる方法としては電気メッキ法を利用している。このとき、電気メッキができるようにするためには、伝導層が必ず必要であり、伝導層は大部分ＰＶＤ(Physical Vapor Deposition)工程を利用して形成している。ところが、トレンチ幅が小さくなるほど相対的にトレンチのアスペクト比(Aspect Ratio)は大きくなるから、ＰＶＤ工程よって伝導層を形成する場合、影効果(shadow effect)によってステップカバレッジ(step coverage)が低下するようになって、その結果、銅埋め立て時に内部にボイド(void)が形成される可能性が高くなる。そこで、電気メッキ法の代案として、無電解メッキ法が提示されている。
【０００７】
無電解メッキ法は、１９６０年代から印刷回路基板に広く応用されて来た技術であり、外部からの電子の供給なしに自発的な酸化および還元反応によって金属膜を形成する方法である。
【０００８】
このような無電解メッキ法をサブ−ミクロメートル(sub-micrometer)以下の超高集積回路(ＵＬＳＩ)に適用するためには、配線形成領域の表面上に均一でありながら数ｎｍの厚さの銅シード膜(Cu seed layer)を形成することが必須である。しかし、既存のセンシタイジング−アクティベイション(sensitizing-activation)法の場合、触媒粒子が数ｎｍから数μｍまで多様な大きさの分布を有するだけでなく、触媒粒子の凝集が起きるようになることで、銅膜のメッキ時にボイド(void)およびシーム(seam)が発生するようになる。このような問題は、銅配線の信頼性に対する大きな障害要素になり、パターンの大きさが小さくなるにつれて、さらに大きな問題になると予想される。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、無電解メッキ法を利用した銅膜の形成時に、数ｎｍの厚さの薄膜でありながら均一な厚さで銅シード膜を形成することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供することを目的とする。
【００１０】
また本発明は、薄膜でありながら均一な厚さで銅シード膜を形成することで、高い信頼度を得ることができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供する。
【課題を解決するための手段】
【００１１】
一態様において、本発明の実施形態による自己組織化単分子膜形成方法は、半導体基板を表面に水素基（−Ｈ）を有するように改質する工程と、前記表面改質がなされた半導体基板の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の表面にＮＨ３ガスを供給する工程とを含む。
【００１２】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行する。
【００１３】
本発明の実施形態による自己組織化単分子膜形成方法は、前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含む。
【００１４】
他の態様において、本発明の実施形態による半導体素子の銅配線は、半導体基板の上に形成されて、配線形成領域を有する層間絶縁膜と、前記配線形成領域の表面に形成された自己組織化単分子膜(Self Assembled Monolayer)と、前記自己組織化単分子膜の表面に吸着された触媒粒子と、前記触媒粒子が吸着された自己組織化単分子膜上に前記配線形成領域を埋め立てるように形成された銅膜とを含む。
【００１５】
本発明の実施形態による半導体素子の銅配線は、前記配線形成領域の表面と自己組織化単分子膜との間に形成されたバリア膜をさらに含む。
【００１６】
前記自己組織化単分子膜は、表面にアミン基またはチオール基がボンディングされた物質の膜である。
【００１７】
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含む。
前記触媒粒子は、２〜３ｎｍの直径を有する。
【００１８】
前記触媒粒子は、４〜７ｎｍの間隔で吸着される。
前記銅膜は、無電解メッキ法で形成された銅シード膜を含む。
【００１９】
また他の態様において、本発明の実施形態による半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。
【００２０】
本発明の実施形態による半導体素子の銅配線形成方法は、前記配線形成領域を有する層間絶縁膜を形成する工程後、かつ、前記自己組織化単分子膜を形成する工程前に、前記配線形成領域の表面を含む層間絶縁膜上にバリア膜を形成する工程をさらに含む。
【００２１】
前記自己組織化単分子膜を形成する工程は、前記配線形成領域を含む半導体基板の結果物を、表面に水酸基(−ＯＨ)を有するように改質する工程と、前記表面改質がなされた半導体基板の結果物を、有機溶媒にアミン基またはチオール基を有する物質を混合したケミカルに浸漬させる工程と、前記アミン基またはチオール基をシラン化(silanization)させる工程とを含む。
【００２２】
前記表面に水酸基（−ＯＨ）を有するように改質する工程は、前記半導体基板の結果物をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア（piranha）溶液に浸漬させる方式で遂行する。
【００２３】
前記アミン基またはチオール基を有する物質は、３−アミノプロピルトリエトキシシラン(３-aminopropyltriethoxy-silane)または３−メルカプトプロピルトリメトキシシラン(３-mercaptopropyl trimethoxy-silane)を含む。
【００２４】
前記ケミカルは、有機溶媒１ｌ（１リットル）にアミン基またはチオール基を有する物質を１５〜３５gの割合で混合して調製する。
【００２５】
前記水酸基をシラン化させる工程は、５０〜７０℃の温度で６０〜４００分間遂行する。
【００２６】
本発明の実施形態による半導体素子の銅配線形成方法は、前記水酸基をシラン化させる工程後に、反応残留物が除去されるように半導体基板の結果物を洗浄する工程と、前記洗浄された半導体基板の結果物を、前記シラン化された水酸基のボンディング構造が安定化するようにベイキングする工程とをさらに含む。
【００２７】
前記洗浄する工程は、エタノールおよび超音波のうちのいずれか１つ以上を利用して遂行する。
【００２８】
前記ベイキングする工程は、真空オーブンで８０〜１２０℃の温度で２０〜４０分間遂行する。
【００２９】
前記自己組織化単分子膜を形成する工程は、前記配線形成領域を含む半導体基板を、表面に水素（−Ｈ）を有するように改質する工程と、前記表面改質がなされた半導体基板の結果物の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の結果物の表面にＮＨ３ガスを供給する工程とを含む。
【００３０】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行する。
【００３１】
前記ピラニア溶液は、前記Ｈ２ＳＯ４とＨ２Ｏ２とを３：２の割合で混合して調製する。
【００３２】
前記ピラニア溶液および希釈したＨＦ溶液への浸漬は、それぞれ４〜６分間および８〜１２分間遂行する。
【００３３】
前記Ｃｌ２ガスの供給は、前記Ｃｌ２ガスの分圧が１〜５Ｔｏｒｒになるようにして遂行する。
【００３４】
前記Ｃｌ２ガス供給時に、Ｎ２ガスを共に供給する。
前記ＵＶを照射する工程は、前記半導体基板を２５〜７５℃の温度に維持した状態で１０〜６０秒間遂行する。
【００３５】
前記ＮＨ３ガスを供給する工程は、前記ＮＨ３ガスの分圧が８〜１２Ｔｏｒｒになるようにして１０〜１５分間遂行する。
【００３６】
前記自己組織化単分子膜を形成する工程は、前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含む。
【００３７】
前記ベイキングする工程は、２５〜７５℃の温度で遂行する。
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含む。
【００３８】
前記触媒粒子は、２〜３ｎｍの直径を有する。
前記触媒粒子を吸着させる工程は、前記自己組織化単分子膜が形成された半導体基板の結果物を、前記触媒粒子を分散させた水溶液に４０〜１００分間浸漬させる方式で遂行する。
【００３９】
前記触媒粒子を吸着させる工程は、前記触媒粒子を分散させた水溶液のｐＨおよび温度のうちのいずれか１つ以上を変化させて、触媒粒子間の間隔が調節されるようにする。
【００４０】
前記触媒粒子を分散させた水溶液のｐＨは、２．５〜５の間で変化させる。
前記触媒粒子を分散させた水溶液の温度は、５０〜６０℃の間で変化させる。
【００４１】
前記触媒粒子間の間隔は、４〜７ｎｍで調節する。
本発明の実施形態による半導体素子の銅配線形成方法は、前記触媒粒子を吸着させる工程後、かつ、前記銅シード膜を形成する工程前に、反応残留物が除去されるように、前記触媒粒子が吸着された半導体基板の結果物を洗浄する工程をさらに含む。
【００４２】
前記洗浄する工程は、蒸溜水を用いて１回以上遂行する。
前記銅膜を形成する工程は、無電解メッキ法で遂行する。
【００４３】
望ましくは、前記銅膜を形成する工程は、無電解メッキ液で５０〜１００秒間遂行する。
【００４４】
前記銅膜を形成する工程は、電解メッキ法で遂行する。
本発明の実施形態による半導体素子の銅配線形成方法は、前記配線形成領域を埋め立てるように銅膜を形成する工程後に、前記層間絶縁膜が露出するように前記銅膜をＣＭＰ工程で除去する工程をさらに含む。
【発明の効果】
【００４５】
本発明は、自己組織化単分子膜形成方法を適用することで、無電解メッキ時に薄膜でありながら均一な厚さを有する銅シード膜を形成することが可能であり、これによって、銅膜形成時のボイドおよびシームの発生が抑制されて、信頼性の高い銅配線を得ることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態による半導体素子の銅配線を示す断面図である。
【図２Ａ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための初期工程の断面図である。
【図２Ｂ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ａに続く工程を示す断面図である。
【図２Ｃ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ｂに続く工程を示す断面図である。
【図２Ｄ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ｃに続く工程を示す断面図である。
【図２Ｅ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ｄに続く工程を示す断面図である。
【図３Ａ】本発明の一実施形態によってアミン基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。
【図３Ｂ】本発明の他の実施形態によってチオール基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。
【図４】本発明のさらに他の実施形態によってアミン基を有する自己組織化単分子膜を乾式方式で形成する場合の反応メカニズムを示す反応式である。
【発明を実施するための形態】
【００４７】
以下、添付した図面を参照して、本発明の望ましい実施形態を詳細に説明する。図１は、本発明の実施形態による半導体素子の銅配線を示す断面図である。
【００４８】
図１に示すように、半導体基板１００の上に、配線形成領域(Ｄ)を有する層間絶縁膜１０２が形成されており、前記配線形成領域(Ｄ)の表面にバリア膜１０４が形成されていて、前記バリア膜１０４上には前記配線形成領域(Ｄ)を埋め立てる形態で銅配線１２０が形成されている。前記半導体基板１００は、トランジスターを含む所定の下部構造物が形成されたものとして理解することができる。前記バリア膜１０４は、たとえば、Ｔｉ膜またはＴｉＮ膜の単一膜であるか、あるいはＴｉ膜とＴｉＮ膜との積層膜で構成することができる。
【００４９】
前記銅配線１２０は、前記配線形成領域(Ｄ)の表面上に形成された自己組織化単分子膜(Self Assembled Monolayer)１１２、前記自己組織化単分子膜１１２の表面に吸着された多数の触媒粒子１１４、前記触媒粒子１１４が吸着された自己組織化単分子膜１１２上に形成された銅シード膜(Cu seed layer)１１６、および、前記銅シード膜１１６上に前記配線形成領域(Ｄ)を埋め立てるように形成された銅膜１１８を含む。
【００５０】
ここで、前記自己組織化単分子膜１１２は、表面にアミン基(amine group)またはチオール基(thiol group)がボンディングされた物質の膜である。前記触媒粒子１１４は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つの粒子を含んでおり、望ましくは、Ａｕ粒子である。前記触媒粒子１１４は、２〜３ｎｍの直径を有し、前記自己組織化単分子膜１１２の表面に、望ましくは、４〜７ｎｍの間隔で吸着される。
【００５１】
前記銅シード膜１１６は、無電解メッキ法で形成されたものであり、以下に詳しく説明するように、前記自己組織化単分子膜１１２および触媒粒子１１４の形成を通じて数ｎｍの厚さの薄膜でありながら均一な厚さで形成される。前記銅膜１１８は、無電解メッキ法を利用した銅シード膜１１６の形成後に連続して無電解メッキ法で形成することができるし、また、前記銅シード膜１１６の形成とは別に、電解メッキ法によって形成することもできる。
【００５２】
このような本発明の実施形態による半導体素子の銅配線は、その銅シード膜が、配線形成領域表面上への自己組織化単分子膜形成および触媒粒子の吸着を通じて、数ｎｍの厚さの薄膜でありながら均一な厚さで形成されるため、配線形成領域内にボイド(void)およびシーム(seam)を有しない。よって、本発明の実施形態による銅配線は優秀な信頼性を有し、したがって、本発明は無電解メッキ法を利用して、サブ−ミクロメートル(sub-
micrometer)以下の超高集積回路を具現することができる。
【００５３】
図２Ａないし図２Ｅは、本発明の実施形態による半導体素子の銅配線形成方法を説明するための工程別断面図であり、これを説明すれば次のとおりである。
【００５４】
図２Ａを参照すれば、半導体基板１００の上に層間絶縁膜１０２を形成した後、ダマシン工程によって前記層間絶縁膜１０２に配線形成領域(Ｄ)を形成する。ここで、前記配線形成領域(Ｄ)は、シングルダマシン(single damascene)工程によって、トレンチを含む形態で形成される。また、前記配線形成領域(Ｄ)は、デュアルダマシン(dual damascene)工程によって形成することもでき、この場合、前記配線形成領域(Ｄ)は、ビアホールと該ビアホール上に配置されるトレンチを含む形態で形成される。
【００５５】
前記配線形成領域(Ｄ)を含む層間絶縁膜１０２上に、バリア膜１０４を形成する。前記バリア膜１０４は、たとえば、Ｔｉ膜またはＴｉＮ膜の単一膜で形成するか、あるいはＴｉ膜とＴｉＮ膜との積層膜で形成する。前記バリア膜１０４上に自己組織化単分子膜１１２を形成する。
【００５６】
ここで、前記自己組織化単分子膜１１２は、たとえば、前記配線形成領域(Ｄ)を含む半導体基板１００の結果物を、表面に水酸基(−ＯＨ)を有するようにするために、たとえば、Ｈ２ＳＯ４とＨ２Ｏ２とを混合したピラニア( piranha)溶液に浸漬させて表面改質を行った後、前記表面改質がなされた半導体基板の結果物を、エタノール(ethanol)またはトルエン(toluene)などの有機溶媒にアミン基(amine group)またはチオール基(thiol group)を有する物質を混合したケミカルに浸漬(dipping)させた状態で、前記半導体基板１００を所定温度で加熱して、前記アミン基またはチオール基のシラン化(silanization)反応が起きるようにすることによって形成する。
【００５７】
前記アミン基またはチオール基を有する物質は、たとえば、３−アミノプロピルトリエトキシシラン(３-aminopropyltriethoxy-silane)または３−メルカプトプロピルトリメトキシシラン(３-mercaptopropyl trimethoxy-silane)を含み、エタノールまたはトルエンなどの有機溶媒１ｌに前記のアミン基またはチオール基を有する物質を１５〜３５ｇの割合で混合して前記ケミカルを調製して、前記アミン基またはチオール基のシラン化反応が起きるように半導体基板１００を５０〜７０℃の温度で６０〜４００分間加熱する。
【００５８】
図３Ａは、本発明の一実施形態によってアミン基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。ここで、半導体基板は、エタノール１ｌに３−アミノプロピルトリエトキシシラン２５ｇを混合して作ったケミカルに浸漬され、前記ケミカルに浸漬された半導体基板は６０℃で３時間加熱された。
【００５９】
図３Ａに示すように、シラン化反応によって末端にアミン基(ＮＨ２)がボンディングされていることが見られる。
【００６０】
一方、図３Ａの反応式でエタノール１ｌに３−アミノプロピルトリエトキシシラン２５ｇを混合して作ったケミカルに浸漬される前の半導体基板は、ピラニア溶液に浸漬されて、表面に水酸基(−ＯＨ)を有するように改質される。
【００６１】
図３Ｂは、本発明の他の実施形態によってチオール基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。ここで、半導体基板は、トルエン１ｌに３−メルカプトプロピルトリメトキシシラン２５ｇを混合して作ったケミカルに浸漬され、前記ケミカルに浸漬された半導体基板は６０℃で３時間加熱された。
【００６２】
図３Ｂに示すように、シラン化反応によって末端にチオール基(−ＳＨ)がボンディングされていることが見られる。
【００６３】
図３Ｂの反応式で、トルエン１ｌに３−メルカプトプロピルトリメトキシシラン２５ｇを混合して作ったケミカルに浸漬される前の半導体基板は、図３Ｂのように、ピラニア溶液に浸漬されて、表面に水酸基(−ＯＨ)を有するように改質される。
【００６４】
前記シラン化反応を通じて末端にアミン基またはチオール基がボンディングされた自己組織化単分子膜１１２の形成後、反応残留物が除去されるように、半導体基板１００の結果物をエタノールおよび超音波のうちのいずれか１つ以上を利用して洗浄し、続いて、前記アミン基またはチオール基のボンディング構造が安定化するように、前記洗浄された半導体基板１００の結果物を、真空オーブンで８０〜１２０℃の温度で２０〜４０分間ベイキングする。
【００６５】
なお、前述の実施形態では前記自己組織化単分子膜を湿式方式によって形成したが、図４に示すように、乾式方式によっても形成することが可能である。
【００６６】
図４は、本発明のさらに他の実施形態によって、アミン基を有する自己組織化単分子膜を乾式方式で形成する場合の反応メカニズムを示す反応式である。
【００６７】
図４に示すように、半導体基板は、Ｈ２ＳＯ４とＨ２Ｏ２とをおおよそ３：２の割合で混合したピラニア溶液と希釈したＨＦ溶液に、それぞれ４〜６分間および８〜１２分間順に浸漬させる。これによって、半導体基板の表面は水素（−Ｈ）を有するように改質される。
【００６８】
次いで、前記表面改質がなされた半導体基板の結果物表面に、Ｃｌ２ガスを数秒間供給(flow)し、この状態でＵＶを照射して、水素（−Ｈ）を塩素基（−Ｃｌ）に置き換える。ここで、前記Ｃｌ２ガスの供給時にＮ２ガスを共に供給し、前記Ｎ２およびＣｌ２ガスの供給は、前記Ｃｌ２ガスの分圧が１〜５Ｔｏｒｒになるようにして、前記塩素基（−Ｃｌ）のボンディングがよくなされるようにする。前記ＵＶの照射は、前記半導体基板を２５〜７５℃の温度に維持した状態で１０〜６０秒間遂行する。このようなＵＶ照射によって、Ｃｌ２ガスが塩素基（−Ｃｌ）に解離されながら水素（−Ｈ）と置き換えられる。
【００６９】
その後、前記Ｎ２とＣｌ２の混合ガスフローが遂行された半導体基板の結果物表面にＮＨ３ガスを供給し、これを通じて、末端にアミン基がボンディングされた自己組織化単分子膜が形成される。ここで、前記ＮＨ３ガスの供給は、アミン基のボンディングがよくなされるように、前記ＮＨ３ガスの分圧を８〜１２Ｔｏｒｒにして１０〜１５分間遂行する。
【００７０】
前記乾式方式に従ってアミン基を有する自己組織化単分子膜を形成した後、前記アミン基のボンディング構造が安定化するように、半導体基板の結果物を２５〜７５℃の温度でベイキングする。
【００７１】
図２Ｂを参照すれば、前記自己組織化単分子膜１１２が形成された半導体基板１００の結果物を、触媒粒子を分散させた水溶液に４０〜１００分間浸漬させ、これを通じて、前記自己組織化単分子膜１１２の表面に多数の触媒粒子１１４を吸着させる。前記触媒粒子１１４はＡｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つ、望ましくは、Ａｕ粒子を利用して、２〜３ｎｍの直径を有するようにする。
【００７２】
前記触媒粒子として、たとえば、Ａｕ粒子を分散させた水溶液の場合、ＡｕＣｌ４イオン０．０００２５６Ｍ、クエン酸三ナトリウム(trisodium citrate)０．０００９６Ｍ、および、水素化ホウ素ナトリウム(sodium borohydride)０．０００４５４Ｍを混合して調製し、半導体基板１００の浸漬時のバス(bath)の温度は２０〜３０℃を維持する。
【００７３】
ここで、前記Ａｕ粒子を分散させた水溶液に自己組織化単分子膜１１２が形成された半導体基板１００を浸漬させる場合、Ａｕ粒子相互間の間隔は普通８〜９ｎｍになるが、２４ｎｍ以下のパターンに適用するためには前記Ａｕ粒子間の間隔を短くしなければならない。よって、本発明の実施形態では、前記触媒粒子１１４を分散させた水溶液のｐＨおよび温度のうちのいずれか１つ以上を変化させて、吸着された触媒粒子１１４間の間隔が短くなるようにする。たとえば、本発明の実施形態では、触媒粒子１１４を分散させた水溶液のｐＨを２．５〜５の間で調節し、温度は４０〜６０℃の間で調節して、これを通じて、触媒粒子１１４間の間隔が４〜７ｎｍになるようにする。
【００７４】
前記触媒粒子１１４の吸着後、反応残留物であるナトリウムおよび塩素イオンを除去するために、蒸溜水を用いて１回以上繰り返して洗浄する。
【００７５】
図２Ｃを参照すれば、前記触媒粒子１１４が吸着された自己組織化単分子膜１１２上に、無電解メッキ法によって銅シード膜(Cu seed layer)１１６を形成する。ここで、前記銅シード膜１１６の形成は、硫酸銅(copperII sulfate)０．０１Ｍ、着火材としてＥＤＴＡ(ethylenediaminetetraacetic acid)０．０２５Ｍ、還元剤としてＨＣＨＯ３〜１０ｍｌ／ｌ、安定材として２，２’−ジピリジル(dipyridyl)５ｍｇ／ｌ、トライトン(Triton)ｘ-１００ ０．００１ｇ／ｌを混合して、ｐＨを１２．５に調節した無電解銅メッキ液に、前記触媒粒子１１４が吸着された半導体基板１００の結果物を所定時間浸漬させる方式で遂行する。この時、前記無電解銅メッキ液の温度は５０〜７０℃に維持し、メッキ時間は２０〜６０秒程度にする。
【００７６】
ここで、本発明の実施形態では、触媒粒子１１４の大きさを２〜３ｎｍに調節し、特に、触媒粒子１１４間の間隔を４〜７ｎｍに調節して、前記触媒粒子１１４の凝集が起きることを防止したので、前記無電解メッキ法による銅シード膜１１６を、数ｎｍの厚さの薄膜でありながら均一な厚さを有するように形成することができる。
【００７７】
図２Ｄを参照すれば、前記銅シード膜１１６上に前記配線形成領域(Ｄ)を埋め立てるように銅膜１１８を形成する。前記銅膜１１８の形成は無電解メッキ法または電解メッキ法すべてを利用することができる。
【００７８】
たとえば、前記銅膜１１８は、無電解メッキ法を利用した前記銅シード膜１１６の形成後、連続して無電解メッキ法を利用して配線形成領域(Ｄ)を埋め立てるように形成する。このとき、前記無電解メッキ法を利用した銅膜１１８の形成は、前記銅シード膜１１６形成時に使用した無電解メッキ液で５０〜１００秒間遂行する。なお、前記無電解メッキ法を利用した銅膜１１８の形成には、前記銅シード膜１１６の形成に使った無電解銅メッキ液の代りに、硫酸銅(copperII sulfate)０．０４Ｍ、エチレンジアミン四酢酸(
ethylenediaminetetraacetic acid；ＥＤＴＡ)０．０８Ｍ、グリオキシル酸(glyoxilic
acid)０．０８Ｍ、およびＰＥＧ４０００ １ｐｐｍを混合し、ｐＨを１２．６に調節し、温度を７０℃に維持した無電解銅メッキ液を使うこともできる。
【００７９】
一方、前記銅膜１１８の形成を、電解メッキ法を利用して行う場合は、硫酸銅(
copperII sulfate)０．２６Ｍ、Ｈ２ＳＯ４ ２．００Ｍ、ＨＣｌ ５０ｐｐｍ、ＰＥＧ２０００ １００ｐｐｍ、および、ＳＰＳ １０００ｐｐｍを混合した電解メッキ液で２〜９分間遂行する。この時、前記電解メッキ液の温度は常温に維持する。
【００８０】
ここで、本発明の実施形態では銅シード膜１１６を、無電解メッキ法を利用して、薄膜でありながら均一な厚さに形成することができるため、配線形成領域(Ｄ)の銅膜１１８での埋め立て時に、前記配線形成領域(Ｄ)内にボイドまたはシームが発生することを防止することができる。
【００８１】
図２Ｅを参照すれば、前記層間絶縁膜１０２が露出するように、ＣＭＰ工程を利用して銅膜１１８、銅シード膜１１６、触媒粒子１１４、自己組織化単分子膜１１２、およびバリア膜１０４を除去し、これを通じて、前記配線形成領域(Ｄ)内に銅配線１２０を形成する。
【００８２】
ここで、本発明の実施形態では、自己組織化単分子膜形成および均一な間隔での触媒粒子吸着を通じた無電解メッキ法を利用して、銅シード膜を薄膜でありながら均一な厚さで形成することができる。これによって、本発明の実施形態では、無電解メッキ工程時の大きい難題である銅シード膜の均一な形成が難しいという問題を解決することができるので、配線形成領域を埋め立てる銅膜の形成時に銅シード膜の不均一な厚さによって膜内にボイドまたはシームが発生することを防止することができる。したがって、本発明の実施形態は優秀な信頼性を有する銅配線を形成することができるし、さらには、無電解メッキ法を利用してサブ−ミクロメートル(sub-micrometer)以下の超高集積回路を安定的に具現することができる。
【００８３】
以上、ここでは本発明を特定の実施形態に関して図示して説明したが、本発明はそれに限定されるものではなく、以下の特許請求の範囲に記載の本発明の精神と分野を離脱しない範囲内で、本発明が多様に改造および変形され得ることを、当業界で通常の知識を有する者は容易に理解することができる。
【符号の説明】
【００８４】
１００ 半導体基板
１０２ 層間絶縁膜
１０４ バリア膜
１１２ 自己組織化単分子膜
１１４ 触媒粒子
１１６ 銅シード膜
１１８ 銅膜
１２０ 銅配線
Ｄ 配線形成領域
【技術分野】
【０００１】
本発明は、半導体素子の銅配線形成方法に関するものであり、より詳細には、ボイド(
void)およびシーム(seam)の発生を防止することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法に関するものである。
【背景技術】
【０００２】
半導体素子の高性能化と急激なサイズ減少によって、集積回路の製造工程がますます微細化されており、これによって、これまで使用されてきた材料および工程がその限界を示している。
【０００３】
たとえば、集積回路内部の各素子の間の電気的連結のための金属配線物質として、現在アルミニウム（Ａｌ）が広く使用されており、部分的に銅（Ｃｕ）が適用されている。前記アルミニウムは、電気伝導度と耐食性が優秀であり、乾式蝕刻が容易であり、誘電体で使用されるＳｉＯ２に対する密着性が優秀である。しかし、最近、素子の最小線幅がナノメートル（ｎｍ）水準に減少することによって、金属配線物質としてアルミニウムを適用する場合は、配線抵抗が増加するようになって、時間遅延(Time Delay)の問題が提起されており、また、ノイズおよび消費電力が増加する問題が提起されている。さらに、アルミニウム配線幅の減少は、ＥＭ(Electro Migration)特性、ＳＩＭ(Stress Induced
Migration)特性および信頼性を低下させるものとして広く知られている。
【０００４】
現在までアルミニウムの代替材料のうち最も多くの研究がなされている銅は、比抵抗が１．７μΩｃｍ程度であり、２．６５μΩｃｍの比抵抗を有するアルミニウムに比べて比抵抗が低く、ＥＭ特性およびＳＩＭ特性に対する抵抗性も、アルミニウムよりおおよそ２倍以上優秀なものとして知られている。
【０００５】
一方、銅はその蝕刻が容易ではない。このため、現在、銅配線を形成するためにはダマシン(Damascene)工程が利用される。ダマシン工程を利用した銅配線の形成方法は、配線形成領域をまず形成した後、配線形成領域を埋め立てるように銅膜を蒸着して、その後、銅膜をＣＭＰ工程で研磨する順で構成される。
【０００６】
ここで、配線形成領域を銅膜で埋め立てる方法としては電気メッキ法を利用している。このとき、電気メッキができるようにするためには、伝導層が必ず必要であり、伝導層は大部分ＰＶＤ(Physical Vapor Deposition)工程を利用して形成している。ところが、トレンチ幅が小さくなるほど相対的にトレンチのアスペクト比(Aspect Ratio)は大きくなるから、ＰＶＤ工程よって伝導層を形成する場合、影効果(shadow effect)によってステップカバレッジ(step coverage)が低下するようになって、その結果、銅埋め立て時に内部にボイド(void)が形成される可能性が高くなる。そこで、電気メッキ法の代案として、無電解メッキ法が提示されている。
【０００７】
無電解メッキ法は、１９６０年代から印刷回路基板に広く応用されて来た技術であり、外部からの電子の供給なしに自発的な酸化および還元反応によって金属膜を形成する方法である。
【０００８】
このような無電解メッキ法をサブ−ミクロメートル(sub-micrometer)以下の超高集積回路(ＵＬＳＩ)に適用するためには、配線形成領域の表面上に均一でありながら数ｎｍの厚さの銅シード膜(Cu seed layer)を形成することが必須である。しかし、既存のセンシタイジング−アクティベイション(sensitizing-activation)法の場合、触媒粒子が数ｎｍから数μｍまで多様な大きさの分布を有するだけでなく、触媒粒子の凝集が起きるようになることで、銅膜のメッキ時にボイド(void)およびシーム(seam)が発生するようになる。このような問題は、銅配線の信頼性に対する大きな障害要素になり、パターンの大きさが小さくなるにつれて、さらに大きな問題になると予想される。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、無電解メッキ法を利用した銅膜の形成時に、数ｎｍの厚さの薄膜でありながら均一な厚さで銅シード膜を形成することができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供することを目的とする。
【００１０】
また本発明は、薄膜でありながら均一な厚さで銅シード膜を形成することで、高い信頼度を得ることができる自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法を提供する。
【課題を解決するための手段】
【００１１】
一態様において、本発明の実施形態による自己組織化単分子膜形成方法は、半導体基板を表面に水素基（−Ｈ）を有するように改質する工程と、前記表面改質がなされた半導体基板の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の表面にＮＨ３ガスを供給する工程とを含む。
【００１２】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行する。
【００１３】
本発明の実施形態による自己組織化単分子膜形成方法は、前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含む。
【００１４】
他の態様において、本発明の実施形態による半導体素子の銅配線は、半導体基板の上に形成されて、配線形成領域を有する層間絶縁膜と、前記配線形成領域の表面に形成された自己組織化単分子膜(Self Assembled Monolayer)と、前記自己組織化単分子膜の表面に吸着された触媒粒子と、前記触媒粒子が吸着された自己組織化単分子膜上に前記配線形成領域を埋め立てるように形成された銅膜とを含む。
【００１５】
本発明の実施形態による半導体素子の銅配線は、前記配線形成領域の表面と自己組織化単分子膜との間に形成されたバリア膜をさらに含む。
【００１６】
前記自己組織化単分子膜は、表面にアミン基またはチオール基がボンディングされた物質の膜である。
【００１７】
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含む。
前記触媒粒子は、２〜３ｎｍの直径を有する。
【００１８】
前記触媒粒子は、４〜７ｎｍの間隔で吸着される。
前記銅膜は、無電解メッキ法で形成された銅シード膜を含む。
【００１９】
また他の態様において、本発明の実施形態による半導体素子の銅配線形成方法は、半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、前記配線形成領域表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled Monolayer)を形成する工程と、前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程とを含む。
【００２０】
本発明の実施形態による半導体素子の銅配線形成方法は、前記配線形成領域を有する層間絶縁膜を形成する工程後、かつ、前記自己組織化単分子膜を形成する工程前に、前記配線形成領域の表面を含む層間絶縁膜上にバリア膜を形成する工程をさらに含む。
【００２１】
前記自己組織化単分子膜を形成する工程は、前記配線形成領域を含む半導体基板の結果物を、表面に水酸基(−ＯＨ)を有するように改質する工程と、前記表面改質がなされた半導体基板の結果物を、有機溶媒にアミン基またはチオール基を有する物質を混合したケミカルに浸漬させる工程と、前記アミン基またはチオール基をシラン化(silanization)させる工程とを含む。
【００２２】
前記表面に水酸基（−ＯＨ）を有するように改質する工程は、前記半導体基板の結果物をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア（piranha）溶液に浸漬させる方式で遂行する。
【００２３】
前記アミン基またはチオール基を有する物質は、３−アミノプロピルトリエトキシシラン(３-aminopropyltriethoxy-silane)または３−メルカプトプロピルトリメトキシシラン(３-mercaptopropyl trimethoxy-silane)を含む。
【００２４】
前記ケミカルは、有機溶媒１ｌ（１リットル）にアミン基またはチオール基を有する物質を１５〜３５gの割合で混合して調製する。
【００２５】
前記水酸基をシラン化させる工程は、５０〜７０℃の温度で６０〜４００分間遂行する。
【００２６】
本発明の実施形態による半導体素子の銅配線形成方法は、前記水酸基をシラン化させる工程後に、反応残留物が除去されるように半導体基板の結果物を洗浄する工程と、前記洗浄された半導体基板の結果物を、前記シラン化された水酸基のボンディング構造が安定化するようにベイキングする工程とをさらに含む。
【００２７】
前記洗浄する工程は、エタノールおよび超音波のうちのいずれか１つ以上を利用して遂行する。
【００２８】
前記ベイキングする工程は、真空オーブンで８０〜１２０℃の温度で２０〜４０分間遂行する。
【００２９】
前記自己組織化単分子膜を形成する工程は、前記配線形成領域を含む半導体基板を、表面に水素（−Ｈ）を有するように改質する工程と、前記表面改質がなされた半導体基板の結果物の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の結果物の表面にＮＨ３ガスを供給する工程とを含む。
【００３０】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行する。
【００３１】
前記ピラニア溶液は、前記Ｈ２ＳＯ４とＨ２Ｏ２とを３：２の割合で混合して調製する。
【００３２】
前記ピラニア溶液および希釈したＨＦ溶液への浸漬は、それぞれ４〜６分間および８〜１２分間遂行する。
【００３３】
前記Ｃｌ２ガスの供給は、前記Ｃｌ２ガスの分圧が１〜５Ｔｏｒｒになるようにして遂行する。
【００３４】
前記Ｃｌ２ガス供給時に、Ｎ２ガスを共に供給する。
前記ＵＶを照射する工程は、前記半導体基板を２５〜７５℃の温度に維持した状態で１０〜６０秒間遂行する。
【００３５】
前記ＮＨ３ガスを供給する工程は、前記ＮＨ３ガスの分圧が８〜１２Ｔｏｒｒになるようにして１０〜１５分間遂行する。
【００３６】
前記自己組織化単分子膜を形成する工程は、前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含む。
【００３７】
前記ベイキングする工程は、２５〜７５℃の温度で遂行する。
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含む。
【００３８】
前記触媒粒子は、２〜３ｎｍの直径を有する。
前記触媒粒子を吸着させる工程は、前記自己組織化単分子膜が形成された半導体基板の結果物を、前記触媒粒子を分散させた水溶液に４０〜１００分間浸漬させる方式で遂行する。
【００３９】
前記触媒粒子を吸着させる工程は、前記触媒粒子を分散させた水溶液のｐＨおよび温度のうちのいずれか１つ以上を変化させて、触媒粒子間の間隔が調節されるようにする。
【００４０】
前記触媒粒子を分散させた水溶液のｐＨは、２．５〜５の間で変化させる。
前記触媒粒子を分散させた水溶液の温度は、５０〜６０℃の間で変化させる。
【００４１】
前記触媒粒子間の間隔は、４〜７ｎｍで調節する。
本発明の実施形態による半導体素子の銅配線形成方法は、前記触媒粒子を吸着させる工程後、かつ、前記銅シード膜を形成する工程前に、反応残留物が除去されるように、前記触媒粒子が吸着された半導体基板の結果物を洗浄する工程をさらに含む。
【００４２】
前記洗浄する工程は、蒸溜水を用いて１回以上遂行する。
前記銅膜を形成する工程は、無電解メッキ法で遂行する。
【００４３】
望ましくは、前記銅膜を形成する工程は、無電解メッキ液で５０〜１００秒間遂行する。
【００４４】
前記銅膜を形成する工程は、電解メッキ法で遂行する。
本発明の実施形態による半導体素子の銅配線形成方法は、前記配線形成領域を埋め立てるように銅膜を形成する工程後に、前記層間絶縁膜が露出するように前記銅膜をＣＭＰ工程で除去する工程をさらに含む。
【発明の効果】
【００４５】
本発明は、自己組織化単分子膜形成方法を適用することで、無電解メッキ時に薄膜でありながら均一な厚さを有する銅シード膜を形成することが可能であり、これによって、銅膜形成時のボイドおよびシームの発生が抑制されて、信頼性の高い銅配線を得ることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態による半導体素子の銅配線を示す断面図である。
【図２Ａ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための初期工程の断面図である。
【図２Ｂ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ａに続く工程を示す断面図である。
【図２Ｃ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ｂに続く工程を示す断面図である。
【図２Ｄ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ｃに続く工程を示す断面図である。
【図２Ｅ】本発明の実施形態による半導体素子の銅配線形成方法を説明するための図２Ｄに続く工程を示す断面図である。
【図３Ａ】本発明の一実施形態によってアミン基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。
【図３Ｂ】本発明の他の実施形態によってチオール基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。
【図４】本発明のさらに他の実施形態によってアミン基を有する自己組織化単分子膜を乾式方式で形成する場合の反応メカニズムを示す反応式である。
【発明を実施するための形態】
【００４７】
以下、添付した図面を参照して、本発明の望ましい実施形態を詳細に説明する。図１は、本発明の実施形態による半導体素子の銅配線を示す断面図である。
【００４８】
図１に示すように、半導体基板１００の上に、配線形成領域(Ｄ)を有する層間絶縁膜１０２が形成されており、前記配線形成領域(Ｄ)の表面にバリア膜１０４が形成されていて、前記バリア膜１０４上には前記配線形成領域(Ｄ)を埋め立てる形態で銅配線１２０が形成されている。前記半導体基板１００は、トランジスターを含む所定の下部構造物が形成されたものとして理解することができる。前記バリア膜１０４は、たとえば、Ｔｉ膜またはＴｉＮ膜の単一膜であるか、あるいはＴｉ膜とＴｉＮ膜との積層膜で構成することができる。
【００４９】
前記銅配線１２０は、前記配線形成領域(Ｄ)の表面上に形成された自己組織化単分子膜(Self Assembled Monolayer)１１２、前記自己組織化単分子膜１１２の表面に吸着された多数の触媒粒子１１４、前記触媒粒子１１４が吸着された自己組織化単分子膜１１２上に形成された銅シード膜(Cu seed layer)１１６、および、前記銅シード膜１１６上に前記配線形成領域(Ｄ)を埋め立てるように形成された銅膜１１８を含む。
【００５０】
ここで、前記自己組織化単分子膜１１２は、表面にアミン基(amine group)またはチオール基(thiol group)がボンディングされた物質の膜である。前記触媒粒子１１４は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つの粒子を含んでおり、望ましくは、Ａｕ粒子である。前記触媒粒子１１４は、２〜３ｎｍの直径を有し、前記自己組織化単分子膜１１２の表面に、望ましくは、４〜７ｎｍの間隔で吸着される。
【００５１】
前記銅シード膜１１６は、無電解メッキ法で形成されたものであり、以下に詳しく説明するように、前記自己組織化単分子膜１１２および触媒粒子１１４の形成を通じて数ｎｍの厚さの薄膜でありながら均一な厚さで形成される。前記銅膜１１８は、無電解メッキ法を利用した銅シード膜１１６の形成後に連続して無電解メッキ法で形成することができるし、また、前記銅シード膜１１６の形成とは別に、電解メッキ法によって形成することもできる。
【００５２】
このような本発明の実施形態による半導体素子の銅配線は、その銅シード膜が、配線形成領域表面上への自己組織化単分子膜形成および触媒粒子の吸着を通じて、数ｎｍの厚さの薄膜でありながら均一な厚さで形成されるため、配線形成領域内にボイド(void)およびシーム(seam)を有しない。よって、本発明の実施形態による銅配線は優秀な信頼性を有し、したがって、本発明は無電解メッキ法を利用して、サブ−ミクロメートル(sub-
micrometer)以下の超高集積回路を具現することができる。
【００５３】
図２Ａないし図２Ｅは、本発明の実施形態による半導体素子の銅配線形成方法を説明するための工程別断面図であり、これを説明すれば次のとおりである。
【００５４】
図２Ａを参照すれば、半導体基板１００の上に層間絶縁膜１０２を形成した後、ダマシン工程によって前記層間絶縁膜１０２に配線形成領域(Ｄ)を形成する。ここで、前記配線形成領域(Ｄ)は、シングルダマシン(single damascene)工程によって、トレンチを含む形態で形成される。また、前記配線形成領域(Ｄ)は、デュアルダマシン(dual damascene)工程によって形成することもでき、この場合、前記配線形成領域(Ｄ)は、ビアホールと該ビアホール上に配置されるトレンチを含む形態で形成される。
【００５５】
前記配線形成領域(Ｄ)を含む層間絶縁膜１０２上に、バリア膜１０４を形成する。前記バリア膜１０４は、たとえば、Ｔｉ膜またはＴｉＮ膜の単一膜で形成するか、あるいはＴｉ膜とＴｉＮ膜との積層膜で形成する。前記バリア膜１０４上に自己組織化単分子膜１１２を形成する。
【００５６】
ここで、前記自己組織化単分子膜１１２は、たとえば、前記配線形成領域(Ｄ)を含む半導体基板１００の結果物を、表面に水酸基(−ＯＨ)を有するようにするために、たとえば、Ｈ２ＳＯ４とＨ２Ｏ２とを混合したピラニア( piranha)溶液に浸漬させて表面改質を行った後、前記表面改質がなされた半導体基板の結果物を、エタノール(ethanol)またはトルエン(toluene)などの有機溶媒にアミン基(amine group)またはチオール基(thiol group)を有する物質を混合したケミカルに浸漬(dipping)させた状態で、前記半導体基板１００を所定温度で加熱して、前記アミン基またはチオール基のシラン化(silanization)反応が起きるようにすることによって形成する。
【００５７】
前記アミン基またはチオール基を有する物質は、たとえば、３−アミノプロピルトリエトキシシラン(３-aminopropyltriethoxy-silane)または３−メルカプトプロピルトリメトキシシラン(３-mercaptopropyl trimethoxy-silane)を含み、エタノールまたはトルエンなどの有機溶媒１ｌに前記のアミン基またはチオール基を有する物質を１５〜３５ｇの割合で混合して前記ケミカルを調製して、前記アミン基またはチオール基のシラン化反応が起きるように半導体基板１００を５０〜７０℃の温度で６０〜４００分間加熱する。
【００５８】
図３Ａは、本発明の一実施形態によってアミン基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。ここで、半導体基板は、エタノール１ｌに３−アミノプロピルトリエトキシシラン２５ｇを混合して作ったケミカルに浸漬され、前記ケミカルに浸漬された半導体基板は６０℃で３時間加熱された。
【００５９】
図３Ａに示すように、シラン化反応によって末端にアミン基(ＮＨ２)がボンディングされていることが見られる。
【００６０】
一方、図３Ａの反応式でエタノール１ｌに３−アミノプロピルトリエトキシシラン２５ｇを混合して作ったケミカルに浸漬される前の半導体基板は、ピラニア溶液に浸漬されて、表面に水酸基(−ＯＨ)を有するように改質される。
【００６１】
図３Ｂは、本発明の他の実施形態によってチオール基を有する自己組織化単分子膜を形成する場合の反応メカニズムを示す反応式である。ここで、半導体基板は、トルエン１ｌに３−メルカプトプロピルトリメトキシシラン２５ｇを混合して作ったケミカルに浸漬され、前記ケミカルに浸漬された半導体基板は６０℃で３時間加熱された。
【００６２】
図３Ｂに示すように、シラン化反応によって末端にチオール基(−ＳＨ)がボンディングされていることが見られる。
【００６３】
図３Ｂの反応式で、トルエン１ｌに３−メルカプトプロピルトリメトキシシラン２５ｇを混合して作ったケミカルに浸漬される前の半導体基板は、図３Ｂのように、ピラニア溶液に浸漬されて、表面に水酸基(−ＯＨ)を有するように改質される。
【００６４】
前記シラン化反応を通じて末端にアミン基またはチオール基がボンディングされた自己組織化単分子膜１１２の形成後、反応残留物が除去されるように、半導体基板１００の結果物をエタノールおよび超音波のうちのいずれか１つ以上を利用して洗浄し、続いて、前記アミン基またはチオール基のボンディング構造が安定化するように、前記洗浄された半導体基板１００の結果物を、真空オーブンで８０〜１２０℃の温度で２０〜４０分間ベイキングする。
【００６５】
なお、前述の実施形態では前記自己組織化単分子膜を湿式方式によって形成したが、図４に示すように、乾式方式によっても形成することが可能である。
【００６６】
図４は、本発明のさらに他の実施形態によって、アミン基を有する自己組織化単分子膜を乾式方式で形成する場合の反応メカニズムを示す反応式である。
【００６７】
図４に示すように、半導体基板は、Ｈ２ＳＯ４とＨ２Ｏ２とをおおよそ３：２の割合で混合したピラニア溶液と希釈したＨＦ溶液に、それぞれ４〜６分間および８〜１２分間順に浸漬させる。これによって、半導体基板の表面は水素（−Ｈ）を有するように改質される。
【００６８】
次いで、前記表面改質がなされた半導体基板の結果物表面に、Ｃｌ２ガスを数秒間供給(flow)し、この状態でＵＶを照射して、水素（−Ｈ）を塩素基（−Ｃｌ）に置き換える。ここで、前記Ｃｌ２ガスの供給時にＮ２ガスを共に供給し、前記Ｎ２およびＣｌ２ガスの供給は、前記Ｃｌ２ガスの分圧が１〜５Ｔｏｒｒになるようにして、前記塩素基（−Ｃｌ）のボンディングがよくなされるようにする。前記ＵＶの照射は、前記半導体基板を２５〜７５℃の温度に維持した状態で１０〜６０秒間遂行する。このようなＵＶ照射によって、Ｃｌ２ガスが塩素基（−Ｃｌ）に解離されながら水素（−Ｈ）と置き換えられる。
【００６９】
その後、前記Ｎ２とＣｌ２の混合ガスフローが遂行された半導体基板の結果物表面にＮＨ３ガスを供給し、これを通じて、末端にアミン基がボンディングされた自己組織化単分子膜が形成される。ここで、前記ＮＨ３ガスの供給は、アミン基のボンディングがよくなされるように、前記ＮＨ３ガスの分圧を８〜１２Ｔｏｒｒにして１０〜１５分間遂行する。
【００７０】
前記乾式方式に従ってアミン基を有する自己組織化単分子膜を形成した後、前記アミン基のボンディング構造が安定化するように、半導体基板の結果物を２５〜７５℃の温度でベイキングする。
【００７１】
図２Ｂを参照すれば、前記自己組織化単分子膜１１２が形成された半導体基板１００の結果物を、触媒粒子を分散させた水溶液に４０〜１００分間浸漬させ、これを通じて、前記自己組織化単分子膜１１２の表面に多数の触媒粒子１１４を吸着させる。前記触媒粒子１１４はＡｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つ、望ましくは、Ａｕ粒子を利用して、２〜３ｎｍの直径を有するようにする。
【００７２】
前記触媒粒子として、たとえば、Ａｕ粒子を分散させた水溶液の場合、ＡｕＣｌ４イオン０．０００２５６Ｍ、クエン酸三ナトリウム(trisodium citrate)０．０００９６Ｍ、および、水素化ホウ素ナトリウム(sodium borohydride)０．０００４５４Ｍを混合して調製し、半導体基板１００の浸漬時のバス(bath)の温度は２０〜３０℃を維持する。
【００７３】
ここで、前記Ａｕ粒子を分散させた水溶液に自己組織化単分子膜１１２が形成された半導体基板１００を浸漬させる場合、Ａｕ粒子相互間の間隔は普通８〜９ｎｍになるが、２４ｎｍ以下のパターンに適用するためには前記Ａｕ粒子間の間隔を短くしなければならない。よって、本発明の実施形態では、前記触媒粒子１１４を分散させた水溶液のｐＨおよび温度のうちのいずれか１つ以上を変化させて、吸着された触媒粒子１１４間の間隔が短くなるようにする。たとえば、本発明の実施形態では、触媒粒子１１４を分散させた水溶液のｐＨを２．５〜５の間で調節し、温度は４０〜６０℃の間で調節して、これを通じて、触媒粒子１１４間の間隔が４〜７ｎｍになるようにする。
【００７４】
前記触媒粒子１１４の吸着後、反応残留物であるナトリウムおよび塩素イオンを除去するために、蒸溜水を用いて１回以上繰り返して洗浄する。
【００７５】
図２Ｃを参照すれば、前記触媒粒子１１４が吸着された自己組織化単分子膜１１２上に、無電解メッキ法によって銅シード膜(Cu seed layer)１１６を形成する。ここで、前記銅シード膜１１６の形成は、硫酸銅(copperII sulfate)０．０１Ｍ、着火材としてＥＤＴＡ(ethylenediaminetetraacetic acid)０．０２５Ｍ、還元剤としてＨＣＨＯ３〜１０ｍｌ／ｌ、安定材として２，２’−ジピリジル(dipyridyl)５ｍｇ／ｌ、トライトン(Triton)ｘ-１００ ０．００１ｇ／ｌを混合して、ｐＨを１２．５に調節した無電解銅メッキ液に、前記触媒粒子１１４が吸着された半導体基板１００の結果物を所定時間浸漬させる方式で遂行する。この時、前記無電解銅メッキ液の温度は５０〜７０℃に維持し、メッキ時間は２０〜６０秒程度にする。
【００７６】
ここで、本発明の実施形態では、触媒粒子１１４の大きさを２〜３ｎｍに調節し、特に、触媒粒子１１４間の間隔を４〜７ｎｍに調節して、前記触媒粒子１１４の凝集が起きることを防止したので、前記無電解メッキ法による銅シード膜１１６を、数ｎｍの厚さの薄膜でありながら均一な厚さを有するように形成することができる。
【００７７】
図２Ｄを参照すれば、前記銅シード膜１１６上に前記配線形成領域(Ｄ)を埋め立てるように銅膜１１８を形成する。前記銅膜１１８の形成は無電解メッキ法または電解メッキ法すべてを利用することができる。
【００７８】
たとえば、前記銅膜１１８は、無電解メッキ法を利用した前記銅シード膜１１６の形成後、連続して無電解メッキ法を利用して配線形成領域(Ｄ)を埋め立てるように形成する。このとき、前記無電解メッキ法を利用した銅膜１１８の形成は、前記銅シード膜１１６形成時に使用した無電解メッキ液で５０〜１００秒間遂行する。なお、前記無電解メッキ法を利用した銅膜１１８の形成には、前記銅シード膜１１６の形成に使った無電解銅メッキ液の代りに、硫酸銅(copperII sulfate)０．０４Ｍ、エチレンジアミン四酢酸(
ethylenediaminetetraacetic acid；ＥＤＴＡ)０．０８Ｍ、グリオキシル酸(glyoxilic
acid)０．０８Ｍ、およびＰＥＧ４０００ １ｐｐｍを混合し、ｐＨを１２．６に調節し、温度を７０℃に維持した無電解銅メッキ液を使うこともできる。
【００７９】
一方、前記銅膜１１８の形成を、電解メッキ法を利用して行う場合は、硫酸銅(
copperII sulfate)０．２６Ｍ、Ｈ２ＳＯ４ ２．００Ｍ、ＨＣｌ ５０ｐｐｍ、ＰＥＧ２０００ １００ｐｐｍ、および、ＳＰＳ １０００ｐｐｍを混合した電解メッキ液で２〜９分間遂行する。この時、前記電解メッキ液の温度は常温に維持する。
【００８０】
ここで、本発明の実施形態では銅シード膜１１６を、無電解メッキ法を利用して、薄膜でありながら均一な厚さに形成することができるため、配線形成領域(Ｄ)の銅膜１１８での埋め立て時に、前記配線形成領域(Ｄ)内にボイドまたはシームが発生することを防止することができる。
【００８１】
図２Ｅを参照すれば、前記層間絶縁膜１０２が露出するように、ＣＭＰ工程を利用して銅膜１１８、銅シード膜１１６、触媒粒子１１４、自己組織化単分子膜１１２、およびバリア膜１０４を除去し、これを通じて、前記配線形成領域(Ｄ)内に銅配線１２０を形成する。
【００８２】
ここで、本発明の実施形態では、自己組織化単分子膜形成および均一な間隔での触媒粒子吸着を通じた無電解メッキ法を利用して、銅シード膜を薄膜でありながら均一な厚さで形成することができる。これによって、本発明の実施形態では、無電解メッキ工程時の大きい難題である銅シード膜の均一な形成が難しいという問題を解決することができるので、配線形成領域を埋め立てる銅膜の形成時に銅シード膜の不均一な厚さによって膜内にボイドまたはシームが発生することを防止することができる。したがって、本発明の実施形態は優秀な信頼性を有する銅配線を形成することができるし、さらには、無電解メッキ法を利用してサブ−ミクロメートル(sub-micrometer)以下の超高集積回路を安定的に具現することができる。
【００８３】
以上、ここでは本発明を特定の実施形態に関して図示して説明したが、本発明はそれに限定されるものではなく、以下の特許請求の範囲に記載の本発明の精神と分野を離脱しない範囲内で、本発明が多様に改造および変形され得ることを、当業界で通常の知識を有する者は容易に理解することができる。
【符号の説明】
【００８４】
１００ 半導体基板
１０２ 層間絶縁膜
１０４ バリア膜
１１２ 自己組織化単分子膜
１１４ 触媒粒子
１１６ 銅シード膜
１１８ 銅膜
１２０ 銅配線
Ｄ 配線形成領域
【特許請求の範囲】
【請求項１】
半導体基板を表面に水素（−Ｈ）を有するように改質する工程と、
前記表面改質がなされた半導体基板の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、
前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の表面にＮＨ３ガスを供給する工程と
を含むことを特徴とする自己組織化単分子膜形成方法。
【請求項２】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行することを特徴とする請求項１に記載の自己組織化単分子膜形成方法。
【請求項３】
前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含むことを特徴とする請求項１に記載の自己組織化単分子膜形成方法。
【請求項４】
半導体基板の上に形成されて、配線形成領域を有する層間絶縁膜と、
前記配線形成領域の表面に形成された自己組織化単分子膜(Self Assembled Monolayer)と、
前記自己組織化単分子膜の表面に吸着された触媒粒子と、
前記触媒粒子が吸着された自己組織化単分子膜上に前記配線形成領域を埋め立てるように形成された銅膜と
を含むことを特徴とする半導体素子の銅配線。
【請求項５】
前記配線形成領域の表面と前記自己組織化単分子膜との間に形成されたバリア膜をさらに含むことを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項６】
前記自己組織化単分子膜は、表面にアミン基またはチオール基がボンディングされた物質の膜であることを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項７】
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含むことを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項８】
前記触媒粒子は、２〜３ｎｍの直径を有することを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項９】
前記触媒粒子は、４〜７ｎｍの間隔で吸着されることを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項１０】
前記銅膜は、無電解メッキ法で形成された銅シード膜を含むことを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項１１】
半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、
前記配線形成領域の表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled
Monolayer)を形成する工程と、
前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、
前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、
前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程と
を含むことを特徴とする半導体素子の銅配線形成方法。
【請求項１２】
前記配線形成領域を有する層間絶縁膜を形成する工程後、かつ、前記自己組織化単分子膜を形成する工程前に、
前記配線形成領域の表面を含む層間絶縁膜上にバリア膜を形成する工程をさらに含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項１３】
前記自己組織化単分子膜を形成する工程は、
前記配線形成領域を含む半導体基板の結果物を、表面に水酸基(−ＯＨ)を有するように改質する工程と、
前記表面改質がなされた半導体基板の結果物を、有機溶媒にアミン基またはチオール基を有する物質を混合したケミカルに浸漬させる工程と、
前記アミン基またはチオール基をシラン化(silanization)させる工程と
を含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項１４】
前記表面に水酸基(−ＯＨ)を有するように改質する工程は、前記半導体基板の結果物をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア(piranha)溶液に浸漬させる方式で遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１５】
前記アミン基またはチオール基を有する物質は、３−アミノプロピルトリエトキシシラン(３-aminopropyltriethoxy-silane)、または、３−メトカプトプロピルトリメトキシシラン(３-mercaptopropyltrimethoxy-silane)を含むことを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１６】
前記ケミカルは、有機溶媒１ｌにアミン基またはチオール基を有する物質を１５〜３５gの割合で混合して調製することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１７】
前記水酸基をシラン化させる工程は、５０〜７０℃の温度で６０〜４００分間遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１８】
前記水酸基をシラン化させる工程後に、
反応残留物が除去されるように半導体基板の結果物を洗浄する工程と、
前記洗浄された半導体基板の結果物を、前記シラン化された水酸基のボンディング構造が安定化するようにベイキングする工程と
をさらに含むことを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１９】
前記洗浄する工程は、エタノールおよび超音波のうちのいずれか１つ以上を利用して遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項２０】
前記ベイキングする工程は、真空オーブンで８０〜１２０℃の温度で２０〜４０分間遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項２１】
前記自己組織化単分子膜を形成する工程は、
前記配線形成領域を含む半導体基板を、表面に水素（−Ｈ）を有するように改質する工程と、
前記表面改質がなされた半導体基板の結果物の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、
前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の結果物の表面にＮＨ３ガスを供給する工程と
を含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項２２】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２３】
前記ピラニア溶液は、前記Ｈ２ＳＯ４とＨ２Ｏ２とを３:２の割合で混合して調製することを特徴とする請求項２２に記載の半導体素子の銅配線形成方法。
【請求項２４】
前記ピラニア溶液および希釈したＨＦ溶液への浸漬は、それぞれ４〜６分間および８〜１２分間遂行することを特徴とする請求項２２に記載の半導体素子の銅配線形成方法。
【請求項２５】
前記Ｃｌ２ガス供給時に、Ｎ２ガスを共に供給することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２６】
前記Ｃｌ２ガスおよびＮ２ガスの供給は、前記Ｃｌ２ガスの分圧が１〜５Ｔｏｒｒになるようにして遂行することを特徴とする請求項２５に記載の半導体素子の銅配線形成方法。
【請求項２７】
前記ＵＶを照射する工程は、前記半導体基板を２５〜７５℃の温度に維持した状態で１０〜６０秒間遂行することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２８】
前記ＮＨ３ガスを供給する工程は、前記ＮＨ３ガスの分圧が８〜１２Ｔｏｒｒになるようにして１０〜１５分間遂行することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２９】
前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含むことを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項３０】
前記ベイキングする工程は、２５〜７５℃の温度で遂行することを特徴とする請求項２９に記載の半導体素子の銅配線形成方法。
【請求項３１】
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３２】
前記触媒粒子は、２〜３ｎｍの直径を有することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３３】
前記触媒粒子を吸着させる工程は、前記自己組織化単分子膜が形成された半導体基板の結果物を、前記触媒粒子を分散させた水溶液に４０〜１００分間浸漬させる方式で遂行することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３４】
前記触媒粒子を吸着させる工程は、前記触媒粒子を分散させた水溶液のｐＨおよび温度のうちのいずれか１つ以上を変化させて、触媒粒子間の間隔が調節されるようにすることを特徴とする請求項３３に記載の半導体素子の銅配線形成方法。
【請求項３５】
前記触媒粒子を分散させた水溶液のｐＨは、２．５〜５の間で調節することを特徴とする請求項３４に記載の半導体素子の銅配線形成方法。
【請求項３６】
前記触媒粒子を分散させた水溶液の温度は、５０〜６０℃の間で調節することを特徴とする請求項３４に記載の半導体素子の銅配線形成方法。
【請求項３７】
前記触媒粒子間の間隔は、４〜７ｎｍで調節することを特徴とする請求項３４に記載の半導体素子の銅配線形成方法。
【請求項３８】
前記触媒粒子を吸着させる工程後、かつ、前記銅シード膜を形成する工程前に、反応残留物が除去されるように、前記触媒粒子が吸着された半導体基板の結果物を洗浄する工程をさらに含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３９】
前記洗浄する工程は、蒸溜水を用いて１回以上遂行することを特徴とする請求項３８に記載の半導体素子の銅配線形成方法。
【請求項４０】
前記銅膜を形成する工程は、無電解メッキ法で遂行することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項４１】
前記銅膜を形成する工程は、無電解メッキ液で５０〜１００秒間遂行することを特徴とする請求項４０に記載の半導体素子の銅配線形成方法。
【請求項４２】
前記銅膜を形成する工程は、電解メッキ法で遂行することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項４３】
前記配線形成領域を埋め立てるように銅膜を形成する工程後に、
前記層間絶縁膜が露出するように前記銅膜をＣＭＰ工程で除去する工程をさらに含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項１】
半導体基板を表面に水素（−Ｈ）を有するように改質する工程と、
前記表面改質がなされた半導体基板の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、
前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の表面にＮＨ３ガスを供給する工程と
を含むことを特徴とする自己組織化単分子膜形成方法。
【請求項２】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行することを特徴とする請求項１に記載の自己組織化単分子膜形成方法。
【請求項３】
前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含むことを特徴とする請求項１に記載の自己組織化単分子膜形成方法。
【請求項４】
半導体基板の上に形成されて、配線形成領域を有する層間絶縁膜と、
前記配線形成領域の表面に形成された自己組織化単分子膜(Self Assembled Monolayer)と、
前記自己組織化単分子膜の表面に吸着された触媒粒子と、
前記触媒粒子が吸着された自己組織化単分子膜上に前記配線形成領域を埋め立てるように形成された銅膜と
を含むことを特徴とする半導体素子の銅配線。
【請求項５】
前記配線形成領域の表面と前記自己組織化単分子膜との間に形成されたバリア膜をさらに含むことを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項６】
前記自己組織化単分子膜は、表面にアミン基またはチオール基がボンディングされた物質の膜であることを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項７】
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含むことを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項８】
前記触媒粒子は、２〜３ｎｍの直径を有することを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項９】
前記触媒粒子は、４〜７ｎｍの間隔で吸着されることを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項１０】
前記銅膜は、無電解メッキ法で形成された銅シード膜を含むことを特徴とする請求項４に記載の半導体素子の銅配線。
【請求項１１】
半導体基板の上に配線形成領域を有する層間絶縁膜を形成する工程と、
前記配線形成領域の表面を含む層間絶縁膜上に自己組織化単分子膜(Self Assembled
Monolayer)を形成する工程と、
前記自己組織化単分子膜の表面に触媒粒子を吸着させる工程と、
前記触媒粒子が吸着された自己組織化単分子膜上に無電解メッキ法で銅シード膜を形成する工程と、
前記銅シード膜上に前記配線形成領域を埋め立てるように銅膜を形成する工程と
を含むことを特徴とする半導体素子の銅配線形成方法。
【請求項１２】
前記配線形成領域を有する層間絶縁膜を形成する工程後、かつ、前記自己組織化単分子膜を形成する工程前に、
前記配線形成領域の表面を含む層間絶縁膜上にバリア膜を形成する工程をさらに含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項１３】
前記自己組織化単分子膜を形成する工程は、
前記配線形成領域を含む半導体基板の結果物を、表面に水酸基(−ＯＨ)を有するように改質する工程と、
前記表面改質がなされた半導体基板の結果物を、有機溶媒にアミン基またはチオール基を有する物質を混合したケミカルに浸漬させる工程と、
前記アミン基またはチオール基をシラン化(silanization)させる工程と
を含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項１４】
前記表面に水酸基(−ＯＨ)を有するように改質する工程は、前記半導体基板の結果物をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア(piranha)溶液に浸漬させる方式で遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１５】
前記アミン基またはチオール基を有する物質は、３−アミノプロピルトリエトキシシラン(３-aminopropyltriethoxy-silane)、または、３−メトカプトプロピルトリメトキシシラン(３-mercaptopropyltrimethoxy-silane)を含むことを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１６】
前記ケミカルは、有機溶媒１ｌにアミン基またはチオール基を有する物質を１５〜３５gの割合で混合して調製することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１７】
前記水酸基をシラン化させる工程は、５０〜７０℃の温度で６０〜４００分間遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１８】
前記水酸基をシラン化させる工程後に、
反応残留物が除去されるように半導体基板の結果物を洗浄する工程と、
前記洗浄された半導体基板の結果物を、前記シラン化された水酸基のボンディング構造が安定化するようにベイキングする工程と
をさらに含むことを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項１９】
前記洗浄する工程は、エタノールおよび超音波のうちのいずれか１つ以上を利用して遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項２０】
前記ベイキングする工程は、真空オーブンで８０〜１２０℃の温度で２０〜４０分間遂行することを特徴とする請求項１３に記載の半導体素子の銅配線形成方法。
【請求項２１】
前記自己組織化単分子膜を形成する工程は、
前記配線形成領域を含む半導体基板を、表面に水素（−Ｈ）を有するように改質する工程と、
前記表面改質がなされた半導体基板の結果物の表面に、Ｃｌ基がボンディングされるように、Ｃｌ２ガスを供給した状態でＵＶを照射する工程と、
前記ボンディングされたＣｌ基がアミン基に置き換えられるように、半導体基板の結果物の表面にＮＨ３ガスを供給する工程と
を含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項２２】
前記半導体基板を改質する工程は、前記半導体基板をＨ２ＳＯ４とＨ２Ｏ２とを混合したピラニア溶液および希釈したＨＦ溶液に、順に浸漬させる方式で遂行することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２３】
前記ピラニア溶液は、前記Ｈ２ＳＯ４とＨ２Ｏ２とを３:２の割合で混合して調製することを特徴とする請求項２２に記載の半導体素子の銅配線形成方法。
【請求項２４】
前記ピラニア溶液および希釈したＨＦ溶液への浸漬は、それぞれ４〜６分間および８〜１２分間遂行することを特徴とする請求項２２に記載の半導体素子の銅配線形成方法。
【請求項２５】
前記Ｃｌ２ガス供給時に、Ｎ２ガスを共に供給することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２６】
前記Ｃｌ２ガスおよびＮ２ガスの供給は、前記Ｃｌ２ガスの分圧が１〜５Ｔｏｒｒになるようにして遂行することを特徴とする請求項２５に記載の半導体素子の銅配線形成方法。
【請求項２７】
前記ＵＶを照射する工程は、前記半導体基板を２５〜７５℃の温度に維持した状態で１０〜６０秒間遂行することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２８】
前記ＮＨ３ガスを供給する工程は、前記ＮＨ３ガスの分圧が８〜１２Ｔｏｒｒになるようにして１０〜１５分間遂行することを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項２９】
前記ＮＨ３ガスを供給する工程後に、前記アミン基のボンディング構造が安定化するように半導体基板の結果物をベイキングする工程をさらに含むことを特徴とする請求項２１に記載の半導体素子の銅配線形成方法。
【請求項３０】
前記ベイキングする工程は、２５〜７５℃の温度で遂行することを特徴とする請求項２９に記載の半導体素子の銅配線形成方法。
【請求項３１】
前記触媒粒子は、Ａｕ、Ｃｕ、ＰｔおよびＮｉのうちのいずれか１つを含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３２】
前記触媒粒子は、２〜３ｎｍの直径を有することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３３】
前記触媒粒子を吸着させる工程は、前記自己組織化単分子膜が形成された半導体基板の結果物を、前記触媒粒子を分散させた水溶液に４０〜１００分間浸漬させる方式で遂行することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３４】
前記触媒粒子を吸着させる工程は、前記触媒粒子を分散させた水溶液のｐＨおよび温度のうちのいずれか１つ以上を変化させて、触媒粒子間の間隔が調節されるようにすることを特徴とする請求項３３に記載の半導体素子の銅配線形成方法。
【請求項３５】
前記触媒粒子を分散させた水溶液のｐＨは、２．５〜５の間で調節することを特徴とする請求項３４に記載の半導体素子の銅配線形成方法。
【請求項３６】
前記触媒粒子を分散させた水溶液の温度は、５０〜６０℃の間で調節することを特徴とする請求項３４に記載の半導体素子の銅配線形成方法。
【請求項３７】
前記触媒粒子間の間隔は、４〜７ｎｍで調節することを特徴とする請求項３４に記載の半導体素子の銅配線形成方法。
【請求項３８】
前記触媒粒子を吸着させる工程後、かつ、前記銅シード膜を形成する工程前に、反応残留物が除去されるように、前記触媒粒子が吸着された半導体基板の結果物を洗浄する工程をさらに含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項３９】
前記洗浄する工程は、蒸溜水を用いて１回以上遂行することを特徴とする請求項３８に記載の半導体素子の銅配線形成方法。
【請求項４０】
前記銅膜を形成する工程は、無電解メッキ法で遂行することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項４１】
前記銅膜を形成する工程は、無電解メッキ液で５０〜１００秒間遂行することを特徴とする請求項４０に記載の半導体素子の銅配線形成方法。
【請求項４２】
前記銅膜を形成する工程は、電解メッキ法で遂行することを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【請求項４３】
前記配線形成領域を埋め立てるように銅膜を形成する工程後に、
前記層間絶縁膜が露出するように前記銅膜をＣＭＰ工程で除去する工程をさらに含むことを特徴とする請求項１１に記載の半導体素子の銅配線形成方法。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図３Ａ】
【図３Ｂ】
【図４】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図３Ａ】
【図３Ｂ】
【図４】
【公開番号】特開２０１０−２４５４９４（Ｐ２０１０−２４５４９４Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−１５４３８５（Ｐ２００９−１５４３８５）
【出願日】平成２１年６月２９日（２００９．６．２９）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【出願人】（５０６０８７３３６）漢陽大学校産学協力団 (7)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年６月２９日（２００９．６．２９）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【出願人】（５０６０８７３３６）漢陽大学校産学協力団 (7)
【Ｆターム（参考）】
[ Back to top ]