【課題】裏面照射センサーの共注入システムを提供する。
【解決手段】イメージセンシングシステムと方法が開示される。実施例は、画素領域を有する基板を含み、基板は表面と裏面を有する。共注入工程は、基板表面に沿って位置する感光素子の反対にある基板裏面に沿って実行される。共注入工程は、プレアモルファス領域を形成する第一プレアモルファス化注入工程を利用する。その後、ドーパントが注入され、プレアモルファス領域は、感光領域中のドーパントの拡散やテーリングを抑制または減少させる。反射防止層、カラーフィルターおよびマイクロレンズも、共注入領域上に形成される。 （もっと読む）

【課題】信号遷移速度の低下防止と、クロストーク抑制が両立された固体撮像装置と、その駆動方法を提供する。
【解決手段】入射された光を光電変換して、信号電荷を蓄積させる複数の光電変換部と、前記各光電変換部に蓄積された信号電荷をフローティングディフュージョン領域に読み出す為の転送信号が入力される複数の転送信号線と、複数の転送信号線にそれぞれ所望の信号を入力する駆動回路と、転送信号線の駆動回路が接続される側とは反対側に接続され、転送信号線のうち所望の転送信号線に転送信号が入力されるタイミングよりも前から、所望の転送信号に隣接する転送信号線を一定電圧に固定させるための制御信号が入力される終端回路とを備えた固体撮像装置である。 （もっと読む）

【課題】 変換素子の不純物半導体層への有機材料の混入を低減し得る検出装置を提供する。
【解決手段】 画素１１がスイッチ素子１３と電極１２２の上に設けられた不純物半導体層１２３を含む変換素子１２とを有し、複数のスイッチ素子１３と複数の電極１２２との間に設けられた無機材料からなる保護層１３７と有機材料からなる層間絶縁層１２０とに設けられたコンタクトホールにおいてスイッチ素子１３と電極１２２とが接続されている検出装置の製造方法であって、複数の電極１２２の間に層間絶縁層１２０を覆うように無機材料からなる絶縁部材１２１を形成する工程と、絶縁部材１２１と複数の電極１２２とを覆う不純物半導体膜１２３’を成膜する工程と、絶縁部材１２１を形成する際に層間絶縁層１２０のコンタクトホール内に位置する電極１２２の段差の部分の正射影が位置する保護層１３７の領域が被覆されるように、被覆層１６０を形成する工程とを有する。 （もっと読む）

【課題】ダングリングボンドに起因する暗電流を抑制しつつ、光電変換部の損傷に起因する暗電流を抑制できる固体撮像装置を提供する。
【解決手段】固体撮像装置１００は、半導体基板１０と、フォトダイオード１２と、電荷転送部１４と、ゲート絶縁膜２０と、ゲート絶縁膜２０上の前記電荷転送部１４に上方に形成された電荷転送電極２２と、電荷転送電極２２に沿って形成されフォトダイオード１２上方まで拡がる第１シリコン窒化膜３０と、フォトダイオード１２上方以外の領域における第１シリコン窒化膜３０の上面に沿って形成され電荷転送電極２２のを覆う遮光膜４０と、遮光膜４０の上面及び側面に沿って形成されると共に、フォトダイオード１２上方で第１シリコン窒化膜３０に接触している第２シリコン窒化膜５０とを備える。 （もっと読む）

【課題】 ウェルコンタクトが配される画素の補正を容易にする。また、線状のノイズを低減する。
【解決手段】 複数の画素毎にウェルコンタクトを配した増幅型の撮像装置において、第１の配線によって電圧が供給されるウェルコンタクトを有する第１の画素に近接した、ウェルコンタクトが配されていない第２の画素に、第２の配線を配する。 （もっと読む）

【課題】ノイズ光の影響を軽減することが可能な光電変換素子および光電変換装置を提供する。
【解決手段】フォトダイオードは、基板上に、第１導電型（例えばｐ型）半導体層、ｉ型半導体層および第２導電型（例えばｎ型）半導体層をこの順に備え、基板と第１導電型半導体層との間に遮光層を有している。第２導電型半導体層側から入射する光に基づいて信号電荷が取り出される（光電変換がなされる）。基板と第１導電型半導体層との間に遮光層が設けられていることにより、第２導電型半導体層側から入射した光のうち、吸収されずに第１導電型半導体層を透過して基板側へ出射した光が遮断されると共に、基板側から第１導電型半導体層へ向かう光が遮断される。 （もっと読む）

【課題】暗電流の発生を抑制しながらも、転送効率の向上が図られた固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。
【解決手段】光電変換部（ＰＤ）を構成する第１暗電流抑制領域２１を、転送ゲート電極２６と一部重なるように形成する。また、その下層に、第１暗電流抑制領域２１と同導電型で構成され、第１暗電流抑制領域２１よりも低濃度の不純物領域からなる転送補助領域２２を形成する。また、この第１暗電流抑制領域２１と転送補助領域２２との転送ゲート電極２６下の端部は同一位置となるように位置あわせして形成されている。第１暗電流抑制領域２１により暗電流の抑制が図られ、また、転送補助領域２２により、転送効率の向上が図られる。 （もっと読む）

【課題】グローバルシャッタ方式で電荷の蓄積を行うイメージセンサにおいて、蓄積期間
終了時から最後の行を読み出すまでの期間、蓄積電荷保持部からの電荷の流出を極力抑制
することのできる半導体装置の提供を目的とする。
【解決手段】画素がマトリクス状に複数配置されたＣＭＯＳセンサ型のイメージセンサに
おいて、画素部の電荷蓄積制御トランジスタ及びリセットトランジスタにチャネル形成領
域が酸化物半導体で形成されたトランジスタを使用し、マトリクス状に配置された全ての
画素で信号電荷蓄積部のリセット動作を行った後、全ての画素でフォトダイオードによる
電荷の蓄積動作を行い、行毎に画素から信号の読み出し動作を行うことで歪みの無い撮像
を可能とする。 （もっと読む）

【課題】信号品質の劣化を低減すると共にチップ面積の増大を抑制する。
【解決手段】本発明の一態様に係る固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置された光電変換素子と、前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、前記第２の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する出力回路と、を有する。 （もっと読む）

【課題】隣接する画素間でのブルーミングを防ぐ。
【解決手段】 複数のフォトダイオード101a、101bと、複数のフォトダイオードに各々対応して設けられた複数の転送MOSFET102a、102bと、複数のフォトダイオードから読み出された信号を増幅して出力する共通の増幅MOSFET104と、を有する単位セルを２次元状に配し、フォトダイオード101bの周囲に複数のフォトダイオードが隣接して配され、フォトダイオード101bと複数のフォトダイオードとの間にフォトダイオード101bからの過剰電荷を捕獲する捕獲領域130,134,135,132を設けた。 （もっと読む）

【課題】貼り合わせプロセス時のウェハの局所的な変形を低減する半導体製造装置及び製造方法を提供すること。
【解決手段】実施の形態によれば、第１及び第２の半導体基板の接合面同士を一点接触させて周囲に接合を進展させて第１及び第２の半導体基板を全面で接合する半導体製造装置である。半導体製造装置は、第１の半導体基板の外周部分を支持するステージと、第２の半導体基板の接合面とステージに支持された第１の半導体基板の接合面とを対向させて、第２の半導体基板を保持する基板支持装置と、接合面同士を対向させた第１及び第２の半導体基板の法線方向の同軸上に、法線方向に移動可能にそれぞれ配置された第１及び第２の圧子と、第１の圧子を第１の半導体基板の接合面と反対側の面と接触させ、その後、第２の圧子で第２の半導体基板の接合面とは反対側の面の一点を予め定められた圧力で加圧して接合開始点を形成するコントローラと、を備える。 （もっと読む）

【課題】外乱ノイズが信号に重畳されることを抑制できる光電変換装置を提供する。
【解決手段】光電変換装置は、複数の画素が行方向及び列方向に配列された画素配列と、前記画素配列における各列の画素から信号を読み出す複数の読み出し回路と、前記複数の読み出し回路のそれぞれを制御する制御部とを備え、前記複数の読み出し回路は、外部から供給された参照電圧を保持する保持部と、前記保持部で保持した前記参照電圧に基づいて、前記各列の画素の信号を増幅する演算増幅部と、前記外部と前記保持部とを電気的に遮断する遮断部とを含み、前記制御部は、前記演算増幅部が前記各列の画素の信号を増幅する際に前記外部と前記保持部とを電気的に遮断するように、前記遮断部を制御する。 （もっと読む）

【課題】信号品質の劣化を低減すると共にチップ面積の増大を抑制する。
【解決手段】本発明の一態様に係る固体撮像装置は、画素を構成する回路要素が配置された第１の基板と第２の基板とが電気的に接続されている固体撮像装置であって、前記画素は、前記第１の基板に配置された光電変換素子と、前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、前記第２の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する出力回路と、を有し、複数の光電変換素子は１以上のグループのいずれかに分類されており、同一グループ内の第１〜第ｎ（ｎは２以上の整数）の光電変換素子が１つの増幅回路を共有する。 （もっと読む）

【課題】プラズマ酸化によりシリコン基板上に形成される酸化膜の金属汚染量を低減すること。
【解決手段】酸化膜の形成方法は、不活性ガスと、前記不活性ガスに対する混合割合が０よりも大きく且つ０．００７以下である酸化ガスと、を含む混合ガスからプラズマを生成する工程と、前記プラズマを用いてシリコン基板の表面に酸化膜を形成する工程と、を含む。 （もっと読む）

【課題】低フラックスを用いている間のノイズレベルを減少することを可能にするような検出回路を提供する。
【解決手段】ソースフォロワ検出器型の検出回路は、結合ノードＮに接続されたフォトダイオード１を備える。バイアス回路３は、逆バイアスである第１の状態とフローティングである第２の状態との間にフォトダイオード１をバイアスすることを可能にする。読み出し回路４は、結合ノードＮに接続され、フォトダイオード１により測定された現状を示す信号を生成する。金属シールド５は結合ノードＮの周りに配置される。金属シールド５は、読み出し回路４の出力に接続され、結合ノードＮの電位と同じ方向に変動する電位を持つように構成される。 （もっと読む）

【課題】従来の素子の作製プロセスに特別なプロセスを追加することなく、端面で発生した電子が画素部に混入することによって生じるノイズを低減することができる裏面照射型固体撮像素子及びそれを備えた撮像装置を提供する。
【解決手段】裏面照射型固体撮像素子１００は、画素領域２０、ｐウエル３０、ｎガードリング４０、ｐガードリング５０、端面１０３〜１０６を有し、画素領域２０から各端面１０３〜１０６に向かって、画素領域２０を囲むように、ｐウエル３０、ｎガードリング４０及びｐガードリング５０が順次形成され、ｐウエル３０にはｐウエル端子３１、ｎガードリング４０にはｎガードリング端子４１、ｐガードリング５０にはｐガードリング端子５１が、それぞれ設けられ、各端子に印加される電圧が、ｎガードリング端子電圧＞ｐウエル端子電圧≧ｐガードリング端子電圧≧裏面端子電圧の関係を有する。 （もっと読む）

【課題】スミア低減効果を得る。
【解決手段】
半導体基板内に行列状に形成された複数のフォトダイオード７と、半導体基板内における各列のフォトダイオードの間に形成された垂直転送領域９と、半導体基板内における各列のフォトダイオード７とそれに隣接する垂直転送領域９との間に形成されたチャネルストップ領域５と、を含む固体撮像装置において、各チャネルストップ領域は、不純物を含有し、各列のフォトダイオード７とそれに隣接する垂直転送領域９との間の中央よりも垂直転送領域寄りに不純物濃度の最大値をとり、前記不純物濃度の最大値の位置から各列のフォトダイオードに向かって不純物濃度が単調減少する。 （もっと読む）

【課題】垂直電荷転送部に蓄積された過剰電荷が隣接する垂直電荷転送部に漏れ込むことを抑制する。
【解決手段】本発明に係る固体撮像装置２００は、光電変換部１０１で発生した過剰電荷を半導体基板１２０へ排出するオーバーフロードレイン構造と、半導体基板１２０に供給する基板電圧Ｖｓｕｂを制御する基板電圧制御部２０９とを備える。タイミング制御部２０６は、電圧ＶＨを、垂直電荷転送部１０２が有するゲート電極１０３に印加することにより、光電変換部１０１から垂直電荷転送部１０２へ信号電荷を読み出し、その後、電圧ＶＨより小さい電圧ＶＭｓを、ゲート電極１０３に印加する。基板電圧制御部２０９は、ゲート電極１０３に電圧ＶＭｓが印加されている間に、基板電圧Ｖｓｕｂを制御することにより、垂直電荷転送部１０２へ読み出された信号電荷の一部を、光電変換部１０１及びオーバーフロードレイン構造を介して半導体基板１２０に排出する。 （もっと読む）

【課題】フォトセンサを有する半導体装置において、外光のノイズを軽減し、且つトランジスタのオフ電流によるリークが原因となるノイズも低減する。
【解決手段】マトリクス状に配置された複数のフォトセンサを有する。複数のフォトセンサはそれぞれ、光電変換素子と増幅回路とを有する。バックライトを点灯して被検出物に光を照射して第ｐ行目のフォトセンサでリセット動作及び蓄積動作を行った後、バックライトを非点灯として第（ｐ＋１）行目のフォトセンサでリセット動作及び蓄積動作を行い、その後全行のフォトセンサの選択動作を順次行う。隣接する行のフォトセンサで得られた出力信号の差分を取得し、差分を用いて被検出物の撮像画像の生成や被検出物の存在する領域の検出を行う。増幅回路は蓄積された電荷を保持するトランジスタを有し、当該トランジスタはチャネルが酸化物半導体層に形成される。 （もっと読む）

【課題】光検出回路から出力される光データへの寄生容量の影響を抑制する。
【解決手段】光電変換素子と、第１の電界効果トランジスタと、第２の電界効果トランジスタと、を備え、第１の電界効果トランジスタのゲートとしての機能を有する第１の導電層と、第１の導電層の上に設けられた絶縁層と、絶縁層を介して第１の導電層に重畳し、第１の電界効果トランジスタのチャネル形成層としての機能を有する半導体層と、半導体層に電気的に接続され、第１の電界効果トランジスタのソース及びドレインの一方としての機能を有する第２の導電層と、半導体層に電気的に接続され、対向する一対の側面が絶縁層を介して第１の導電層を含む１つ以上の導電層に重畳し、第１の電界効果トランジスタのソース及びドレインの他方としての機能を有する第３の導電層と、を含む。 （もっと読む）