裏面照射センサーの共注入システム
【課題】裏面照射センサーの共注入システムを提供する。
【解決手段】イメージセンシングシステムと方法が開示される。実施例は、画素領域を有する基板を含み、基板は表面と裏面を有する。共注入工程は、基板表面に沿って位置する感光素子の反対にある基板裏面に沿って実行される。共注入工程は、プレアモルファス領域を形成する第一プレアモルファス化注入工程を利用する。その後、ドーパントが注入され、プレアモルファス領域は、感光領域中のドーパントの拡散やテーリングを抑制または減少させる。反射防止層、カラーフィルターおよびマイクロレンズも、共注入領域上に形成される。
【解決手段】イメージセンシングシステムと方法が開示される。実施例は、画素領域を有する基板を含み、基板は表面と裏面を有する。共注入工程は、基板表面に沿って位置する感光素子の反対にある基板裏面に沿って実行される。共注入工程は、プレアモルファス領域を形成する第一プレアモルファス化注入工程を利用する。その後、ドーパントが注入され、プレアモルファス領域は、感光領域中のドーパントの拡散やテーリングを抑制または減少させる。反射防止層、カラーフィルターおよびマイクロレンズも、共注入領域上に形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面照射センサーの共注入システムに関するものである。
【背景技術】
【０００２】
相補型金属酸化膜半導体（Complementary metal oxide semiconductor、CMOS)イメージセンサーは、CMOSイメージセンサーに本来備わっている利点により、従来の電荷結合素子(CCD)よりも普及しつつある。特に、CMOSイメージセンサーは、通常、必要電圧はより低く、電力消費はより少なく、イメージデータへのランダムアクセスを可能にし、互換性のあるCMOS工程により製造することができ、集積された単一チップカメラを可能にする。
【０００３】
CMOSイメージセンサーは、感光性CMOS回路を用いて、光エネルギーを電気エネルギーに転換する。感光性CMOS回路は、通常、シリコン基板に形成されるフォトダイオードを含む。フォトダイオードが光に露出される時、電荷がフォトダイオードに誘導される。フォトダイオードは、通常、MOSスイッチングトランジスタに結合され、フォトダイオードの電荷をサンプリングするのに用いられる。色は、感光性CMOS回路の上にフィルターを設置することにより決定してもよい。
【０００４】
CMOSイメージセンサーの画素により受ける光は、しばしば3原色:赤、緑および青色(R, G, B)に基づき、追加の色は、各種組み合わせと強さ(例えば、赤色と緑色がオーバーラップする時、それらは黄色を形成する)によって、特定および/または作成することができる。しかし、CMOSイメージセンサーの画素のサイズの減少傾向につれて、入射光、特に、例えば、赤色光(波長約650 nm)などの長い波長の入射光に対して、クロストーク（cross-talk）が異なる画素間で生じ、CMOSイメージセンサーの画素の全体パフォーマンスを低下させる。
【０００５】
周知のように、イメージセンサーは、前面または裏面から照射されるように設計することができる。裏面照射イメージセンサーは、金属化がウェハの表面に形成されるのに、照射はウェハ裏面から得られるので、光学経路を妨げないように金属化特徴を注意して配置・経路化する必要性がなくなる点で、有利な特徴を提供する。また、光学経路全体、つまり、センサーの集束レンズからセンサーそれ自身の実際の受光表面までの光学距離は、光線が金属化と金属間誘電層を通過する必要がないので、通常、表面照射に比べて裏面照射は減少する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、裏面照射センサーの共注入システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の態様によると、イメージセンシングシステムと方法が開示される。一態様は、画素領域を有する基板を含み、基板は表面と裏面を有する。共注入工程は、基板表面に沿って位置する感光素子の反対にある基板裏面に沿って実行される。共注入工程は、プレアモルファス領域を形成する第一プレアモルファス化注入工程を利用する。その後、ドーパントが注入され、プレアモルファス領域は、感光領域中のドーパントの拡散やテーリングを抑制(retard)または減少させる。反射防止層、カラーフィルターおよびマイクロレンズも、共注入領域上に形成される。
【発明の効果】
【０００８】
画素パフォーマンスを向上させる。
【図面の簡単な説明】
【０００９】
【図１】実施例による画像システムを示す図である。
【図２】実施例による画像システムの形成方法を示す図である。
【図３】実施例による画像システムの形成方法を示す図である。
【図４】実施例による画像システムの形成方法を示す図である。
【図５】実施例による画像システムの形成方法を示す図である。
【図６】実施例による画像システムの形成方法を示す図である。
【図７】各種注入を比較したプロット図である。
【発明を実施するための形態】
【００１０】
本発明の目的と利点は添付請求項に具体的に記載されている要素及び組合せによって実現、達成されるであろう。なお、上述の一般的な説明と、以下に述べる詳細な説明は実施例であって、例示だけを目的としており、特許請求されている本発明の範囲の限定を意図するものではない。
【００１１】
本開示は、例示として、特定のドーパントと配置を用いた特定の実施例を説明する。しかし、別の実施例では、別の配置とドーパントを使用している。例えば、別の実施例は、n型基板(特定の領域異なるドーパントと組み合わせ)、異なる回路レイアウト、異なるドーパントプロファイル、異なる物理的配置、異なる装置等を使用する。
【００１２】
まず、図1を参照すると、イメージセンサー100はイメージング領域102を有し、イメージング領域102は、画素領域104のグリッドまたはアレイを含んでいる。各画素領域104は、対応する画素領域104に入射する光の強度や輝度に関係する信号を生成する。実施例では、画素領域104のグリッドまたはアレイは、例えば、図1に示されるように、ロウとカラムに配列される。別の実施例では、異なる配置、例えば、千鳥状の画素領域、画素領域の単一ロウ/カラム、単一の画素領域、又は同種のものを使用している。さらに、各画素領域104は、裏面照射装置である。
【００１３】
イメージセンサー100はさらに、イメージング領域102に隣接して配置し得る制御回路106を含んでもよい。制御回路106は、画素領域104のアレイとの入出力接続用の追加回路とコンタクトを有してもよい。制御回路106が用いられて、画素領域104の動作環境を提供する。イメージセンサー100は論理回路108も含んでもよく、イメージング領域102からの値を読み取り取得後（post-acquisition）工程、例えば、画像拡大（image zoom）、画像輝度/コントラスト（image brightness/contrast）、回転/切り取り機能（rotate/crop functionality）等を実行する回路を有している。当業者なら分かるように、図1の機能図は簡略化されており、システムは、さらに多くの素子、例えば、増幅器、電力線、リセットライン等を含んでもよい。
【００１４】
図２−６は、実施例による画素領域104の形成方法を示す。図2を参照すると、感光素子204と転送トランジスタ206を有する基板202が示される。基板202は、表面208と裏面210を含み、例えば、シリコン、ゲルマニウム、ダイアモンド等の半導体材料であってよい。あるいは又、例えば、シリコンゲルマニウム、炭化ケイ素、ガリウムヒ素、ヒ化インジウム、リン化インジウム、シリコンゲルマニウム炭化物、ガリウムヒ素リン化物、ガリウムリン化インジウム、それらの組み合わせ、および同等のものの複合材料が用いられてもよい。このほか、基板202は、シリコンオンインシュレータ(SOI)基板を含んでもよい。一般に、SOI基板は、例えば、エピタキシャルシリコン、ゲルマニウム、シリコンゲルマニウム、SOI、シリコンゲルマニウムオンインシュレーター(SGOI)またはそれらの組み合わせなどの半導体材料の層を含む。当技術分野にて既知であるように、基板はあるいは又n型ドーパントによりドープされるが、基板202は、例えば、ボロン、アルミニウム、ガリウム、又は同種のもののp型ドーパントによりドープしてもよい。
【００１５】
その上、基板202は、複数の分離構造212を含み、基板202上に形成される各種装置を切り離し、分離するように設計され、隣接する画素領域104と画素領域104を、例えば、論理領域106から分離する。分離構造212は、当分野にて既知のように基板202をエッチングすることにより全体的に形成されるシャロートレンチアイソレーションであってもよく、トレンチを形成し、誘電材料によりトレンチを充填する。分離構造212は、当分野にて既知の従来の方法により形成される、例えば、酸化物材料、高密度プラズマ(HDP)酸化物、又は同種のものの誘電材料により充填されてもよい。
【００１６】
感光素子204は、基板202の裏面210から感光素子204に入射する光量を感知し、pin層フォトダイオードを含んでもよい。pin層フォトダイオードは、p型基板202に形成されたN-ドープ領域214と、N-ドープ領域214の表面上に形成されたP＋領域216(pin層と称される)とを含んでもよく、p-n-p接合を形成する。P+ドープ領域216とN-ドープ領域214は、適当な注入工程により形成されてもよく、p型ドーパント(例えば、ボロン、ガリウム、インジウム等)とn型ドーパント(例えば、リン、ヒ素、アンチモン等)を注入する。実施例では、P+ドープ領域216は、ドーパント濃度が約1E13〜約1E14、N-ドープ領域214は、ドーパント濃度が約1E11〜約1E13である。
【００１７】
さらに、当業者ならわかるように、上述のpin層フォトダイオードは、実施例にて使用し得る一種の感光性高感度素子（sensitive element）204にすぎない。例えば、非pin層フォトダイオードが代わりに用いられてもよい。他の実施例は、適当な感光素子を使用してもよく、これらの感光素子は全て本発明の範囲に含まれるように意図される。
【００１８】
転送トランジスタ206も、画素領域104内部で用いられる多種の機能的トランジスタやスイッチの代表に過ぎない。例えば、トランジスタは、転送トランジスタ206として図２に示されているが、本発明の実施例は、例えば、リセットトランジスタ（reset transistor）、ソースフォロアートランジスタまたはセレクトトランジスタ（select transistor）等の、画素領域104内に位置する別のトランジスタを含んでもよい。これらのトランジスタが配列されて、4個のトランジスタのCMOSイメージセンサー(CIS)を形成してもよい。イメージセンサーに用いられる全ての適切なトランジスタと配置は、全て本発明の範囲に含まれるように意図される。
【００１９】
転送トランジスタ206は、基板202に隣接するゲート誘電体218、ゲート誘電体上のゲート電極220、ゲート誘電体218とゲート電極220の側壁に沿ったスペーサ222を含む。ゲート誘電体218とゲート電極220が、適切な工程により、基板202上に形成され、パターン化されることができる。ゲート誘電体218は、例えば、酸化ケイ素、オキシ窒化ケイ素、窒化ケイ素、酸化物、窒素含有酸化物、酸化アルミニウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、オキシ窒化物ハフニウム、それらの組み合わせ、又は同種のものの高K誘電体（high-K dielectric material）であってもよい。ゲート誘電体218は、およそ4より大きい比誘電率を有してもよい。
【００２０】
ゲート誘電体218が酸化層を含む実施例では、ゲート誘電体218は、酸化物、H2O、NOまたはそれらの組み合わせを含む雰囲気にて、例えば、ウェットまたはドライ熱酸化などの酸化プロセス（oxidation process）により形成されるか、または、テトラエチルオルソシリケート(TEOS)と酸素を前駆体として用いる化学気相蒸着(CVD)技術により形成してもよい。実施例では、ゲート誘電体218は、厚さが約10〜約150オングストロームであり、例えば、100オングストローム厚である。
【００２１】
ゲート電極220は、例えば、金属(例えば、タンタル、チタニウム、モリブデン、タングステン、プラチナ、アルミニウム、ハフニウム、ルテニウム)、金属シリサイド(例えば、ケイ化チタン、けい化コバルト、ニッケルけい化物、けい化タンタル)、金属窒化物(例えば、窒化チタン、窒化タンタル)、ドープ多結晶シリコン、別の導電材料またはそれらの組み合わせなどの導電材料を含んでもよい。一例では、アモルファスシリコン（amorphous silicon）が堆積され、再結晶されて、多結晶シリコン(poly-silicon)を形成する。ゲート電極220がポリシリコンの実施例では、ゲート電極220は、低圧化学成長法(LPCVD)により、ドープまたは非ドープのポリシリコンを厚さ約100〜約2,500オングストローム、例えば、1,200オングストロームに堆積することにより形成してもよい。
【００２２】
スペーサ222が、ゲート誘電体218とゲート電極220の側壁に形成される。スペーサ222は、典型的には、前に形成された構造上に、スペーサ層(図示しない)をブランケット堆積（blanket depositing）することにより形成される。スペーサ層は、SiN、オキシ窒化物、SiC、SiON、酸化物等を含み得、例えば、化学気相成長法(CVD)、プラズマ化学気相成長法（plasma enhanced CVD）、スパッタおよび当分野にて既知の他の方法などの一般的に用いられる方法により形成されてもよい。その後、スペーサ層がパターン化され、例えば、異方性エッチングにより、スペーサ222を形成し、構造の水平面から、スペース層を除去する。
【００２３】
ソース/ドレイン領域224は、ゲート誘電体218の感光素子204とは反対側の基板202に形成されてもよい。基板202がp型基板の実施例では、ソース/ドレイン領域224は、例えば、リン、ヒ素、アンチモン、又は同種のものの適切なn型ドーパントを注入することにより形成される。ソース/ドレイン領域224は、ゲート電極220とスペーサ222をマスクとして注入され、軽ドープソース/ドレイン(LDD)領域と高濃度ドープされたソース/ドレイン領域を形成する。
【００２４】
注意すべきことは、当業者なら、多数の別の工程、方法、又は同種のものにより、ソース/ドレイン領域224および感光素子204を形成してもよいことが理解できるであろう。例えば、当業者なら、複数の注入が、スペーサとライナーの各種組み合わせを用いて実行され、特定の目的に適する特定の形状や特徴を有するソース/ドレイン領域224と感光素子204を形成することが理解できる。これらの工程のいずれが用いられて、ソース/ドレイン領域224と感光素子204を形成してもよいが、上記の記載は、本発明を上記に与えたステップに限定するものではない。
【００２５】
図２は、さらに、p型ウェル226とディープp型ウェル228を示す。p型ウェル226とディープp型ウェルは適切な注入工程を用いて形成されてもよく、p型ドーパント(例えば、ボロン、ガリウム、インジウム、又は同種のもの)を注入し、素子分離を提供する。実施例では、p型ウェル226は、ドーパント濃度が約1E11〜約5E12で、ディープp型ウェル228は、ドーパント濃度が約1E11〜約1E13である。
【００２６】
当業者なら、別の要素が存在し得ることは理解できる。例えば、金属化層と挿入誘電層は、基板202とトランジスタ206、ならびにコンタクト、基板貫通ビアおよび/又は同種のものの上に形成されてもよい。
【００２７】
図３は、実施例による基板202の裏面210のオプションの薄化を示す図である。薄化は、感光素子204に達する前に光が基板202の裏面210を通して伝わる距離を減少させる。基板202の裏面210の薄化は、例えば、化学機械研磨（chemical mechanical polishing、CMP)などの除去工程を用いて実行されてもよい。CMP工程では、エッチング材料と研磨材料の組み合わせが、基板202の裏面210と接触し、研削パッド（grinding pad ）(図示しない)が、所望の厚さになるまで、基板202の裏面210を研削するのに用いられる。しかし、例えば、エッチングまたはCMPとエッチングの組み合わせなどの、基板202の裏面210の薄化の適切な工程が、交互に用いられてもよい。基板202の裏面210は、厚さ約１μｍ〜約６μｍになるよう薄化されてもよい。
【００２８】
図４は、実施例による基板202の裏面210への第一注入工程を示す図である。実施例では、第一注入工程はプレアモルファス化注入(PAI)工程を含み、これにより、基板202の裏面210から深さ約10〜約1,000オングストロームまで延伸するPAI注入領域430を形成する。このPAI工程は、例えば、以下で論じられる図5のP+注入等の後続注入の拡散を妨げることが分かっている。この実施例では、第一注入工程は、任意の適切な注入材料を使用してよい。実施例では、適切な注入材料は、例えば、Ge, C, N, F等の、p型およびn型ドーパント以外のドーパントを含む。例えば、実施例では、Geは、ドーズ量が約1E11〜約1E15 atoms/cm2、エネルギーが約1〜約60 KeVで、深さ約50〜約1,000 オングストロームに注入される。
【００２９】
図５は、実施例による基板202の裏面210への第二注入工程を示す図である。別の例では、一つまたはそれ以上の別の適切なp型ドーパントが用いられるが、第二注入工程は、p型ドーパント、例えば、Bを使用する。例えば、一例では、Bは、ドーズ量が約1E11〜約1E15 atoms/cm2、エネルギーが約1〜約10 KeVで注入される。
【００３０】
このようにして、第二注入工程は、図5に示されるような共注入領域540を形成する。例えば、共注入領域540は、PAI注入(例えば、Ge, C, N, F、又は同種のもの)とP+注入(例えば、B)を含む。PAI注入領域430(図4)は、第二注入工程からのp型ドーパントのN-ドープ領域214へのテーリング（tailing）を減少させることが分かっている。PAI注入領域430は、さらに、裏面210表面付近のより高いp型ドーパント濃度を可能にし、これにより、表面欠陥領域を被覆して、共注入領域540のP+ドープ領域とN-ドープ領域214間に、より深いp-n接合を形成することができる。このような配置は、白色画素ならびに暗電流パフォーマンスを改善し得る。
【００３１】
その後、例えば、レーザーアニール（laser anneal）、熱アニール（thermal anneal）、高速熱アニール（rapid thermal anneal）、又は同種のもののアニールが実行されてもよい。欠陥減少に加えて、アニールは、図4を参照して上記に論じた第一注入工程で形成されるアモルファス領域を再結晶し得る。
【００３２】
図６は、基板202の裏面210上のオプションの反射防止コーティング640、オプションのカラーフィルター642およびオプションのマイクロレンズ644の形成を示す。カラーフィルター642は、原色(例えば、赤、緑、青色)のうちの一つ用のフィルターを含み、感光素子204に入射する光をろ過する。カラーフィルター642は、着色顔料を含む、例えば、重合ポリマーなどのポリマー材料または樹脂を含んでもよい。
【００３３】
マイクロレンズ644は、基板202から、カラーフィルター642に向かい合って形成され、入射光をより直接感光素子204上に集束するために用いられる。まず、カラーフィルター642上にポジ型のフォトレジスト(図示しない)を適用しパターン化することによりマイクロレンズ644は形成されてもよい。形成された後、パターン化されたフォトレジストはべークされて、図6に示される曲線状のマイクロレンズ644にフォトレジストを丸めてもよい。
【００３４】
図７は、Ge/B共注入(線750)、B単一注入(線760)およびBF2単一注入(線770)のドーピングプロファイルを比較する。図7に示されるように、B単一注入プロファイル760は、感光素子のN-ドープ領域にテールを引く。これ等のドーピングプロファイルは、過度の漏電電流を生じるおそれがあり、一般的に白色画素欠陥と称される。
【００３５】
一方、BF2単一注入プロファイル770は、急かつ浅いプロファイルを例示し、光のない場合に、画素領域104の電流フローを増加させるおそれがあり、一般的に暗電流欠陥と称される。
【００３６】
Ge/B共注入プロファイル750は、BF2単一注入プロファイル770ほど急又は浅くはないが、B単一注入プロファイル760ほど感光素子のN-ドープ領域にテールは引かない。このようにして、Ge/B共注入プロファイル750は、白色画素欠陥と暗電流欠陥の両方を減少させる。
【００３７】
第一実施例では、画素領域を含む基板を有する装置が提供される。感光素子は画素領域の基板の第一面近くに配置され、共注入領域は、画素領域の感光素子よりも基板の第二面近くに配置される。共注入領域は、導電ドーパントおよびp型ドーパントおよびn型ドーパント以外のドーパントを含み、共注入領域は基板と異なる組成を含む。
【００３８】
別の実施例では、基板に第一導電型の第一ドープ領域を有する装置が提供される。基板は、第一ドープ領域下で隣接する第二導電型の第二ドープ領域、および、第二ドープ領域の第一ドープ領域とは反対側に第一導電型の第三ドープ領域を有する。第三ドープ領域は、p型ドーパントでもn型ドーパントでもない材料により注入される。
【００３９】
さらに別の実施例では、方法が提供される。第一ドープ領域は、基板の第一面に沿って基板に形成され、第二ドープ領域は第一ドープ領域の真下にあり、第一ドープ領域は第一導電型のドーパントを含み、第二ドープ領域は第二導電型のドーパントを含む。注入工程が実行されて、第一材料を基板の第二面に注入し、第一材料は、p型ドーパントまたはn型ドーパント以外の材料で、第三ドープ領域は、基板の第二面に沿って基板に形成され、第三ドープ領域は、第二ドープ領域の第一ドープ領域とは反対側に配置され、第三ドープ領域は第一導電型のドーパントを有する。
【００４０】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、例えば、電荷結合素子(CCD)が、イメージセンサー中のCMOS装置の代わりに用いられ、異なる材料がシリサイドコンタクトに用いられたり、または、異なる形成方法が各種材料層に用いられ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００４１】
イメージセンサー100
イメージング領域102
画素領域104
制御回路106
論理回路108
基板202
感光素子204
転送トランジスタ206
表面208
裏面210
分離構造212
N-ドープ領域214
P+領域216
ゲート誘電体218
ゲート電極220
スペーサ222
ソース/ドレイン領域 224
p型ウェル226
ディープp型ウェル228
PAI注入領域430
共注入領域540
反射防止膜640
カラーフィルター642
マイクロレンズ644
Ge/B共注入(線 750)
B単一注入(線760)
BF2単一注入(線770)
【技術分野】
【０００１】
本発明は、裏面照射センサーの共注入システムに関するものである。
【背景技術】
【０００２】
相補型金属酸化膜半導体（Complementary metal oxide semiconductor、CMOS)イメージセンサーは、CMOSイメージセンサーに本来備わっている利点により、従来の電荷結合素子(CCD)よりも普及しつつある。特に、CMOSイメージセンサーは、通常、必要電圧はより低く、電力消費はより少なく、イメージデータへのランダムアクセスを可能にし、互換性のあるCMOS工程により製造することができ、集積された単一チップカメラを可能にする。
【０００３】
CMOSイメージセンサーは、感光性CMOS回路を用いて、光エネルギーを電気エネルギーに転換する。感光性CMOS回路は、通常、シリコン基板に形成されるフォトダイオードを含む。フォトダイオードが光に露出される時、電荷がフォトダイオードに誘導される。フォトダイオードは、通常、MOSスイッチングトランジスタに結合され、フォトダイオードの電荷をサンプリングするのに用いられる。色は、感光性CMOS回路の上にフィルターを設置することにより決定してもよい。
【０００４】
CMOSイメージセンサーの画素により受ける光は、しばしば3原色:赤、緑および青色(R, G, B)に基づき、追加の色は、各種組み合わせと強さ(例えば、赤色と緑色がオーバーラップする時、それらは黄色を形成する)によって、特定および/または作成することができる。しかし、CMOSイメージセンサーの画素のサイズの減少傾向につれて、入射光、特に、例えば、赤色光(波長約650 nm)などの長い波長の入射光に対して、クロストーク（cross-talk）が異なる画素間で生じ、CMOSイメージセンサーの画素の全体パフォーマンスを低下させる。
【０００５】
周知のように、イメージセンサーは、前面または裏面から照射されるように設計することができる。裏面照射イメージセンサーは、金属化がウェハの表面に形成されるのに、照射はウェハ裏面から得られるので、光学経路を妨げないように金属化特徴を注意して配置・経路化する必要性がなくなる点で、有利な特徴を提供する。また、光学経路全体、つまり、センサーの集束レンズからセンサーそれ自身の実際の受光表面までの光学距離は、光線が金属化と金属間誘電層を通過する必要がないので、通常、表面照射に比べて裏面照射は減少する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、裏面照射センサーの共注入システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の態様によると、イメージセンシングシステムと方法が開示される。一態様は、画素領域を有する基板を含み、基板は表面と裏面を有する。共注入工程は、基板表面に沿って位置する感光素子の反対にある基板裏面に沿って実行される。共注入工程は、プレアモルファス領域を形成する第一プレアモルファス化注入工程を利用する。その後、ドーパントが注入され、プレアモルファス領域は、感光領域中のドーパントの拡散やテーリングを抑制(retard)または減少させる。反射防止層、カラーフィルターおよびマイクロレンズも、共注入領域上に形成される。
【発明の効果】
【０００８】
画素パフォーマンスを向上させる。
【図面の簡単な説明】
【０００９】
【図１】実施例による画像システムを示す図である。
【図２】実施例による画像システムの形成方法を示す図である。
【図３】実施例による画像システムの形成方法を示す図である。
【図４】実施例による画像システムの形成方法を示す図である。
【図５】実施例による画像システムの形成方法を示す図である。
【図６】実施例による画像システムの形成方法を示す図である。
【図７】各種注入を比較したプロット図である。
【発明を実施するための形態】
【００１０】
本発明の目的と利点は添付請求項に具体的に記載されている要素及び組合せによって実現、達成されるであろう。なお、上述の一般的な説明と、以下に述べる詳細な説明は実施例であって、例示だけを目的としており、特許請求されている本発明の範囲の限定を意図するものではない。
【００１１】
本開示は、例示として、特定のドーパントと配置を用いた特定の実施例を説明する。しかし、別の実施例では、別の配置とドーパントを使用している。例えば、別の実施例は、n型基板(特定の領域異なるドーパントと組み合わせ)、異なる回路レイアウト、異なるドーパントプロファイル、異なる物理的配置、異なる装置等を使用する。
【００１２】
まず、図1を参照すると、イメージセンサー100はイメージング領域102を有し、イメージング領域102は、画素領域104のグリッドまたはアレイを含んでいる。各画素領域104は、対応する画素領域104に入射する光の強度や輝度に関係する信号を生成する。実施例では、画素領域104のグリッドまたはアレイは、例えば、図1に示されるように、ロウとカラムに配列される。別の実施例では、異なる配置、例えば、千鳥状の画素領域、画素領域の単一ロウ/カラム、単一の画素領域、又は同種のものを使用している。さらに、各画素領域104は、裏面照射装置である。
【００１３】
イメージセンサー100はさらに、イメージング領域102に隣接して配置し得る制御回路106を含んでもよい。制御回路106は、画素領域104のアレイとの入出力接続用の追加回路とコンタクトを有してもよい。制御回路106が用いられて、画素領域104の動作環境を提供する。イメージセンサー100は論理回路108も含んでもよく、イメージング領域102からの値を読み取り取得後（post-acquisition）工程、例えば、画像拡大（image zoom）、画像輝度/コントラスト（image brightness/contrast）、回転/切り取り機能（rotate/crop functionality）等を実行する回路を有している。当業者なら分かるように、図1の機能図は簡略化されており、システムは、さらに多くの素子、例えば、増幅器、電力線、リセットライン等を含んでもよい。
【００１４】
図２−６は、実施例による画素領域104の形成方法を示す。図2を参照すると、感光素子204と転送トランジスタ206を有する基板202が示される。基板202は、表面208と裏面210を含み、例えば、シリコン、ゲルマニウム、ダイアモンド等の半導体材料であってよい。あるいは又、例えば、シリコンゲルマニウム、炭化ケイ素、ガリウムヒ素、ヒ化インジウム、リン化インジウム、シリコンゲルマニウム炭化物、ガリウムヒ素リン化物、ガリウムリン化インジウム、それらの組み合わせ、および同等のものの複合材料が用いられてもよい。このほか、基板202は、シリコンオンインシュレータ(SOI)基板を含んでもよい。一般に、SOI基板は、例えば、エピタキシャルシリコン、ゲルマニウム、シリコンゲルマニウム、SOI、シリコンゲルマニウムオンインシュレーター(SGOI)またはそれらの組み合わせなどの半導体材料の層を含む。当技術分野にて既知であるように、基板はあるいは又n型ドーパントによりドープされるが、基板202は、例えば、ボロン、アルミニウム、ガリウム、又は同種のもののp型ドーパントによりドープしてもよい。
【００１５】
その上、基板202は、複数の分離構造212を含み、基板202上に形成される各種装置を切り離し、分離するように設計され、隣接する画素領域104と画素領域104を、例えば、論理領域106から分離する。分離構造212は、当分野にて既知のように基板202をエッチングすることにより全体的に形成されるシャロートレンチアイソレーションであってもよく、トレンチを形成し、誘電材料によりトレンチを充填する。分離構造212は、当分野にて既知の従来の方法により形成される、例えば、酸化物材料、高密度プラズマ(HDP)酸化物、又は同種のものの誘電材料により充填されてもよい。
【００１６】
感光素子204は、基板202の裏面210から感光素子204に入射する光量を感知し、pin層フォトダイオードを含んでもよい。pin層フォトダイオードは、p型基板202に形成されたN-ドープ領域214と、N-ドープ領域214の表面上に形成されたP＋領域216(pin層と称される)とを含んでもよく、p-n-p接合を形成する。P+ドープ領域216とN-ドープ領域214は、適当な注入工程により形成されてもよく、p型ドーパント(例えば、ボロン、ガリウム、インジウム等)とn型ドーパント(例えば、リン、ヒ素、アンチモン等)を注入する。実施例では、P+ドープ領域216は、ドーパント濃度が約1E13〜約1E14、N-ドープ領域214は、ドーパント濃度が約1E11〜約1E13である。
【００１７】
さらに、当業者ならわかるように、上述のpin層フォトダイオードは、実施例にて使用し得る一種の感光性高感度素子（sensitive element）204にすぎない。例えば、非pin層フォトダイオードが代わりに用いられてもよい。他の実施例は、適当な感光素子を使用してもよく、これらの感光素子は全て本発明の範囲に含まれるように意図される。
【００１８】
転送トランジスタ206も、画素領域104内部で用いられる多種の機能的トランジスタやスイッチの代表に過ぎない。例えば、トランジスタは、転送トランジスタ206として図２に示されているが、本発明の実施例は、例えば、リセットトランジスタ（reset transistor）、ソースフォロアートランジスタまたはセレクトトランジスタ（select transistor）等の、画素領域104内に位置する別のトランジスタを含んでもよい。これらのトランジスタが配列されて、4個のトランジスタのCMOSイメージセンサー(CIS)を形成してもよい。イメージセンサーに用いられる全ての適切なトランジスタと配置は、全て本発明の範囲に含まれるように意図される。
【００１９】
転送トランジスタ206は、基板202に隣接するゲート誘電体218、ゲート誘電体上のゲート電極220、ゲート誘電体218とゲート電極220の側壁に沿ったスペーサ222を含む。ゲート誘電体218とゲート電極220が、適切な工程により、基板202上に形成され、パターン化されることができる。ゲート誘電体218は、例えば、酸化ケイ素、オキシ窒化ケイ素、窒化ケイ素、酸化物、窒素含有酸化物、酸化アルミニウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、オキシ窒化物ハフニウム、それらの組み合わせ、又は同種のものの高K誘電体（high-K dielectric material）であってもよい。ゲート誘電体218は、およそ4より大きい比誘電率を有してもよい。
【００２０】
ゲート誘電体218が酸化層を含む実施例では、ゲート誘電体218は、酸化物、H2O、NOまたはそれらの組み合わせを含む雰囲気にて、例えば、ウェットまたはドライ熱酸化などの酸化プロセス（oxidation process）により形成されるか、または、テトラエチルオルソシリケート(TEOS)と酸素を前駆体として用いる化学気相蒸着(CVD)技術により形成してもよい。実施例では、ゲート誘電体218は、厚さが約10〜約150オングストロームであり、例えば、100オングストローム厚である。
【００２１】
ゲート電極220は、例えば、金属(例えば、タンタル、チタニウム、モリブデン、タングステン、プラチナ、アルミニウム、ハフニウム、ルテニウム)、金属シリサイド(例えば、ケイ化チタン、けい化コバルト、ニッケルけい化物、けい化タンタル)、金属窒化物(例えば、窒化チタン、窒化タンタル)、ドープ多結晶シリコン、別の導電材料またはそれらの組み合わせなどの導電材料を含んでもよい。一例では、アモルファスシリコン（amorphous silicon）が堆積され、再結晶されて、多結晶シリコン(poly-silicon)を形成する。ゲート電極220がポリシリコンの実施例では、ゲート電極220は、低圧化学成長法(LPCVD)により、ドープまたは非ドープのポリシリコンを厚さ約100〜約2,500オングストローム、例えば、1,200オングストロームに堆積することにより形成してもよい。
【００２２】
スペーサ222が、ゲート誘電体218とゲート電極220の側壁に形成される。スペーサ222は、典型的には、前に形成された構造上に、スペーサ層(図示しない)をブランケット堆積（blanket depositing）することにより形成される。スペーサ層は、SiN、オキシ窒化物、SiC、SiON、酸化物等を含み得、例えば、化学気相成長法(CVD)、プラズマ化学気相成長法（plasma enhanced CVD）、スパッタおよび当分野にて既知の他の方法などの一般的に用いられる方法により形成されてもよい。その後、スペーサ層がパターン化され、例えば、異方性エッチングにより、スペーサ222を形成し、構造の水平面から、スペース層を除去する。
【００２３】
ソース/ドレイン領域224は、ゲート誘電体218の感光素子204とは反対側の基板202に形成されてもよい。基板202がp型基板の実施例では、ソース/ドレイン領域224は、例えば、リン、ヒ素、アンチモン、又は同種のものの適切なn型ドーパントを注入することにより形成される。ソース/ドレイン領域224は、ゲート電極220とスペーサ222をマスクとして注入され、軽ドープソース/ドレイン(LDD)領域と高濃度ドープされたソース/ドレイン領域を形成する。
【００２４】
注意すべきことは、当業者なら、多数の別の工程、方法、又は同種のものにより、ソース/ドレイン領域224および感光素子204を形成してもよいことが理解できるであろう。例えば、当業者なら、複数の注入が、スペーサとライナーの各種組み合わせを用いて実行され、特定の目的に適する特定の形状や特徴を有するソース/ドレイン領域224と感光素子204を形成することが理解できる。これらの工程のいずれが用いられて、ソース/ドレイン領域224と感光素子204を形成してもよいが、上記の記載は、本発明を上記に与えたステップに限定するものではない。
【００２５】
図２は、さらに、p型ウェル226とディープp型ウェル228を示す。p型ウェル226とディープp型ウェルは適切な注入工程を用いて形成されてもよく、p型ドーパント(例えば、ボロン、ガリウム、インジウム、又は同種のもの)を注入し、素子分離を提供する。実施例では、p型ウェル226は、ドーパント濃度が約1E11〜約5E12で、ディープp型ウェル228は、ドーパント濃度が約1E11〜約1E13である。
【００２６】
当業者なら、別の要素が存在し得ることは理解できる。例えば、金属化層と挿入誘電層は、基板202とトランジスタ206、ならびにコンタクト、基板貫通ビアおよび/又は同種のものの上に形成されてもよい。
【００２７】
図３は、実施例による基板202の裏面210のオプションの薄化を示す図である。薄化は、感光素子204に達する前に光が基板202の裏面210を通して伝わる距離を減少させる。基板202の裏面210の薄化は、例えば、化学機械研磨（chemical mechanical polishing、CMP)などの除去工程を用いて実行されてもよい。CMP工程では、エッチング材料と研磨材料の組み合わせが、基板202の裏面210と接触し、研削パッド（grinding pad ）(図示しない)が、所望の厚さになるまで、基板202の裏面210を研削するのに用いられる。しかし、例えば、エッチングまたはCMPとエッチングの組み合わせなどの、基板202の裏面210の薄化の適切な工程が、交互に用いられてもよい。基板202の裏面210は、厚さ約１μｍ〜約６μｍになるよう薄化されてもよい。
【００２８】
図４は、実施例による基板202の裏面210への第一注入工程を示す図である。実施例では、第一注入工程はプレアモルファス化注入(PAI)工程を含み、これにより、基板202の裏面210から深さ約10〜約1,000オングストロームまで延伸するPAI注入領域430を形成する。このPAI工程は、例えば、以下で論じられる図5のP+注入等の後続注入の拡散を妨げることが分かっている。この実施例では、第一注入工程は、任意の適切な注入材料を使用してよい。実施例では、適切な注入材料は、例えば、Ge, C, N, F等の、p型およびn型ドーパント以外のドーパントを含む。例えば、実施例では、Geは、ドーズ量が約1E11〜約1E15 atoms/cm2、エネルギーが約1〜約60 KeVで、深さ約50〜約1,000 オングストロームに注入される。
【００２９】
図５は、実施例による基板202の裏面210への第二注入工程を示す図である。別の例では、一つまたはそれ以上の別の適切なp型ドーパントが用いられるが、第二注入工程は、p型ドーパント、例えば、Bを使用する。例えば、一例では、Bは、ドーズ量が約1E11〜約1E15 atoms/cm2、エネルギーが約1〜約10 KeVで注入される。
【００３０】
このようにして、第二注入工程は、図5に示されるような共注入領域540を形成する。例えば、共注入領域540は、PAI注入(例えば、Ge, C, N, F、又は同種のもの)とP+注入(例えば、B)を含む。PAI注入領域430(図4)は、第二注入工程からのp型ドーパントのN-ドープ領域214へのテーリング（tailing）を減少させることが分かっている。PAI注入領域430は、さらに、裏面210表面付近のより高いp型ドーパント濃度を可能にし、これにより、表面欠陥領域を被覆して、共注入領域540のP+ドープ領域とN-ドープ領域214間に、より深いp-n接合を形成することができる。このような配置は、白色画素ならびに暗電流パフォーマンスを改善し得る。
【００３１】
その後、例えば、レーザーアニール（laser anneal）、熱アニール（thermal anneal）、高速熱アニール（rapid thermal anneal）、又は同種のもののアニールが実行されてもよい。欠陥減少に加えて、アニールは、図4を参照して上記に論じた第一注入工程で形成されるアモルファス領域を再結晶し得る。
【００３２】
図６は、基板202の裏面210上のオプションの反射防止コーティング640、オプションのカラーフィルター642およびオプションのマイクロレンズ644の形成を示す。カラーフィルター642は、原色(例えば、赤、緑、青色)のうちの一つ用のフィルターを含み、感光素子204に入射する光をろ過する。カラーフィルター642は、着色顔料を含む、例えば、重合ポリマーなどのポリマー材料または樹脂を含んでもよい。
【００３３】
マイクロレンズ644は、基板202から、カラーフィルター642に向かい合って形成され、入射光をより直接感光素子204上に集束するために用いられる。まず、カラーフィルター642上にポジ型のフォトレジスト(図示しない)を適用しパターン化することによりマイクロレンズ644は形成されてもよい。形成された後、パターン化されたフォトレジストはべークされて、図6に示される曲線状のマイクロレンズ644にフォトレジストを丸めてもよい。
【００３４】
図７は、Ge/B共注入(線750)、B単一注入(線760)およびBF2単一注入(線770)のドーピングプロファイルを比較する。図7に示されるように、B単一注入プロファイル760は、感光素子のN-ドープ領域にテールを引く。これ等のドーピングプロファイルは、過度の漏電電流を生じるおそれがあり、一般的に白色画素欠陥と称される。
【００３５】
一方、BF2単一注入プロファイル770は、急かつ浅いプロファイルを例示し、光のない場合に、画素領域104の電流フローを増加させるおそれがあり、一般的に暗電流欠陥と称される。
【００３６】
Ge/B共注入プロファイル750は、BF2単一注入プロファイル770ほど急又は浅くはないが、B単一注入プロファイル760ほど感光素子のN-ドープ領域にテールは引かない。このようにして、Ge/B共注入プロファイル750は、白色画素欠陥と暗電流欠陥の両方を減少させる。
【００３７】
第一実施例では、画素領域を含む基板を有する装置が提供される。感光素子は画素領域の基板の第一面近くに配置され、共注入領域は、画素領域の感光素子よりも基板の第二面近くに配置される。共注入領域は、導電ドーパントおよびp型ドーパントおよびn型ドーパント以外のドーパントを含み、共注入領域は基板と異なる組成を含む。
【００３８】
別の実施例では、基板に第一導電型の第一ドープ領域を有する装置が提供される。基板は、第一ドープ領域下で隣接する第二導電型の第二ドープ領域、および、第二ドープ領域の第一ドープ領域とは反対側に第一導電型の第三ドープ領域を有する。第三ドープ領域は、p型ドーパントでもn型ドーパントでもない材料により注入される。
【００３９】
さらに別の実施例では、方法が提供される。第一ドープ領域は、基板の第一面に沿って基板に形成され、第二ドープ領域は第一ドープ領域の真下にあり、第一ドープ領域は第一導電型のドーパントを含み、第二ドープ領域は第二導電型のドーパントを含む。注入工程が実行されて、第一材料を基板の第二面に注入し、第一材料は、p型ドーパントまたはn型ドーパント以外の材料で、第三ドープ領域は、基板の第二面に沿って基板に形成され、第三ドープ領域は、第二ドープ領域の第一ドープ領域とは反対側に配置され、第三ドープ領域は第一導電型のドーパントを有する。
【００４０】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、例えば、電荷結合素子(CCD)が、イメージセンサー中のCMOS装置の代わりに用いられ、異なる材料がシリサイドコンタクトに用いられたり、または、異なる形成方法が各種材料層に用いられ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００４１】
イメージセンサー100
イメージング領域102
画素領域104
制御回路106
論理回路108
基板202
感光素子204
転送トランジスタ206
表面208
裏面210
分離構造212
N-ドープ領域214
P+領域216
ゲート誘電体218
ゲート電極220
スペーサ222
ソース/ドレイン領域 224
p型ウェル226
ディープp型ウェル228
PAI注入領域430
共注入領域540
反射防止膜640
カラーフィルター642
マイクロレンズ644
Ge/B共注入(線 750)
B単一注入(線760)
BF2単一注入(線770)
【特許請求の範囲】
【請求項１】
画素領域を含み、第一面と前記第一面と反対側の第二面を有し、第一組成を有する基板、
前記画素領域の前記基板の前記第一面近くの感光素子、および
前記感光素子よりも前記基板の第二面近くに配置された共注入領域であって、この共注入領域は導電ドーパント、および、p型ドーパントとn型ドーパント以外の材料を含み、前記第一組成と異なる第二組成を有する共注入領域、を含むことを特徴とする装置。
【請求項２】
前記材料は、Ge, C, N, Fまたはそれらの組み合わせを含むことを特徴とする請求項１に記載の装置。
【請求項３】
さらに、前記感光素子に入射する光をろ過するために配置される、前記基板の第二面上のカラーフィルター、および
前記感光素子上に光を集束するために配置される、前記基板の第二面上のマイクロレンズ、を含むことを特徴とする請求項１に記載の装置。
【請求項４】
前記感光素子はp-n接合を含むことを特徴とする請求項１に記載の装置。
【請求項５】
基板、
前記基板に形成される第一導電型の第一ドープ領域、
前記第一ドープ領域下で隣接する前記基板に形成される第二導電型の第二ドープ領域、および
前記第二ドープ領域の前記第一ドープ領域とは反対側に形成され、p型ドーパントでもn型ドーパントでもない材料により注入される前記第一導電型の第三ドープ領域、を含むことを特徴とする装置。
【請求項６】
前記材料は、Ge, C, N, Fまたはそれらの組み合わせを含むことを特徴とする請求項５に記載の装置。
【請求項７】
さらに、前記基板の前記反対側上のカラーフィルター、および前記基板の前記反対側上のマイクロレンズ、を含むことを特徴とする請求項５に記載の装置。
【請求項８】
前記第一ドープ領域と前記第二ドープ領域はp-n接合を含むことを特徴とする請求項５に記載の装置。
【請求項９】
基板の第一面に沿って、基板に第一ドープ領域を形成し、前記第一ドープ領域の真下に第二ドープ領域を形成する工程であって、前記第一ドープ領域は第一導電型のドーパントを有し、前記第二ドープ領域は第二導電型のドーパントを有する工程、
第一材料を基板の第二面に注入し、前記第一材料は、p型ドーパントまたはn型ドーパント以外の材料である工程、および
前記基板の第二面に沿って、前記基板に第三ドープ領域を形成し、前記第三ドープ領域は、前記第二ドープ領域の前記第一ドープ領域とは反対側に配置し、前記第三ドープ領域は前記第一導電型のドーパントを有する工程、を含むことを特徴とする方法。
【請求項１０】
さらに、前記第三ドープ領域形成後、アニール工程を含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記第一材料は、ゲルマニウム、炭素、窒素、フッ素またはそれらの組み合わせことを特徴とする請求項９に記載の方法。
【請求項１２】
さらに、前記基板の第二面の薄化工程を含み、前記薄化工程は、前記第一ドープ領域の形成後、前記第二ドープ領域の形成後または前記第三ドープ領域の形成前に実行されることを特徴とする請求項９に記載の方法。
【請求項１３】
さらに、前記基板の第二面に反射防止層を形成する工程を含むことを特徴とする請求項９に記載の方法。
【請求項１４】
さらに、前記基板の第二面上にカラーフィルターを形成する工程、および
前記基板の第二面上にマイクロレンズを形成する工程、を含むことを特徴とする請求項９に記載の方法。
【請求項１】
画素領域を含み、第一面と前記第一面と反対側の第二面を有し、第一組成を有する基板、
前記画素領域の前記基板の前記第一面近くの感光素子、および
前記感光素子よりも前記基板の第二面近くに配置された共注入領域であって、この共注入領域は導電ドーパント、および、p型ドーパントとn型ドーパント以外の材料を含み、前記第一組成と異なる第二組成を有する共注入領域、を含むことを特徴とする装置。
【請求項２】
前記材料は、Ge, C, N, Fまたはそれらの組み合わせを含むことを特徴とする請求項１に記載の装置。
【請求項３】
さらに、前記感光素子に入射する光をろ過するために配置される、前記基板の第二面上のカラーフィルター、および
前記感光素子上に光を集束するために配置される、前記基板の第二面上のマイクロレンズ、を含むことを特徴とする請求項１に記載の装置。
【請求項４】
前記感光素子はp-n接合を含むことを特徴とする請求項１に記載の装置。
【請求項５】
基板、
前記基板に形成される第一導電型の第一ドープ領域、
前記第一ドープ領域下で隣接する前記基板に形成される第二導電型の第二ドープ領域、および
前記第二ドープ領域の前記第一ドープ領域とは反対側に形成され、p型ドーパントでもn型ドーパントでもない材料により注入される前記第一導電型の第三ドープ領域、を含むことを特徴とする装置。
【請求項６】
前記材料は、Ge, C, N, Fまたはそれらの組み合わせを含むことを特徴とする請求項５に記載の装置。
【請求項７】
さらに、前記基板の前記反対側上のカラーフィルター、および前記基板の前記反対側上のマイクロレンズ、を含むことを特徴とする請求項５に記載の装置。
【請求項８】
前記第一ドープ領域と前記第二ドープ領域はp-n接合を含むことを特徴とする請求項５に記載の装置。
【請求項９】
基板の第一面に沿って、基板に第一ドープ領域を形成し、前記第一ドープ領域の真下に第二ドープ領域を形成する工程であって、前記第一ドープ領域は第一導電型のドーパントを有し、前記第二ドープ領域は第二導電型のドーパントを有する工程、
第一材料を基板の第二面に注入し、前記第一材料は、p型ドーパントまたはn型ドーパント以外の材料である工程、および
前記基板の第二面に沿って、前記基板に第三ドープ領域を形成し、前記第三ドープ領域は、前記第二ドープ領域の前記第一ドープ領域とは反対側に配置し、前記第三ドープ領域は前記第一導電型のドーパントを有する工程、を含むことを特徴とする方法。
【請求項１０】
さらに、前記第三ドープ領域形成後、アニール工程を含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記第一材料は、ゲルマニウム、炭素、窒素、フッ素またはそれらの組み合わせことを特徴とする請求項９に記載の方法。
【請求項１２】
さらに、前記基板の第二面の薄化工程を含み、前記薄化工程は、前記第一ドープ領域の形成後、前記第二ドープ領域の形成後または前記第三ドープ領域の形成前に実行されることを特徴とする請求項９に記載の方法。
【請求項１３】
さらに、前記基板の第二面に反射防止層を形成する工程を含むことを特徴とする請求項９に記載の方法。
【請求項１４】
さらに、前記基板の第二面上にカラーフィルターを形成する工程、および
前記基板の第二面上にマイクロレンズを形成する工程、を含むことを特徴とする請求項９に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−１６７９９（Ｐ２０１３−１６７９９Ａ）
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願番号】特願２０１２−１４４２２５（Ｐ２０１２−１４４２２５）
【出願日】平成２４年６月２７日（２０１２．６．２７）
【出願人】（５００２６２０３８）台湾積體電路製造股▲ふん▼有限公司 (198)
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】８，Ｌｉ−Ｈｓｉｎ Ｒｄ．６，Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ，Ｈｓｉｎｃｈｕ，Ｔａｉｗａｎ ３００−７７，Ｒ．Ｏ．Ｃ．
【Ｆターム（参考）】
【公開日】平成２５年１月２４日（２０１３．１．２４）
【国際特許分類】
【出願日】平成２４年６月２７日（２０１２．６．２７）
【出願人】（５００２６２０３８）台湾積體電路製造股▲ふん▼有限公司 (198)
【氏名又は名称原語表記】Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ．
【住所又は居所原語表記】８，Ｌｉ−Ｈｓｉｎ Ｒｄ．６，Ｈｓｉｎｃｈｕ Ｓｃｉｅｎｃｅ Ｐａｒｋ，Ｈｓｉｎｃｈｕ，Ｔａｉｗａｎ ３００−７７，Ｒ．Ｏ．Ｃ．
【Ｆターム（参考）】
[ Back to top ]