【課題】セルフリフレッシュ機能を有するメモリを制御するメモリ制御装置において、電源電圧が低下した場合でも、メモリの記憶内容を正確に保持すること。
【解決手段】＋２４Ｖの電源電圧が低下すると、検出信号ｓｄｂｋｕｐｎがＨＩＧＨとなり（１）、それに応じてリブート信号ｒｅｑ＿ｒｅｂｏｏｔがＨＩＧＨとなる（２）。すると、信号ｓｅｌｆ＿ｒｅｆｌｅｓｈがＨＩＧＨとなり（３）、ＳＤＲＡＭコントローラ３３を介してＳＤＲＡＭ９にセルフリフレッシュ動作が指示される。また、リブート信号ｒｅｑ＿ｒｅｂｏｏｔに応じて信号ｒｅｂｏｏｔ＿ｏｕｔｐｕｔ＿ｎもＬＯＷとなる（４）。すると、信号ｂ＿ｗａｔｃｈ＿ｉｎ＿ｎ，信号ｒｓｔ＿ｒｓｔｃｔｌ＿ｎ，信号ｒｓｔ＿ｃｐｕ＿ｎが順次ＬＯＷとなって、監視ブロック３５，リセットコントローラ３７，ＣＰＵ３１が順次リセットされる。 （もっと読む）

【課題】メモリの負担軽減化を図ることができる記憶装置を提供すること。
【解決手段】制御部４６は、ユーザデータをユーザデータ用ブロックに書き込みを開始する時、管理用ブロックの第１ページに第１フラグを書き込み、ユーザデータの書き込みが終了した場合に、第１ページとは異なる第２ページに第２フラグを書き込む。制御部４６は、第１ページ及び第２ページにそれぞれ第１フラグと第２フラグが書き込まれている場合には、当該第１フラグに対応するユーザデータがユーザデータ用ブロックに正常に書き込まれていると判断して、当該ユーザデータが書き込まれているブロックに対して消去処理を行わず、第１ページには第１フラグが書き込まれているものの、第２ページには第２フラグが書き込まれていない場合には、当該第１フラグに対応するユーザデータがユーザデータ用ブロックに正常に書き込まれていないと推定する。 （もっと読む）

【課題】電源の瞬断が発生した場合であっても、データの消失又は破損等が生じることがないデータ記憶装置及びデータ記憶方法を提供する。
【解決手段】データがそれぞれ一括消去される複数の記憶ブロックに対してメモリ管理部２１が順次的にデータを書き込み、データの書き込み先を変更する際には有効なデータを次のブロックへコピーするブロック更新処理を行う。最初に書き込みを行う第１記憶ブロック２２１には、記憶ブロック毎に更新開始ビット、更新終了ビット及び消去終了ビットの３つの情報を管理情報として記憶しておく。メモリ管理部２１はブロック更新処理の開始前に更新開始ビットをデータ’０’に設定し、ブロック更新処理の終了後に更新終了ビットをデータ’０’に設定する。またメモリ管理部２１は、更新終了ビットがデータ’０’に設定された記憶ブロックの消去処理を行い、消去処理の終了後に消去ビットをデータ’０’に設定する。 （もっと読む）

【課題】データを不揮発性メモリに書き込む際、不揮発性メモリへの書き込み回数の増加を抑制することのできるマイクロコンピュータ及び車両を提供する。
【解決手段】複数のセルを電気的に接続した組み電池とセルの状態を計測する監視回路とを有する電池パックを備えた車両に搭載される、スタティックＲＡＭ３１を有するマイクロコンピュータ３０であって、監視回路から複数の計測した情報をそれぞれの周期で取得し、所定期間の情報を管理情報として編集してスタティックＲＡＭに書き込む際、このスタティックＲＡＭに必要な空き領域が不足しているときは、新たに編集した管理情報と既に保存されている管理情報とを不揮発性メモリに書込む動作を実行し、車両がイグニッションオフされた際は、計測した情報を取得するそれぞれの周期をイグニッションオンのときよりも長い周期で実行するようになされたマイクロコンピュータである。 （もっと読む）

【課題】より少ない消費電力によって、不揮発性デバイス書き込み方式によるバックアップ処理を可能とすること。
【解決手段】バックアップ制御装置であって、キャッシュデータを格納するメモリと、不揮発性であり、キャッシュデータの全てを格納可能な容量を有する不揮発性メモリと、メモリに格納されたキャッシュデータをバックアップする場合に、メモリに格納されたキャッシュデータを読み出し、読み出したキャッシュデータを不揮発性メモリに書き込む演算部と、を備え、メモリは、演算部がキャッシュデータを不揮発性メモリに書き込みを行っている間は、セルフリフレッシュモードで動作することを特徴とする。 （もっと読む）

【課題】 制御データの安定性を担保して、安定的な動作制御の実現を可能にした制御装置を提供する。
【解決手段】 設定レジスタ１３は、ドライバ４，５に対して行われる制御内容に対応したオリジナル制御データ７ＡをＲＯＭ７から取得し、設定済制御データとして登録する。誤り検出検査符号作成回路１５は、設定済制御データに基づき所定の規則に従って設定済誤り検出検査符号を作成する。比較回路１６は、ノイズ検出回路１４において設定レジスタ１３の電源用電圧が所定の許可条件を逸脱する変動をした場合には、オリジナル制御データ７Ａに基づいて前記所定の規則に従って作成されたオリジナル誤り検出検査符号７ＢをＲＯＭ７から読み出し、前記設定済誤り検出検査符号との比較を行う。設定レジスタ１３は、前記両符号に齟齬が存在すればオリジナル制御データ７Ａを改めてＲＯＭ７から取得して設定済制御データとして再登録する。 （もっと読む）

【課題】 復電時から業務再開までの時間を短縮すること。
【解決手段】 停電時に、メモリコントローラ７０は、共有メモリ４６のシステム構成情報とディレクトリ情報を不揮発性メモリ３２に退避させ、キャッシュメモリ４４のデータを不揮発性メモリ３２に退避させる。停電からの復電時に、メモリコントローラ７０は、イニシャライズ時間が経過するまでの間に、不揮発性メモリ３２の情報を共有メモリ４６に戻して更新可能とし、マイクロプロセッサ３８は、共有メモリ４６の情報を基にオンライン処理を実行し、イニシャライズ時間が経過しても、バッテリ３６のバッテリ容量が徐々に上昇している過程では、メモリコントローラ７０は、バッテリ３６のバッテリ容量に応じて、キャッシュメモリ４４の記憶領域を段階的に書き込み可能に制御する。 （もっと読む）

【課題】揮発性メモリからアドレステーブルが消失された場合であっても、予備ブロックに対してデータのアクセスを行うことができる記憶装置を提供すること。
【解決手段】データブロック領域と予備ブロック領域とを備える不揮発性メモリ４４ｂと、不良ブロックの先頭アドレスと当該不良ブロックを代替する予備ブロックの先頭アドレスとを対応させて構成されるアドレス対を記憶する揮発性メモリ４４ａと、アドレス対を参照することによって不良ブロックに代替された予備ブロックにアクセスする制御部４５と、を備える。制御部４５は、揮発性メモリ４４ａからアドレス対が消失している場合、予備ブロック領域へアクセスし、予備ブロックの先頭アドレスと当該予備ブロックに記憶されている不良ブロックの先頭アドレスを読み出し、予備ブロックの先頭アドレスと不良ブロックの先頭アドレスのアドレス対を生成し、生成したアドレス対を揮発性メモリ４４ａに記憶する。 （もっと読む）

【課題】大容量の平準化管理情報を短時間のうちに不揮発性メモリに退避させることを可能にする。
【解決手段】平準化管理情報記憶部１３は、レーン接続バス３０を介して８つのレーン２１それぞれに含まれるバッファ記憶制御部２２のＢＭ２２０に接続され、各レーン２１には、バッファ記憶制御部２２とＮＶＭチップ２３とを接続するチップ接続バス２４が設けられている。各レーン２１のバッファ記憶制御部２２は、平準化管理情報退避・回復処理部１４の指示のもとに、平準化管理情報記憶部１３から転送される退避データを、チップ接続バス２４を介して、互いに独立に並行してＮＶＭチップ２３へ転送する。その退避データの中には、平準化管理情報だけでなく、その平準化管理が平準化管理情報記憶部１３に記憶されていたときの先頭アドレスが含まれている。 （もっと読む）

【課題】不揮発性メモリのランダムライトアクセスの高速化を図る。
【解決手段】半導体不揮発性メモリは、複数の消去単位からなる初期割当領域及び初期未使用領域を有する。ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。バッファの全記憶容量に対して書き込まれたデータを、書き込み予定の第１の消去単位の未書き込み領域に順次に書き込む。第１の消去単位の未書込領域がなくなると、検索された第２の消去単位の有効データを予め準備されている消去済等の第３の消去単位に書き込んで変換情報を更新して新第１の消去単位に置き換える。第２の消去単位を一括消去して新第３の消去単位の生成準備と並行して新第２の消去単位を検索する。 （もっと読む）

【課題】データの消去動作中に電源供給が遮断された場合でも、メモリブロックのデータの消去が正常に行われたか否かの判定を正しく行うことができる半導体記憶装置を提供する。
【解決手段】メモリブロックと異なる消去単位であり、記憶されたデータを消去するメモリブロックのアドレス値を表すアドレス情報と、該メモリブロックの消去動作の状態を表すフラグ情報とを関連付けて記憶する情報格納手段と、メモリブロックに対して消去動作を行う前に、消去動作を行うメモリブロックのアドレス値をアドレス情報に設定するとともに、該アドレス値に関連付けられたフラグ情報に第１の値を設定し、メモリブロックに対する消去動作が完了した後に、該メモリブロックのアドレス値に関連付けられたフラグ情報に第１の値と異なる第２の値を設定する設定手段と、フラグ情報に基づいて、メモリブロックの消去動作が正常に完了したか否かを判定する判定手段と、を備える。 （もっと読む）

【課題】データ書き込みの途中で電源が落ちた場合などでも、不完全な書込みデータによりデータ領域が壊れたままの状態とならないようにする。
【解決手段】物理チャンクごとに、データ領域の誤り訂正を行う誤り訂正符号と、物理チャンクに対応する論理チャンクと、書き換えたデータの新旧を表わす更新番号を格納する管理データを備えたフラッシュメモリ２１と、前記論理チャンクと物理チャンクを対応付けるアドレステーブル３０を格納する不揮発性メモリ１２と、前記フラッシュメモリおよび不揮発性メモリを制御する制御手段１１と、を備え、起動時のアドレステーブル３０の再構成時の処理のときに、前記物理チャンクのデータ領域の誤り訂正処理を行って誤りがない場合のみ、前記アドレステーブル３０に同じ物理チャンクがあるときはそれぞれの前記更新番号により新しい番号の物理チャンクにてアドレステーブル３０を更新するようにした。 （もっと読む）

【課題】不揮発性記憶手段へのデータ書き込みが異常となった場合であっても、最新のデータの読み出しを行い、商品性および信頼性の向上を図ることができる車載制御装置を提供する。
【解決手段】ＥＥＰＲＯＭのバンク２ａと、バンク２ｂとの記憶データを比較し、一致しないと判定されたバンク２ａの記憶データのうち、関連性を有さないと判定された記憶データを最新データとしてＲＡＭに読み出す一方、一致しないと判定されたバンク２ａの記憶データが関連性を有すると判定された場合であっても、関連性を有すると判定された全ての記憶データが一致しないと判定された場合には、関連性を有すると判定されたバンク２ａの記憶データを最新データとしてＲＡＭに読み出すことを特徴とする。 （もっと読む）

【課題】不揮発性メモリの領域を効率良く使用し、使用領域を小さくして、コストおよび実装面積を低減するデータ処理装置およびデータ処理方法を提供すること。
【解決手段】データ処理プログラムを書き換え可能であるとともに、このデータ処理プログラムによって用いられるデータを、一方の領域と他方の領域に２重に記憶する記憶手段４０を有するデータ処理装置１００において、データ処理プログラムの書き換え前後で、記憶手段４０の一方の領域と他方の領域とを切り換える制御手段１１０を備えたことを特徴とするもの。 （もっと読む）

【課題】キャッシュ状態のバックアップ時の電力消費を低減するマルチプロセッサシステムを提供することを課題とする。
【解決手段】キャッシュをそれぞれ備える複数のプロセッサを有し、システム停止時に各プロセッサのキャッシュの状態を外部記憶装置に順次保存するマルチプロセッサシステムであって、複数のプロセッサへの給電を管理する給電管理手段を備え、給電管理手段は、システム停止時に、複数のプロセッサの任意のプロセッサのキャッシュの状態の外部記憶装置への保存が完了する毎に、任意のプロセッサの次にプロセッサのキャッシュの状態を保存するプロセッサのキャッシュの状態の外部記憶装置への保存が完了する前に、任意のプロセッサへの給電を停止することを特徴とする。 （もっと読む）

【課題】冗長性を持たせつつ、かつフラッシュＲＯＭにデータを即時記憶させる場合であっても、必要なブロック数の増加を抑制する、あるいは低減する
【解決手段】２つのブロックＢＬ−Ａ，ＢＬ−Ｂを内蔵したフラッシュＲＯＭ５を有し、車載電子制御装置１の電源オン時に、ブロックＢＬ−Ａ，ＢＬ−Ｂの中から選択されたブロック（以下、第１ブロックともいう）の第１記憶領域ＭＲ１に記憶されている記憶データをＲＡＭ４に記憶させる。その後に、ＭＩＬ２２が点灯すると、ＭＩＬ２２に対応する永久故障コードを、ＲＡＭ４の第１記憶領域ＭＲ３内の永久故障コード記憶領域ＭＲＰと、第１ブロックの第１記憶領域ＭＲ１とは別に予め設けられた第２記憶領域ＭＲ２に記憶させる。そして、車載電子制御装置１のシャットダウン時に、ＲＡＭ４の第１記憶領域ＭＲ３に記憶されているデータを、第１ブロックと異なるブロック内の第１記憶領域ＭＲ１に記憶させる。 （もっと読む）

【課題】不揮発性の記憶部に記憶されたデータの破壊を抑止できる記憶装置、基板、液体容器、システム及び不揮発性の記憶部の制御方法等を提供すること。
【解決手段】記憶装置２０は、不揮発性の記憶部６０と、不揮発性の記憶部６０を制御する制御部３０と、を含む。制御部３０は、電源異常状態を検出する検出回路３２と、不揮発性の記憶部６０に対する読み出し又は書き込みのアクセス制御を行い、検出回路３２により電源異常状態が検出された場合に、不揮発性の記憶部６０に対する読み出し又は書き込みのアクセス制御を停止するアクセス制御部３６と、を有する。アクセス制御部３６は、アクセスサイクルの開始後に検出回路３２により電源異常状態が検出された場合には、そのアクセスサイクルにおける読み出し又は書き込みのアクセス制御については、停止せずに完了する。 （もっと読む）

【課題】スタンバイ時の保持データ量の変化に対応すること。
【解決手段】半導体集積回路は、ロジック回路ｌｏｇｉｃと、複数のＳＲＡＭモジュール２、３を具備する。複数のＳＲＡＭモジュールは、ロジック回路と独立に電源制御が可能とされ、複数のＳＲＡＭモジュールの間で独立した電源制御が可能とされる。具体的には、各ＳＲＡＭモジュールの電位制御回路の一方の端子ａｒｖｓｓと他方の端子ｖｓｓｍはセルアレーｃｅｌｌ＿ａｒｒａｙとローカル電源線ｖｓｓｍに接続される。一方のＳＲＡＭモジュール２と他方のＳＲＡＭモジュール３とのローカル電源線ｖｓｓｍは、共有ローカル電源線ｖｓｓｍ２２によって共有されている。一方と他方のＳＲＡＭモジュール２、３の一方と他方の電源スイッチＰＷＳＷ２２、ＰＷＳＷ２３とは、共有ローカル電源線ｖｓｓｍ２２に共通に接続される。 （もっと読む）

【課題】不揮発性の記憶部に記憶されたデータの破壊を抑止できる記憶装置、基板、液体容器、システム及び不揮発性の記憶部の制御方法等を提供すること。
【解決手段】記憶装置２０は、不揮発性の記憶部６０と、不揮発性の記憶部６０を制御する制御部３０を含む。制御部３０は、ホスト装置１０からの電源電圧ＶＤＤが供給されるホスト側電源端子ＴＶＨに接続される電源端子ＴＶ及び、ホスト装置１０からのグランド電圧ＶＳＳが供給されるホスト側グランド端子ＴＧＨに接続されるグランド端子ＴＧの少なくとも一方のフローティング状態を検出する検出回路３２と、システムクロックＳＣＫのマスク処理を行うマスク処理部３４を有する。そして、マスク処理部３４は、検出回路３２によりフローティング状態が検出された場合に、システムクロックＳＣＫをマスクする。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】情報処理装置は、部分的に電源の投入及び切断が可能である部分領域に区分けされており、電源の切断によって記憶されたデータが消失する第１の記憶部と、電源が切断されても記憶されたデータを保持する第２の記憶部と、起動されているタスクに関する使用データであって、第１の記憶部に記憶されている断片化された使用データを再配置する再配置部と、再配置の結果、部分領域の一部に使用データが記憶されており、該部分領域の一部に記憶されている使用データと同一のデータが第２の記憶部に記憶されている場合には、該部分領域の電源を切断する処理部と、を備える。 （もっと読む）