【課題】複数の制御ブロックが独立に共通の画像処理ブロックを制御可能になされた画像処理装置において、画像処理時間を短縮することが可能な画像処理装置を提供すること。
【解決手段】ＣＰＵ１０１と画像処理部１０４との通信専用のレジスタである設定レジスタ１０４２ａ、結果格納レジスタ１０４３ａと、シーケンサ１０２と画像処理部１０４との通信専用のレジスタである設定レジスタ１０４２ｂ、結果格納レジスタ１０４３ｂを画像処理装置１００に持たせる。そして、ＣＰＵ１０１が歪補正範囲算出部１０４１を制御していない期間中にシーケンサ１０２が歪補正範囲算出部１０４１を使用するとともに、シーケンサ１０２が歪補正範囲算出部１０４１を制御していない期間中にＣＰＵ１０１は歪補正範囲算出部１０４１を使用する。 （もっと読む）

【課題】複数のプロセッサの処理能力を効率良く活用してダイ比較検査，セル比較検査，セルダイ混合比較検査を実施可能な外観検査装置を提供する。
【解決手段】検査対象基板の回路パターンの複数の画像データを分割して切り出し、分配する条件を画像処理装置に設定する全体制御コンピュータと、画像処理装置に設定された前記条件に従って画像データを切り出し、複数のプロセッサへ分配する画像分配処理部とを備え、該プロセッサは前記分配された画像データについて欠陥検出処理を行う。 （もっと読む）

【課題】複数のグラフィックコントローラを備え、使用状態に応じて動的に表示制御処理を行うグラフィックコントローラを切り替える動作モードと、各グラフィックコントローラを単独で利用することにより各グラフィックコントローラの機能をより多く利用可能とする動作モードとを利用することができる情報処理装置を提供する。
【解決手段】本発明に係る情報処理装置は、表示制御処理を行うｉＧＰＵと、ｉＧＰＵより表示制御処理能力が高く消費電力が多いｄＧＰＵと、ｉＧＰＵとｄＧＰＵとを動的に切り替えて表示制御処理を行う動的切替動作モードで表示制御を行うかｉＧＰＵおよびｄＧＰＵのいずれか一方のみで表示制御処理を行う単独動作モードで表示制御を行うかを判定する動作モード判定部５４と、単独動作モードで表示制御を行うと判定されると、ｉＧＰＵおよびｄＧＰＵのいずれが表示制御処理を行うかを判定する単独動作モード判定部５６と、などを備えたものである。 （もっと読む）

【課題】実効効率の高い並列計算装置を提供する。
【解決手段】並列計算装置は、並列して演算処理を行う複数の演算プロセッサー（ＰＥ）２と、ＰＥ２のそれぞれに制御命令を供給する命令実行制御プロセッサー（ＰＥ−Ｉ）３とを備える。ＰＥ２において記憶部１１Ａは、複数のデータ又は複数の演算結果を保持する。サブプロセッサーＳＰＥ２Ａにおける演算部ＡＬＵｌ２Ａは、記憶部１１Ａから読み出したデータに演算処理を施し、その結果を記憶部ｌｌＡに供給する。サブプロセッサーＳＰＥ２Ａは、複数の該サブプロセッサーＳＰＥ２Ａのうち少なくとも２つのサブプロセッサーが同じ構造を有するサブ演算プロセッサーグループＳＰＥ２Ｇを形成する。ＰＥ−Ｉ３における交換部３１は、サブ演算プロセッサーグループＳＰＥ２Ｇに含まれるサブプロセッサーＳＰＥ２Ａ〜２Ｃに供給する制御信号を交換して供給する。 （もっと読む）

【課題】 リングバス上のデータを動作基準信号（クロック）毎に次のモジュールに転送しながらリングバス上を周回させ、単一あるいは複数のモジュールで単一あるいは複数ストリーム処理を行うシステムにおいて、特定の処理モジュールにおけるリングバスの占有率を考慮していなかった。
【解決手段】 各処理モジュールの処理コアから出力したデータを格納しているパケットで、出力した処理モジュール以外の処理モジュールに処理されていない可能性のあるパケットの個数を推定し、この推定に基づいて処理コアからの出力を制御する。 （もっと読む）

【課題】 リングバスに接続されたデータ処理装置において、複数のデータ処理ストリームを投入した場合や、処理回路内部でデータ量が増減してしまうケースが存在する際に発生し得る、デッドロックや、リングバスの実効効率の低下を軽減する必要がある。
【解決手段】 リングバスの動作速度を、データ処理にかかる動作速度よりも早くすることにより、リングバスを周回するデータによるデータ出力抑制の機会を減らし、処理効率の低下を抑制する。 （もっと読む）

【課題】それぞれ複数種類の回路構成のいずれかに再構成可能な複数の回路構成部を有する画像処理装置において、複数の画素データにおけるある属性の画素データの出現頻度、及びある属性から他の属性に切り替えられる切替回数に応じて最適な種類の回路構成を固定して、切替時間に係るオーバーヘッドを低減する画像処理装置を提供する。
【解決手段】本画像処理装置は、回路動作中に論理回路を再構成可能な複数の回路構成面を有するロジック回路と、各論理回路に切り替えるための切替時間を予め記憶した記憶部とを備え、実行する画像処理に応じてロジック回路を再構成する。また、本画像処理装置は、処理する順に画像データにおける画素ごとの属性を解析し、解析した属性ごとに対応する論理回路へ切り替える総切替時間を処理する順序を考慮して求め、当該総切替時間に基づいて、固定する回路構成面へ構成する論理回路を決定する。 （もっと読む）

【課題】リアルタイム系の処理と非リアルタイム系の処理とが混在しつつ情報を処理する情報処理装置において、無駄なスケジューリング発生を極力抑制し、リアルタイム処理の遅延を抑え、より高性能な制御を行える情報処理装置を実現する。
【解決手段】操作に関する指示の入力を受け付けると共に各種表示を行う操作表示部と、画像情報の処理を行う画像処理部と、同種複数のコアを備えたプロセッサと、を備える情報処理装置であって、リアルタイム性を必要としない前記操作部に関連するプロセスについての制御を前記プロセッサの一方のコアで担当するよう固定し、前記プロセスと動作上連携が必要な前記画像処理部に関連するプロセスについての制御を前記プロセッサの他方のコアで担当するよう固定する。 （もっと読む）

【課題】高速なインターフェースを用いることなく画像処理を高速化するための着脱可能な演算処理装置を備えた画像処理装置を提供する。
【解決手段】画像データに処理を行い記憶したことを検知する手段と画像データが送出可能か否かを判断して画像データに識別情報を付与して送出する手段とを有する画像処理部と、画像データが受け入れ可能か否かを判断して識別情報付き画像データを受け入れて記憶する手段と、画像データに演算処理を行う手段と、処理画像データとデータ情報とを記憶する手段とを有する高速演算処理部と、を備え、画像処理部はデータ情報に基づいて取得した処理画像データに処理を行い記憶する手段と、処理画像データをネットワークに接続して送受信する手段と、処理画像データを記録印刷する手段と、を備え、画像処理部と、高速演算処理部と、の間で並行して高速な画像データ処理を行うためにデータの送受信を最適に制御する制御手段を有する。 （もっと読む）

【課題】動的翻訳実行の影響によって本来なら優先すべき性能が劣化してしまう事を抑制した、高速に中間語を実行する事が出来る画像再生装置を提供する。
【解決手段】中間語解釈実行部１２３は、ソースプログラムまたは中間語プログラムを解釈実行中に実行されたモジュールが動的翻訳条件を満たしていれば、実行時翻訳部１２４を用いて当該モジュールを機械語へ翻訳しようとする。この際、ユーザ操作による応答性能が優先されるべきユーザインタフェース応答スレッド等、動的翻訳が不適切なスレッドおいては機械語への翻訳を禁止する。 （もっと読む）

【課題】高速な照合処理を実現する３次元物体の照合装置を提供する。
【解決手段】対象物体の３次元データを取得する手段（１）と、取得したデータ及びモデルデータを蓄積する蓄積手段（２）と、複数の照合データ領域を設定する領域設定手段（３）と、画像処理専用の演算装置であるグラフィックプロセッシングユニット（ＧＰＵ）（５０１、６）とを備える。ＧＰＵ（５０１、６）は、設定された照合データ領域毎に、取得した３次元データを蓄積手段に蓄積されたモデルデータと照合し、その際、複数の照合データ領域について、照合する処理を並列的に処理する。 （もっと読む）

【課題】画像を調整するためのシステム及び方法を提供する。
【解決手段】画像を調整するためのシステム及び方法によって、離散プロセッサのグラフィックス処理性能に対する影響が最小化される。ハイブリッドシステム構成は、離散プロセッサ及び統合プロセッサを備えている。画像は、ハイブリッドシステム内の離散プロセッサのビデオエンジン又はグラフィックスエンジンによって生成される。次に、個々の画像がホスト処理メモリ内のバックバッファに転送される。画像が解析され、調整設定値を生成するために使用される画像解析結果が生成される。このバックバッファがスワップされてフロントバッファになり、調整済みの画像を表示するために統合プロセッサによって調整設定値が画像に適用される。この調整を電力節約技法と共に使用して、ディスプレイバックライト照明をうす暗くする際の画像品質を維持することができる。 （もっと読む）

【課題】イメージ処理のツールにプログラマが容易にアクセスできることや、グラフィック計算が効率的であることの重要性が常に高まっている。ＯｐｅｎＧＬ（登録商標）とプログラム可能ＧＰＵの組み合わせは、グラフィックプログラムが可能であることについて広範な進歩を遂げたが、更に高レベルのインターフェースを実現する。
【解決手段】フィルタとイメージとの間の関係を定義することによって、イメージを生成するためのＡＰＩ及び技術を含み、このような関係は、要求しているアプリケーションとグラフィックサービス資源との間の協働セッションによってプログラム的にオブジェクトで組み立てられる。本システムはまた、プログラム的に組み立てられたオブジェクトの最適化とマルチプロセッサ環境でのレンダリングのための技術とに関する態様を含む。 （もっと読む）

【課題】イメージ処理のツールにプログラマが容易にアクセスできることや、グラフィック計算が効率的であることの重要性が常に高まっている。ＯｐｅｎＧＬ（登録商標）とプログラム可能ＧＰＵの組み合わせは、グラフィックプログラムが可能であることについて広範な進歩を遂げたが、依然としてグラフィックサブシステムへのより高レベルのインターフェースに対する必要性があり、高度なインターフェースを提供する。
【解決手段】第１ノードと第２ノードが結合できるかどうかを判定し、イメージを生成するためのＡＰＩ及び技術を含み、このような関係は、要求しているアプリケーションとグラフィックサービス資源との間の協働セッションによってプログラム的にオブジェクトで組み立てられる。本システムはまた、プログラム的に組み立てられたオブジェクトの最適化とマルチプロセッサ環境でのレンダリングのための技術とに関する態様を含む。 （もっと読む）

【課題】イメージ処理のツールにプログラマが容易にアクセスできることや、グラフィック計算が効率的であることの重要性が常に高まっている。ＯｐｅｎＧＬ（登録商標）とプログラム可能ＧＰＵの組み合わせは、グラフィックプログラムが可能であることについて広範な進歩を遂げたが、依然としてグラフィックサブシステムへのより高レベルのインターフェースに対する必要性があり、高度なインターフェースを提供する。
【解決手段】フィルタとイメージとの間の関係を定義することによって、イメージを生成するためのＡＰＩ及び技術を含み、このような関係は、要求しているアプリケーションとグラフィックサービス資源との間の協働セッションによってプログラム的にオブジェクトで組み立てられる。本システムはまた、プログラム的に組み立てられたオブジェクトの最適化とマルチプロセッサ環境でのレンダリングのための技術とに関する態様を含む。 （もっと読む）

【課題】 複数のレイに対する衝突チェックを実行するデータ処理装置を提供する。
【解決手段】 データ処理装置の制御部は、空間データ構造内の第１ノードと関連した複数のレイに対して複数のパケットを生成する。また、複数のパケットのうちの少なくとも１つは、ｋ個（ただし、ｋは自然数）のレイに関する情報を含む。さらに、処理部は、複数のパケットが順次に提供され、第１ノードと関連した複数のレイそれぞれが第１ノードの子孫ノードのうちどのノードと関連するかを決定する。 （もっと読む）

【課題】画像処理の目標値と評価値との誤差を減少することのできる画像処理装置及びプログラムを提供する。
【解決手段】画像処理装置１は、画像情報３０に対して画像処理を実行する複数の画像処理モジュールと画像処理モジュールの画像処理の能力の期待値を示す期待値表情報３２を記憶する記憶部３と、画像処理の能力の目標値を設定する目標値設定手段２０Ｈと、目標値と、期待値表情報３２の期待値に対して重み付けして算出される総合期待値とに基づいて画像処理モジュールを組み合わせて画像処理手法を構成する手法構成手段２０Ａと、画像情報３０に対して、画像処理手法を用いて処理単位ごとに画像処理を実行する画像処理実行手段２０Ｉと、画像情報３０に対して実行された画像処理の能力を処理単位ごとに評価して評価値を出力する評価値算定手段２０Ｅと、目標値及び評価値に基づいて画像処理モジュールを差し替える手法差替手段２０Ｂとを有する。 （もっと読む）

【課題】回路規模や配線資源を大幅に増加することなく、演算精度を容易に変更することのできる並列処理型プロセッサを得る。
【解決手段】プロセッサエレメント３ａ〜３ｄを、ＰＥアレイ２−１〜２−Ｎにおける演算の最大粒度となる個数とする。プロセッサエレメント３ａ〜３ｄのゲート回路５は、実現する粒度に基づいて他のプロセッサエレメントの桁上がり信号を入力するか否かを切り替える。メモリ調停回路６は実現する粒度に応じてメモリ７にアクセスする領域を分割する。 （もっと読む）

【課題】ハードワイヤード方式の効率性を確保し、且つ、様々な画像処理機能を実現することが容易な画像処理装置を提供する。
【解決手段】ハードワイヤード方式で実現される画像処理のための演算機能とバッファメモリのメモリアクセス制御に制約を設けて、その制約の範囲をプログラム制御等によって可変可能とする。バッファメモリ（１０５）は記憶ライン単位という制約を受けて外部からデータを入力し、入力する記憶ライン数と記憶ラインの位置を制御回路（１０１，１０２）によりプログラマブルにでき、演算回路（１０６）はバッファメモリから供給される単数又は複数の記憶ラインのデータ単位で演算を行うという制約を受け、そのデータ単位に対する演算処理単位の演算処理内容を制御回路（１０１，１０２）によりプログラマブルに指定することができる。 （もっと読む）

【課題】注目ピクセル群を画像からＳＩＭＤ型プロセッサに適するように選択する。
【解決手段】第１フェーズでは、注目ピクセル群を、所定のマスク２３を使用して収集し、そしてピクセルマトリクスに格納する。第２フェーズでは、ビデオ分析処理をピクセルマトリクスに対して行ない、そして第３フェーズでは、これらのピクセルを、同じ所定のマスク２３を使用して分散させる。これにより、多数のピクセルを同時に処理することができるので、総合性能を向上させることができる。ＤＭＡユニットを使用して、ピクセル群を収集し、そして分散させている間のプロセッサの処理負荷を無くすこともできるので、性能を更に向上させることができる。ネットワークカメラにビデオ分析システムを一体化させることにより、ネットワークトラフィックを減らす。 （もっと読む）