【課題】レイアウトの自由度を高め、基板上の熱源による表示品質の低下を防止できるアクティブマトリクス基板を提供する。
【解決手段】走査線２２、データ線２４及び画素２６を含む画素回路と、半導体基板の一辺に沿って形成された複数のパッドを含む入力パッド部３０と、高速シリアルインターフェース回路４０と、高速シリアルインターフェース回路からの出力に基づいて階調データを生成するロジック回路５０と、階調データに基づいて複数のデータ線を駆動するデータ線駆動回路６０と、制御信号に基づいて走査線を駆動する走査線駆動回路７０とを有し、半導体基板の一辺と画素回路との間で、該一辺側から順に、入力パッド部、高速シリアルインターフェース回路及びロジック回路が配置され、ロジック回路と画素回路との間に、データ線駆動回路及び走査線駆動回路の一方が配置される。 （もっと読む）

【課題】ＥＭＩ発生の抑制。
【解決手段】タイミング信号ＳＴＢに基づいて、第１〜第３の出力タイミングにおいて出力するための第１〜第３の出力制御信号Ｃ１〜Ｃ３を生成するアンプ出力制御回路１０１と、第１の出力制御信号Ｃ１に基づいて、階調電圧を出力する第１のアンプ回路ＡＣ１１〜ＡＣ１ｎと、第２の出力制御信号Ｃ２に基づいて、階調電圧を出力する第２のアンプ回路ＡＣ２１〜ＡＣ２ｎと、第３の出力制御信号Ｃ３に基づいて、階調電圧を出力する第３のアンプ回路ＡＣ３１〜ＡＣ３ｎと、を備える表示装置駆動回路。連続する第１及び第２の出力タイミングの時間間隔を第１の間隔ＴＩ１、連続する第２及び第３の出力タイミングの時間間隔ＴＩ２を第２の間隔、ＥＭＣ規格におけるＥＭＩの規制対象となる周波数の逆数を周期Ｔとすると、第１の間隔ＴＩ１と第２の間隔ＴＩ２との最大公約数が、周期Ｔの最小値よりも小さい。 （もっと読む）

【課題】回路規模の増大を抑制しつつ、ゲート信号線に出力するゲート信号の電圧品質が向上される、ゲート信号線駆動回路、及びそれを用いた表示装置の提供。
【解決手段】信号ハイ期間にハイ電圧となり信号ロー期間にロー電圧となるゲート信号を、ゲート信号線に出力する、シフトレジスタ基本回路を、複数備える、ゲート信号線駆動回路であって、各前記シフトレジスタ基本回路は、信号ハイ期間に応じてオン状態となり、対応するゲート信号線に前記ハイ電圧を印加する、ゲート線ハイ電圧印加回路と、信号ロー期間に応じてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、ゲート線ロー電圧印加回路と、前記ゲート線ハイ電圧印加回路がオフされてから、前記ゲート線ロー電圧印加回路がオンされるまでの期間の、少なくとも一部においてオン状態となり、対応するゲート信号線に前記ロー電圧を印加する、第２のゲート線ロー電圧印加回路と、を備える。 （もっと読む）

【課題】フィールドシーケンシャル方式によって表示を行う液晶表示装置の画質の低下を抑制する。
【解決手段】画素部の特定の領域に含まれる複数の画素の一部に対する画像信号の入力と、当該一部とは異なる複数の画素の一部に対する光の供給とを並行して行う。これにより、当該領域に含まれる複数の画素の全てに対して画像信号が入力された後に、それらに対して光を供給する期間を設ける必要がなくなる。すなわち、当該領域に含まれる複数の画素の全てに対して画像信号が入力された直後から、それらに対する次の画像信号の入力を開始することが可能となる。したがって、画像信号の入力頻度を向上すること（フレーム周波数を向上すること）が可能となる。その結果、フィールドシーケンシャル方式によって表示を行う液晶表示装置において生じる表示の変化（劣化）を抑制することが可能である。 （もっと読む）

【課題】液晶素子に印加される電圧を異ならせて視野角特性を改善する。
【解決手段】 本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印
加される電圧値が異なる液晶表示装置である。各液晶素子に印加される電圧を異ならせる
には、加えた電圧を分圧する素子を配置することにより行う。印加される電圧を異ならせ
るためには、容量素子、抵抗素子、又はトランジスタ等を用いる。 （もっと読む）

【課題】画素回路のグループによってデータ信号を記憶する特性が異なる表示装置において、その特性による表示のばらつきを抑えた表示装置を提供すること。
【解決手段】表示装置は、それぞれ画素回路を含む複数の画素グループと、それぞれ前記画素グループのいずれかに含まれる画素回路に接続される複数の走査線と、パルス信号を含むクロック信号を供給するクロック信号供給回路と、前記パルス信号を前記複数の走査線に予め定められた順序に従い選択的に通すシフトレジスタ回路と、前記画素回路に接続され、走査される前記画素グループに含まれる画素回路にデータ信号を供給するデータ信号線と、を含む。前記複数の走査線の一部に供給されるパルス信号は、他の前記走査線に供給されるパルス信号より期間が長い、あるいは画素回路に含まれるトランジスタによりデータ信号を通させる。 （もっと読む）

【課題】連続するフレーム期間において、クロストークを低減することを目的の一とする。
【解決手段】第１のサブフレーム期間において画像信号を画素に書き込んでおく。そして第２のサブフレーム期間の直前において第１のサブフレーム期間で書き込んだ画像信号に応じた光源の点灯を行い、光源の点灯に続いて第２のサブフレーム期間の画像信号の書き込みを行う。そして第３のサブフレーム期間の直前において第２のサブフレーム期間で書き込んだ画像信号に応じた光源の点灯を行い、光源の点灯に続いて第３のサブフレーム期間の画像信号の書き込みを行う。そして次の第１のサブフレーム期間の直前において第３のサブフレーム期間で書き込んだ画像信号に応じた光源の点灯を行い、光源の点灯に続いて第１のサブフレーム期間の画像信号の書き込みを行う。 （もっと読む）

【課題】液晶表示素子の光源に供給される駆動電流の位相が反転されるか、再反転されることに応じて、光源の駆動電流を減少させるか、自動的に復元させる液晶表示素子の駆動装置を得る。
【解決手段】イネーブル信号の印加／非印加に応じて、バックライトアセンブリ１５０の駆動電流の発生を制御する駆動制御信号のデュティ比を減少させるか、復元させる駆動制御部２１０；駆動制御部２１０からの駆動制御信号のデュティ比に応じて、バックライトアセンブリ１５０の駆動電流を減少させるか、復元させるマスタインバータ２２０；駆動制御信号のデュティ比に応じて、バックライトアセンブリ１５０の駆動電流を減少させるか、復元させるスレーブインバータ２３０；及びマスタインバータ２２０及びスレーブインバータ２３０からのフィードバック電流の位相に応じて、イネーブル信号が接地されるか、駆動制御部２１０に印加されるようにする電流制限回路２４０を含む。 （もっと読む）

【課題】画像信号の書き込みと、フィールドシーケンシャル方式による表示とを並行して行うことが可能な液晶表示装置を、簡便な画素構成によって実現すること。
【解決手段】簡便な画素構成を有する液晶表示装置において、特定の行に配設された画素に対する画像信号の書き込みに続いて該特定の行から隔離された行に配設された画素に対する画像信号の書き込みを行う。そのため、当該液晶表示装置においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行うことが可能である。これにより、当該液晶表示装置における画像信号の書き込み及びバックライトの点灯を並行して行うことが可能である。 （もっと読む）

【課題】安定したシフト動作を双方向に行うことができる双方向シフトレジスタ及びそれを用いた画像表示装置を提供する。
【解決手段】順シフト動作において、双方向シフトレジスタの後尾段に当たる第（ｎ＋４）段の単位レジスタ回路は、基準点Ｎ１がＨレベルのとき、第（ｎ＋４）段の単位レジスタ回路に入力されるクロックパルスＶ（ｎ＋４）に同期してパルスＧ（ｎ＋４）を出力する。逆方向トリガ信号ＶＳＴＢは、逆シフトの開始時だけでなく、順シフトの垂直帰線期間のうち例えばＧ（ｎ＋４）が出力された直後のクロック１相分の期間（時刻ｔ４〜ｔ５）にも生成される。この逆方向トリガ信号ＶＳＴＢは、逆シフトの開始時に第（ｎ＋４）段の単位レジスタ回路の基準点Ｎ１をＨレベルに設定するために設けられたトランジスタのゲート端子に入力される。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化し、表示装置の大型化又は高精細化するための技術を提供する。
【解決手段】劣化しやすいトランジスタのゲート電極に、オンしたトランジスタを介して信号を入力することで、劣化しやすいトランジスタのしきい値電圧のシフト及びオンしたトランジスタのしきい値電圧のシフトを抑制するものである。すなわち、高電位（ＶＤＤ）がゲート電極に印加されているトランジスタを介して（若しくは抵抗成分を持つ素子を介して）、交流パルスを劣化しやすいトランジスタのゲート電極に加える構成を含んでいる。 （もっと読む）

【課題】映像表示装置において、表示画面の大きさに係らず表示画面の表示ムラを軽減する。
【解決手段】映像表示装置は、画素２２がマトリクス状に配置された表示画面２１と、画素２２を駆動し表示画面２１に映像を表示させる表示制御回路とを備える。表示制御回路は、表示画面２１の水平方向と垂直方向のいずれか一方向に沿った画素２２の各列にそれぞれ対応して設けられた走査用の複数のゲートライン９１ａを有する。各ゲートライン９１ａはそれぞれ、対応する各列の画素２２に走査信号を伝送する。隣り合うゲートライン９１ａ同士は、走査信号の伝送方向Ｄ１が互いに逆である。これにより、走査信号が伝送距離に応じてなまり、各ゲートライン９１ａに対応した画素２２の各列において走査信号の伝送方向の手前側と奥側とで表示ムラが生じたとしても、表示ムラの方向が隣同士で逆になるので、表示画面２１の大きさに係らず全体として表示ムラを打ち消し合える。 （もっと読む）

【課題】クロストークを抑制することができる表示装置及び映像視聴システムを提供する。
【解決手段】フレーム画像が表示される表示面を含む液晶パネルと、前記フレーム画像を表示するためのフレーム画像信号に基づき、異なる解像度の画像を表す複数の書込画像信号を生成する生成部と、前記複数の書込画像信号を、前記表示面に亘って走査するＮ回（Ｎは２以上の整数）の走査動作を実行し、前記液晶パネルを駆動する液晶駆動部と、を備え、ｎ回（ｎは１以上Ｎ未満の整数）の前記走査動作によって走査された前記書込画像信号は、（ｎ＋１）回目の前記走査動作によって走査された書込画像信号と比べて低い解像度の画像を表す少なくとも１つの前記書込画像信号を含むことを特徴とする表示装置。 （もっと読む）

【課題】ソースフォロワ用トランジスタの基板効果を無くしてリニアリティを改善する。
【解決手段】ソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４は、ソースがバックゲートに接続されている。ＰＭＯＳトランジスタＴｒ８は、画素部の同一列方向の各画素に共通に接続されている。このＴｒ８は、各画素内のソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４のソースとバックゲートに共通に接続された定電流用トランジスタである。トランジスタＴｒ３、Ｔｒ５、Ｔｒ４、Ｔｒ６、Ｔｒ７及びＴｒ８は、保持容量Ｃ１に保持された正極性の画素値と、保持容量Ｃ２に保持された負極性の画素値とを、垂直走査周期より短い周期で交互に画素電極ＰＥへ読み出す読み出し部を構成している。ソースフォロワ用ＰＭＯＳトランジスタＴｒ３、Ｔｒ４の閾値電圧Ｖth3、Ｖth4は、信号レベル（ゲート電圧）により変動しない（基板効果がない）状態となり固定の電圧となる。 （もっと読む）

【課題】液晶表示装置における消費電力の低減を図ることが可能な表示装置、および駆動方法を提供する。
【解決手段】マトリクス状に配置される信号線および走査線と、信号線および走査線の交差箇所に配置される画素回路とを有する表示部と、走査線に走査信号を印加する走査線駆動部と、信号線にデータ信号を印加する信号線駆動部と、対向電極を駆動させる対向電極駆動部とを備え、画素回路は、信号線に第１端子が接続されゲート端子に印加される走査信号の論理レベルに応じて選択的に導通する第１スイッチング素子と、第１スイッチング素子の第２端子に接続される画素電極と、対向電極との間に形成される液晶容量と、画素電極と対向電極との間に形成される保持容量と、ゲート端子に印加される第１チャージシェアリング駆動信号の論理レベルに応じて導通し、選択的に保持容量の両端を対向電極に短絡させる第２スイッチング素子とを備える表示装置が提供される。 （もっと読む）

【課題】連続するフレーム期間において、クロストークを低減することを目的の一とする。
【解決手段】１フレーム期間において各画素への画像信号の書き込み期間及び当該画像信号に応じた光源の点灯期間を並び替えて、画像信号に応じた光源の点灯期間を前後のフレーム期間と重畳しないようにし、画像信号の書き込み及び当該画像信号に応じた光源の点灯を行うものである。具体的には、表示領域の複数の領域に分割された各領域を前半の行と後半の行とに分割し、当該フレーム期間と前のフレーム期間が隣接する期間において、後半の行に書き込まれる画像信号を前のフレーム期間で書き込んでおき、当該フレーム期間での当該画像信号に応じた光源の点灯を行うものである。 （もっと読む）

【課題】基板に実装された駆動装置から出力されるデマルチ制御信号の波形の鈍りを、基板に形成された配線上で、従来よりも軽減する。
【解決手段】第１の信号を出力する第１の端子と、第２の信号を出力する第２の端子と、第３の信号を出力する第３の端子と、を含み、前記第１の信号はアナログ信号であり、前記第２の信号及び前記第３の信号の各々は、第１のタイミング信号を元に生成され、第１の期間における前記第１の信号の値を抽出するために用いられる信号であることを特徴とする駆動装置を提供する。 （もっと読む）

【課題】極性反転時にデータ信号の波形に鈍りが生じていても、表示ムラなどを抑制した表示品位の高い表示を行うことが可能な液晶表示装置を提供する。
【解決手段】ゲートドライバが、データ信号の極性反転時点よりも前の時点で印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの最後端が、該ゲートオンパルスが印加される水平期間の終了時点よりも前となっており、該ゲートオンパルスの最後端から、該ゲートオンパルスが印加される水平期間の終了時点までの時間を第１の期間とし、極性反転時点から、該極性反転時点以降に印加されるゲートオンパルスのうち、極性反転時点に最も近いゲートオンパルスの印加開始時点までの時間を第２の期間とすると、上記第２の期間が上記第１の期間よりも長くなるようにゲートオンパルスを印加する。 （もっと読む）

【課題】映像表示装置において、インタレース走査とノンインタレース走査のいずれも可能とし、しかもインタレース走査時の消費電力を削減する。
【解決手段】映像表示装置は、画素の各行にそれぞれ対応した各出力ライン９１ａから画素に駆動信号を出力し、画素を行毎に、表示可能な状態に順次切り替え、走査するゲートドライバ９１と、奇数／偶数番目の行の出力ライン９１上に設けられたスイッチング素子９１ｄ、９１ｅと、メインＣＰＵ１２とを備える。インタレース走査方式の場合、メインＣＰＵ１２は、偶数／奇数フィールドの画像が偶数／奇数番目の行の画素に表示される間、スイッチング素子９１ｄ／スイッチング素子９１ｅをオフする。従って、インタレース走査も、また、ノンインタレース走査も可能である。しかも、インタレース走査を行う場合には、走査しない行への出力を、スイッチング素子９１ｄ、９１ｅをオフすることにより、停止することができる。 （もっと読む）

【課題】ラッチアップ防止部を備えてラッチアップの発生を防止するディスプレイ駆動回路を提供する。
【解決手段】外部から同じ大きさの入力電圧を受けて互いに異なる大きさの電圧をそれぞれ生成する第１〜第３電圧生成部、及び前記第２電圧生成部と連結され、前記第２電圧生成部から出力される電圧の中で下位電圧を受けて既設定の時間の間に接地させるラッチアップ防止部とを含み、前記第２電圧生成部から出力される第２駆動電圧を接地連結された多数のスイッチング手段を含むラッチアップ防止部と連結して、既設定の時間の間に第２駆動電圧を接地させることで、ラッチアップの発生を防止し、駆動回路の大きさを減らす。 （もっと読む）