【課題】駆動トランジスタのゲートの電位を所期値に設定するための時間を短縮する。
【解決手段】書込期間Ｐwrにおいて、駆動トランジスタＴdrのゲートと容量素子Ｃaの電極Ｅa1とに電位「Ｖdd＋Ｖdata」が供給されるとともに電極Ｅa2に電源電位Ｖddが供給されることで容量素子Ｃaに電圧Ｖdataが保持される。また、書込期間Ｐwrでは、ダイオード接続された補償用トランジスタＴcpに電流が流れることでその閾値電圧Ｖth（駆動トランジスタＴdrの閾値電圧Ｖthと略一致する）が容量素子Ｃbに保持される。駆動期間Ｐdrでは、電極Ｅa2と電極Ｅb1とがトランジスタＴr1を介して接続されることで駆動トランジスタＴdrのゲートが電位Ｖdataと閾値電圧Ｖthとに応じた電位に設定され、電気光学素子Ｅはこの設定された電位に応じて駆動される。 （もっと読む）

【課題】プローブ数を減らし、かつ、検査時間の短縮に適した表示パネル用基板の検査方法、を提供する。
【解決手段】表示パネル用基板の検査方法であって、前記表示パネル用基板２００上に、マトリクス状に配置された複数の検査用電極１１１を備えた検査用基板１０１を対向させて配置するステップと、前記アクティブ素子Ｔ１を駆動することにより、前記画素電極２０２と前記検査用電極１１１とで形成される容量に電荷を保持させるステップと、前記検査用電極１１１に電気的に接続された測定回路１０２により、前記容量に保持された電荷を前記検査用基板１０１を介して測定するステップとを含む。 （もっと読む）

【課題】サブディスプレイ用液晶ドライバや周辺デバイスとホスト装置とを接続する専用信号配線を削減する。
【解決手段】液晶駆動制御装置（１０）は、ホストインタフェース回路（２０）、駆動回路（２１）及び出力ポート（２２）を１個半導体基板に有する。前記ホストインタフェース回路は、ホスト装置（５）との接続に利用される。前記駆動回路は前記ホストインタフェース回路に入力した情報に基づいて液晶ディスプレイ（１１）の駆動信号を生成して出力する。前記出力ポートは前記ホストインタフェース回路に入力した情報に基づいて出力信号の論理レベルを制御可能である。サブディスプレイ用液晶駆動制御回路（１２）に対するストローブ制御やカメラフラッシュライトなど周辺デバイス（２９）に対する制御のように、論理レベルが決まったレベル信号による制御を受ける回路に対する信号分配機能を液晶駆動制御装置で担うことができる。 （もっと読む）

【課題】
カラー表示装置において赤色（Ｒ），緑色（Ｇ），青色（Ｂ）副画素に加えて、白色（Ｗ）副画素を配線数を増加させずに追加すると単位面積あたりの色毎の画素数が減るために解像度が劣化する。
【解決手段】
視感度に応じて副画素の面積および数を調整する。具体的には、視感度の相対的に低い赤色（Ｒ）及び青色（Ｂ）副画素の面積を視感度の相対的に高い緑色（Ｇ）及び白色（Ｗ）副画素の面積の略２倍とし、緑色（Ｇ）及び白色（Ｗ）副画素の数を赤色（Ｒ）及び青色（Ｂ）副画素の２倍とする。大きい方の副画素は複数の単位副画素から構成される。小さい方の副画素は一つの単位副画素から構成される。 （もっと読む）

【課題】所望のホワイトバランスを容易に調整でき、かつ表示画質の高い有機ＥＬ表示装置を提供する。
【解決手段】複数の画素と、有機ＥＬ素子と、データ線ドライバと、画素回路と、ゲート線ドライバと、を備える有機ＥＬ表示装置であって、各画素は同一色を発光する２つの有機ＥＬ素子からなる有機ＥＬ素子群を３つ以上有し、３色以上の色を発光する画素であり、２つの有機ＥＬ素子は光放出面側に集光性の高い素子が配置された第１有機ＥＬ素子と、光放出面側に集光性の高い素子が配置されていない第２有機ＥＬ素子からなり、各画素において、第１有機ＥＬ素子についての各色の輝度比率と第２有機ＥＬ素子についての各色の輝度比率を異ならせる手段を有することを特徴とする有機ＥＬ表示装置。 （もっと読む）

【課題】電気光学装置において、新規の構成を有する画素回路を用いることにより、従来の構成の画素よりも高い開口率を実現することを目的とする。
【解決手段】ｉ行目を除くゲート信号線の電位は、ｉ行目のゲート信号線１０６が選択されている以外の期間においては定電位となっていることを利用し、ｉ−１行目のゲート信号線１１１をｉ行目のゲート信号線１０６によって制御されるＥＬ素子１０３への電流供給線として兼用することで配線数を減らし、高開口率を実現する。 （もっと読む）

【課題】 電荷の再利用を行う場合に、より一層の低消費電力化を実現できる駆動回路、電気光学装置及び電子機器を提供する。
【解決手段】 駆動回路は、ゲート線と第１のソース線により特定される第１の画素電極と、ゲート線と第２のソース線により特定される第２の画素電極と、第１、第２の画素電極と電気光学物質を介して対向して設けられる対向電極とを含む電気光学装置を駆動するための駆動回路であって、共用ラインと、第１、第２のソース線を共用ラインに短絡させるソース線短絡回路と、共用ラインと対向電極出力ノードとの間に設けられたノード短絡スイッチと、第１の容量素子接続ノードと対向電極電圧出力ノードとの間に設けられる対向電極電荷蓄積用スイッチと、第２の容量素子の一端と接続可能な第２の容量素子接続ノードと共通ラインとの間に設けられるソース電荷蓄積用スイッチとを含む。 （もっと読む）

【課題】建物の壁面等に設置した任意サイズの表示画面とその表示制御部とを離間して設け、更に周囲の明るさを検出する照度センサと装置内部の温度センサとを任意の位置に取り付け可能にした大型の表示装置において、両センサの取り付け作業を軽減すると同時に、コストの上昇を抑えた装置を提供する。
【解決手段】表示画面を構成する複数の表示パネルを所定枚数毎に直列接続して複数の表示パネル群を形成し、この表示パネル群のそれぞれに対して、表示制御部からの表示制御信号を受ける為の受信回路を設け、表示画面近傍の任意の位置に取り付けた照度センサから延出される照度信号線を、表示パネル群の数と同数だけ備える受信回路の何れにも接続可能にする。複数の受信回路の内の照度センサが接続された受信回路は、照度センサから入力される照度検出結果を受けると他の受信回路に伝達し、全ての受信回路において照度検出結果に関する情報を共有して各表示パネル群の発光表示輝度を調整する。 （もっと読む）

【課題】矩形のコーナー部がカットされた異形６角形である表示領域において、輝度むらや色むらを防止する。
【解決手段】走査線２０と映像信号線３０に囲まれた領域にサブ画素１１が形成され、前記サブ画素１１が３個組になって画素１０が形成されている。表示領域６０は、矩形のコーナー部がカットされた形状である表示領域傾斜部６１を含む異形６角形である。表示領域傾斜部６１において、走査線２０が延在する方向におけるサブ画素１１の数は、走査線２０をまたぐ毎に表示領域６０の片側で、３サブ画素あるいはその倍数で、均一に変化する。サブ画素１１の数を均一に変化させることによって、ソースドライバ８０における映像信号の大きさの調整を容易に行うことが出来る。 （もっと読む）

【課題】発光装置において、発光素子に電流を供給するＴＦＴのしきい値のばらつきを補正し、容量値のばらつきの影響を受けにくい画素回路を提供する。
【解決手段】容量手段１０９に、ＴＦＴ１０６のしきい値に等しい電圧を保持しておき、映像信号をソース信号線から入力する際に、容量手段にて保持している電圧を上乗せしてＴＦＴ１０６のゲート電極に印加し、画素ごとにしきい値がばらついている場合にも、それぞれのしきい値を画素ごとの容量手段１０９が保持して、しきい値ばらつきの影響をなくす構成とする。 （もっと読む）

【課題】
発光素子が有する性質により、環境温度が変化すると、輝度にバラツキが生じてしまう。
上記の実情を鑑み、本発明は、環境温度の変化に起因した、発光素子の電流値の変動によ
る影響を抑制する表示装置の提供を課題とする。特にソース信号線駆動回路が熱源となり
画素部に温度傾斜が生じることによる輝度のバラツキを抑制することを課題とする。
【解決手段】
行方向にゲート信号線が配置され、列方向にソース信号線が配置され、ゲート信号線とソ
ース信号線に対応してマトリクスに配置された画素部の発光素子とを有する表示装置にお
いて、画素部の脇にモニター素子の列を設け、モニター素子の各行毎に定電流を供給し、
各行の画素毎のモニター素子に発生する電圧を、対応する行の発光素子に印加する。 （もっと読む）

【課題】データ電位ＶＤを供給するための配線、及び、回路の面積規模が小さい電気光学装置を提供数する。
【解決手段】電気光学装置１０は、電気光学素子１２を含む単位回路Ｕからなるアレイ部２０１と、前記単位回路Ｕにデータ電位ＶＤを供給する書き込み制御部２００からなり、電気光学素子１２の階調に応じた時間幅で書き込み制御部２００内のスイッチング素子がオン状態となる。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩＣの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジスタを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給する。 （もっと読む）

【課題】所望の分散時間にて動作することが可能な表示ドライバ及びそれを備えた表示装置を提供すること。
【解決手段】本発明にかかる表示ドライバは、外部から入力される映像信号を増幅して増幅信号を生成する複数のパネル駆動用アンプと、対応する増幅信号を外部に出力するか否かを、対応する出力制御信号に基づいて制御する複数の出力制御回路と、外部から入力される出力タイミング信号を遅延させて生成した複数の遅延信号を出力し、対応する前記遅延信号に基づいて対応する前記出力制御信号を生成するカスケード接続された複数の遅延ブロックと、を備え、２つ以上の前記遅延回路の遅延値を共通の遅延制御信号によって制御する。 （もっと読む）

【課題】低電圧駆動が可能な構成の画素を、簡単な工程にて提供する。
【解決方法】ソース信号線から入力されるデジタル映像信号は、スイッチング用ＴＦＴ１０１を介して画素に入力される。このとき、電圧補償回路１１０はデジタル映像信号の電圧振幅を増幅もしくは振幅変換し、駆動用ＴＦＴ１０２のゲート電極に印加する。これによって、ゲート信号線を駆動する電源電圧を低くしても正常に画素内のＴＦＴのＯＮ・ＯＦＦ制御を行うことが出来る。 （もっと読む）

【課題】トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバＩ
Ｃの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化
を達成することを目的とする。
【解決手段】劣化しやすいトランジスタのゲート電極を、第１のスイッチングトランジス
タを介して高電位が供給される配線、及び第２のスイッチングトランジスタを介して低電
位が供給される配線に接続し、第１のスイッチングトランジスタのゲート電極にクロック
信号を入力し、第２のスイッチングトランジスタのゲート電極に反転クロック信号を入力
することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給
する。 （もっと読む）

【課題】左目用画像と右目用画像との間に黒信号を挿入しても、カウンタクロックの周波数を上げることなく従来に比べて明るい３Ｄ表示を行う。
【解決手段】本発明は左目用画像と右目用画像との間に黒信号を挿入した画像データを書き込むスピードを例えば８倍速にして黒の挿入期間を短くする。そのとき、入力データレートを上げないようにするため画像データを１６相化する。８相シフトレジスタ及びコンパレータ１０１及び１０２は、その１６相画像データのうちの８相画像データが分割されて入力される。コンパレータは１ラインの画像データの画素値と基準階調データの階調値とが一致した時に一致パルスを出力してビデオスイッチをオフとし、その時点のランプ信号をサンプリングしてデータ線に出力させる。ランプ信号は、画像データの上位２ビットの値に応じてＤＣオフセットが付加される。 （もっと読む）

【課題】画素部の高精細化に伴い、新規の構成を有する画素を用いることでソース信号線側駆動回路の段数を水平方向画素数の１／２とし、余裕を持たせた配置とすることが出来、かつ高開口率化にも貢献出来る電気光学装置を提供することを課題とする。
【解決方法】１水平期間を前半、後半の期間に分割し、１本のソース信号線には隣接した２画素分の信号を順次入力し、隣接した２画素の間に配置した画素選択部によって１水平期間の前半もしくは後半で、それぞれ一方の画素を選択して信号の書き込みを行う。１本のソース信号線を隣接した２画素で共有出来るため、開口率の面でも有利となる。 （もっと読む）

【課題】画像表示装置におけるＥＭＩ放射レベルを低減する。
【解決手段】信号処理手段（映像信号処理回路２６ｂ）では、極性反転通知信号生成部（インバート信号生成部４５）が、各データ線駆動回路（ソースドライバ）毎に、データ信号に対して、伝送される前の階調レベルと比較して変化量が所定値よりも大きい場合は、当該データ信号の極性を全て反転して該当するデータ線駆動回路へ伝送すると共に、当該データ信号の極性が反転されていることを示す極性反転通知信号（インバート信号）を生成して通知信号伝送配線を介してデータ線駆動回路へ伝送する。極性反転通知信号初期極性設定部（インバート信号初期極性設定部４６）により、極性反転通知信号生成部（インバート信号生成部４５）で生成される極性反転通知信号（インバート信号）の初期極性が各通知信号伝送配線毎に設定される。 （もっと読む）

【課題】回路構成の複雑化、消費電流の増加、特性低下を防止することができ、レイアウト面積の削減を図れるレベル変換回路および表示装置、並びに電子機器を提供する。
【解決手段】バイアス部１２は、第５のＮＭＯＳトランジスタＮＴ１５と、抵抗素子Ｒ１１を含む降圧部１６と、電圧源１５に接続された電流源Ｉ１１と、を含み、第５のＮＭＯＳトランジスタＮＴ１５のソースが第１電圧源１４に接続され、ドレインが抵抗素子Ｒ１１の一端に接続され、抵抗素子Ｒ１１の他端が電流源Ｉ１１に接続され、第５のＮＭＯＳトランジスタＮＴ１５のゲートが抵抗素子Ｒ１１の他端側に接続され、第１電圧から第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のしきい電圧分高く、または第１電圧より高くこのしきい値電圧より低いバイアス電圧を抵抗素子の一端側に生成し、レベル変換部１１の第１および第２のＮＭＯＳトランジスタＮＴ１１，ＮＴ１２のゲートに供給する。 （もっと読む）