表示パネル用基板の検査方法、検査装置および検査用基板
【課題】プローブ数を減らし、かつ、検査時間の短縮に適した表示パネル用基板の検査方法、を提供する。
【解決手段】表示パネル用基板の検査方法であって、前記表示パネル用基板２００上に、マトリクス状に配置された複数の検査用電極１１１を備えた検査用基板１０１を対向させて配置するステップと、前記アクティブ素子Ｔ１を駆動することにより、前記画素電極２０２と前記検査用電極１１１とで形成される容量に電荷を保持させるステップと、前記検査用電極１１１に電気的に接続された測定回路１０２により、前記容量に保持された電荷を前記検査用基板１０１を介して測定するステップとを含む。
【解決手段】表示パネル用基板の検査方法であって、前記表示パネル用基板２００上に、マトリクス状に配置された複数の検査用電極１１１を備えた検査用基板１０１を対向させて配置するステップと、前記アクティブ素子Ｔ１を駆動することにより、前記画素電極２０２と前記検査用電極１１１とで形成される容量に電荷を保持させるステップと、前記検査用電極１１１に電気的に接続された測定回路１０２により、前記容量に保持された電荷を前記検査用基板１０１を介して測定するステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法、検査装置および検査用基板に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Flat Panel Display）候補として注目されている。
【０００３】
有機ＥＬ表示装置の製造工程において、欠陥画素を検出する方法が特許文献１に開示されている。
【０００４】
図１５は、特許文献１に開示された有機ＥＬパネルを組み立てる前の有機ＥＬアレイ基板の１画素及びこれを検査するための検査装置の構成を示す回路図である。この有機ＥＬアレイ基板は、ドライブトランジスタ２と、保持キャパシタ３と、スイッチングトランジスタ４と、ゲート線５と、データ線６とを備える。
【０００５】
ドライブトランジスタ２は例えばPチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのソースは共通線７に接続される。保持キャパシタ３は、ドライブトランジスタ２のゲートと共通線７との間に接続される。スイッチングトランジスタ４もまた例えばPチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのソースはドライブトランジスタ２のゲートに接続され、そのゲートはゲート線５に接続され、そのドレインはデータ線６に接続される。
【０００６】
寄生キャパシタ８は、例えばアモルファスシリコンをチャネル層として用いたボトムゲートかつトップコンタクト構造における、ゲート・ドレイン電極の重なりによる容量であり、また例えば、トップエミッション構造の有機ＥＬにおいては、図１５に示した有機ＥＬアレイ基板上に、アノードとなるＩＴＯ(indium tin oxide)膜が形成され、ＩＴＯ膜はドライブトランジスタ２のゲートと構造上重なっているため、これらの間に形成される容量である。
【０００７】
この有機ＥＬアレイ基板を検査するため、検査装置９が接続される。検査装置９は、積分器１０と、スイッチング素子１６と、制御回路１７と、書込回路１８と、検出部１９とを備える。
【０００８】
積分器１０は、差動増幅器１２と、積分容量１４とを備える。有機ＥＬアレイ基板のデータ線６は、スイッチング素子１６を介して差動増幅器１２の反転入力端子に接続される。制御回路１７は、後述の方法でゲート線５の電位ＧＡＴＥを制御する。書込回路１８は、後述の方法でデータ線６に所定の電位を与える。検出部１９は、積分器１０の出力に基づいてＥＬアレイ基板上の不良を検出する。
【０００９】
実際の検査では、各データ線６に積分器１０が接続され、全ゲート線５に制御回路１７が接続され、全データ線６に書込回路１８が接続される。
【００１０】
この検査方法は、保持キャパシタ３および寄生キャパシタ８に電荷を書き込むモードと、書き込んだ電荷を読み出すモードと、読み出した電荷に基づいて不良を検出するモードとからなる。
【００１１】
また、特許文献２は、ＴＦＴ／ＬＣＤセル・コンデンサに電荷を与え、短時間経過後にそのコンデンサに保持された電荷を測定する方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−２９５７９０号公報（図１）
【特許文献２】特開平３−２００１２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１および特許文献２に開示された従来技術の検査方法によれば、被検査基板を接続するための微細な針であるプローブを多数必要とするという課題と、検査を迅速にすることができないという課題とがある。
【００１４】
すなわち、従来技術では、被検査基板のデータ線を介して各画素にデータを書き込み、被かつ、被検査基板のデータ線を介してデータを読み出すので、被検査基板に多数の微細なプローブを接続する必要があり、検査装置のコストを増加させ、被検査基板にプローブを接続する工数を増加させる。
【００１５】
また、データの書き込みとデータの読出しは、被検査基板の同じデータ線を介して行うので、データ書き込みとデータ読出しとを同時にまたは並列に行うことができず、検査時間を短縮することが困難である。
【００１６】
特に、高解像度・大画面になるにつれ、微細かつ大量のプローブが必要になり、従来の手法を適用することが困難である。
【００１７】
上記課題に鑑み本発明は、被検査基板に接続するプローブ数を減らし、かつ、検査時間の短縮に適した表示パネル用基板の検査方法、検査装置および検査用基板を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために本発明の一形態における表示パネル用基板の検査方法は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む。
【００１９】
この構成によれば、電荷の測定（読出し）は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査基板から読み出すので検査用基板に接続する針を少なくできる。電極同士は非接触なので針が少ない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【発明の効果】
【００２０】
本発明の一形態における表示パネル用基板の検査方法によれば、表示用パネル用基板に接続されるプローブ数を減らすことができる。また、検査時間を短縮し、検査を迅速にすることが可能である。
【図面の簡単な説明】
【００２１】
【図１】検査装置の構成と被検査基板とを示す図である。
【図２Ａ】被検査基板の構成例を示すブロック図である。
【図２Ｂ】画素回路（表示画素）の構成例を示すブロック図である。
【図３Ａ】検査用基板の構成を示す概観図である。
【図３Ｂ】検査用基板の構成を示すブロック図である。
【図３Ｃ】画素回路（検査用画素）の構成を示すブロック図である。
【図４】表示パネルの製造工程を示すフローチャートである。
【図５】検査工程の詳細を示すフローチャートである。
【図６】リペア工程の詳細を示すフローチャートである。
【図７】画素電極と検査用電極とにより形成される容量の説明図である。
【図８】検査工程のタイムチャートである。
【図９Ａ】検査工程（ｔ１〜ｔ２１）における動作説明図である。
【図９Ｂ】検査工程（ｔ２１〜ｔ２２）における動作説明図である。
【図９Ｃ】検査工程（ｔ２２〜ｔ３）における動作説明図である。
【図９Ｄ】検査工程（ｔ３〜ｔ４）における動作説明図である。
【図９Ｅ】検査工程（ｔ４〜ｔ５１）における動作説明図である。
【図９Ｆ】検査工程（ｔ５１〜ｔ７１）における動作説明図である。
【図９Ｇ】検査工程（ｔ７１〜ｔ７２）における動作説明図である。
【図１０】実施の形態２における被検査基板の画素回路（表示画素）および検査基板の画素回路（検査用画素）の構成を示す図である。
【図１１Ａ】画素電極と検査用電極とにより形成される容量の説明図である。
【図１１Ｂ】検査工程のタイムチャートである。
【図１２Ａ】被検査基板の画素回路の具体例を示す。
【図１２Ｂ】被検査基板の画素回路の具体例を示す。
【図１３Ａ】実施の形態３における１つの画素電極に複数の検査用電極が対向する図である。
【図１３Ｂ】１つの画素電極に複数の検査用電極が対向するときに形成される容量の説明図である。
【図１４】検査工程の詳細を示すフローチャートである。
【図１５】従来技術における検査回路の構成を示す回路図である。
【発明を実施するための形態】
【００２２】
本発明の一形態における表示パネル用基板の検査方法は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む。
【００２３】
この構成によれば、電荷の測定（読出し）は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査基板から読み出すので検査用基板に接続する針を少なくできる。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【００２４】
ここで、前記検査用電極の面積は、前記画素電極の面積よりも小さく、前記配置ステップにおいて、一つの前記画素電極に対して複数の検査用電極が対向するように配置することができる。
【００２５】
この構成によれば、異なる大きさの画素電極を持つ複数種類の表示用パネルを対象に検査することができる。つまり、画素電極の大きさに依存することなく、検査用基板に汎用性を持たせることができる。
【００２６】
ここで、前記表示パネル用基板の検査方法は、さらに、１つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算するステップを含むことができる。
【００２７】
この構成によれば、１つの画素電極と複数の検査用電極とが重なっている場合に、各検査用電極の重なり面積などを重み付け係数として、画素電極に対応する電荷量を算出することができる。
【００２８】
ここで、前記検査用基板は、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記容量に保持された電荷を測定するステップにおいては、前記スイッチング用薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記検査用電極を前記検出線を介して前記測定回路と接続させることにより、前記容量に保持された電荷を測定することができる。
【００２９】
ここで、前記表示パネル用基板は、さらに、マトリクス状に配置された前記複数の画素電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の画素電極の行および列の他方に対応するデータ線と、前記複数のアクティブ素子に電源を供給する複数の電源線とを含み、前記アクティブ素子は、第１の薄膜トランジスタと第２の薄膜トランジスタとを含み、前記容量に電荷を保持させるステップにおいては、前記第１の薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記第２の薄膜トランジスタのゲート電極には、前記データ線から所定の電圧を印加し、前記画素電極には、前記電源線から前記第２の薄膜トランジスタを介して電流が供給されることにより電荷が保持される構成とすることができる。
【００３０】
ここで、前記表示パネル用基板は、有機エレクトロルミネッセンス表示装置用の基板とすることができる。
【００３１】
また、本発明の一形態における表示パネル用基板の検査装置は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査装置であって、前記検査装置は、検査基板と制御部とを備え、前記検査基板は、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記制御部は、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置された状態で、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させ、前記検査用電極に電気的に接続された測定回路に、前記容量に保持された電荷を前記検査用基板を介して測定させる。
【００３２】
さらに、本発明の一形態における表示パネル用基板の検査用基板は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査用基板であって、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置され、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷が保持され、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定される。
【００３３】
ここで、前記検査用電極の面積は、前記画素電極の面積よりも小さく、１つの前記画素電極に対して複数の検査用電極が対向するように配置される構成とすることができる。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１における検査装置の構成と被検査基板とを示す図である。
【００３５】
検査装置１００は、検査用基板１０１、測定回路１０２、制御部１０３、モニタ１０４、操作部１０５、駆動回路１０６を備える。この検査装置１００は、被検査基板（表示パネル用基板）２００と検査用基板１０１とを互いに電極同士が向き合うように重ねた状態で、被検査基板（表示パネル用基板）２００の検査を行う。
【００３６】
被検査基板（表示パネル用基板）２００は、完成前の表示パネル装置の一部であり、完成後は、有機ＥＬ表示装置、無機ＥＬ表示装置、液晶表示装置等の一部となる。
【００３７】
図２Ａは、被検査基板２００の構成例を示すブロック図である。
【００３８】
被検査基板２００は、ｍ行ｎ列のマトリクス状に配置された複数の画素回路２０１と、画素回路（表示画素）２０１の行に対応する走査線ＳＣＡＮ（ｉ）と、画素回路（表示画素）２０１の列に対応するデータ線ＤＡＴＡ（ｊ）とを備える。
【００３９】
図２Ｂは、画素回路（表示画素）２０１の構成例を示すブロック図である。同図のように、画素回路（表示画素）２０１は、アクティブ素子Ｔ１と、画素電極２０２と、保持回路２０３とを備える。
【００４０】
アクティブ素子Ｔ１は、薄膜トランジスタ（ＴＦＴ）であり、そのゲートには走査線ＳＣＡＮ（ｉ）が接続され、ソースおよびドレインの一方にはデータ線ＤＡＴＡ（ｉ）が接続され、ソースおよびドレインの他方には保持回路２０３に接続される。
【００４１】
画素電極２０２は、有機ＥＬ材料または液晶を封止する２つの電極の一方であり、検査段階では、画素電極２０２が剥き出しの状態になっている。アクティブ素子Ｔ１および画素電極２０２は、この状態で、マトリクス状のアクティブ素子および保持回路の欠陥を検出することが可能である。
【００４２】
図３Ａは、検査用基板１０１の構成を示す概観図である。検査用基板１０１は、制御部１０３によって測定回路１０２を介して駆動および測定のための制御がなされる。
【００４３】
図３Ｂは、検査用基板１０１の構成例を示すブロック図である。図３Ｃは、画素回路（検査用画素）の構成を示すブロック図である。
【００４４】
図３Ｂ、図３Ｃのように、検査用基板１０１は、複数の検査用電極１１１に対応する複数のスイッチング用薄膜トランジスタＴ２と、Ｍ行Ｎ列のマトリクス状に配置された複数の検査用電極１１１の行および列の一方に対応する走査線ＳCAN_RW（Ｉ）と、マトリクス状に配置された複数の検査用電極１１１の行および列の他方に対応する検出線DATA_RW（Ｊ）とを含む。
【００４５】
ここで、表示パネル装置の製造工程の全体について概略を説明する。
【００４６】
図４は、表示パネル装置の製造工程を示すフローチャートである。同図のように、まず、表示パネル装置としては完成前の状態である被検査基板２００が製造され（Ｓ１００）、検査装置１００による検査工程により欠陥箇所の検出をし（Ｓ２００）、リペア工程により修復可能欠陥をリペアし（Ｓ３００）、残りの製造工程を行い表示パネル装置を完成させる（Ｓ４００）。このように検査工程は、表示パネル装置としては完成前の状態である被検査基板（表示パネル用基板）２００が対象となる。
【００４７】
次に、検査工程Ｓ２００つまり被検査基板２００の検査方法の概略について説明する。
【００４８】
検査工程Ｓ２００は、マトリクス状に配置された複数のアクティブ素子Ｔ１と、該アクティブ素子Ｔ１の各々に接続された画素電極２０２と画素電極の電圧を制御する保持回路２０３を含む表示パネル用基板２００の検査方法である。
【００４９】
検査工程Ｓ２００では、表示パネル用基板２００上に、マトリクス状に配置された複数の検査用電極１１１を備えた検査用基板１０１を対向させて配置するステップと、アクティブ素子（Ｔ１）を駆動することにより、画素電極２０２と検査用電極１１１とで形成される容量に電荷を保持させるステップ（Ｓ２０６〜Ｓ２０９）と、検査用電極１１１に電気的に接続された測定回路１０２により、容量に保持された電荷を検査用基板１０１を介して測定するステップ（Ｓ２１０）とを含む。
【００５０】
これによれば、電荷の測定（読出し）は検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査側基板から読み出すので針が少ない。電極同士は非接触なので被検査基板の電極に物理的損傷を与えることがない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【００５１】
さらに、図５、図７、図８、図９Ａ〜図９Ｇを用いて検査工程について詳細に説明する。
【００５２】
図５は、検査工程つまり被検査基板２００の検査方法の詳細を示すフローチャートである。
【００５３】
まず、被検査基板（表示パネル用基板）２００を固定し（Ｓ２０１）、検査用基板１０１を被検査基板２００の上部に移動させ（Ｓ２０２）、被検査基板２００に対する検査用基板１０１の位置を調節し（Ｓ２０３）、検査用基板１０１と被検査基板２００とのギャップを調節する（Ｓ２０４）。このとき、ギャップは検査装置１００で調整しても良いし、スペーサーで調整しても良い。スペーサーは検査基板側に持たせても良いし、被検査基板に持たせても良い。ギャップは、ミクロンオーダーにすることが望ましい。
【００５４】
ギャップ調整後、図７に示すように画素電極２０２と検査用電極１１１とによる容量Ｃが形成される。
【００５５】
次に、被検査基板２００を動作させる動作信号を伝える針を接触させて（Ｓ２０５）、被検査基板２００と駆動回路１０６とを接続する。検査用基板１０１は、図３Ａのように予め測定回路１０２と接続しておくことが望ましい。
【００５６】
さらに、図９Ａに示すように、検査用基板１０１の全検査用電極の電位を単一電位Ｖｏに固定する（Ｓ２０６、図８のt1〜t21）。
【００５７】
さらに、図９Ｂに示すように、被検査基板２００の全画素に検査電位Ｖ１を書き込む（Ｓ２０７、t21〜t22）。このときの検査電位Ｖ１の書き込み方は全画素一括でも良いし、行方向に偶奇で分けても良いし、列方向に偶奇で分けても良いし、その組み合わせでも良い。
【００５８】
さらに、図９Ｃに示すように被検査基板２００の全画素への書き込みが完了した（t22〜t3）後、図９Ｄに示すように検査用基板１０１の全検査用電極１１１をフローティング状態とする（Ｓ２０８、t3〜t4）。このフローティング状態の期間は、欠陥による電荷の変化を増幅する期間である。この期間経過後の画素電極２０２の電位を（Ｖ１−ΔＶ）とすると、欠陥がない場合はΔＶが許容範囲内に収まり、欠陥がある場合には許容範囲を超えることになる。
【００５９】
さらに、図９Ｅに示すように、被検査基板２００の全画素電極の電位を単一電位に固定する（Ｓ２０９、t4〜t51）。
【００６０】
以下のステップＳ２１０、Ｓ２１１（図９Ｆ、図９Ｇ）は一走査行単位の処理である。
【００６１】
さらに、図９Ｆに示すように、検査基板の検査用電極に蓄えられている電荷を読み出す（Ｓ２１０、t51〜t71）。
【００６２】
さらに、図９Ｇに示すように、読み出した電荷が許容範囲外（絶対範囲でも良いし、周辺との差が大きい値でも良い）である場合、その位置情報が基板情報と共にメモリに保持される（Ｓ２１１、t71〜ｔ72）。例えば、１０Ｖ（＝Ｖ１）を書いて、9.5V（＝Ｖ１−ΔＶ）以上が測定された場合は許容範囲とし、そのより小さければ許容範囲外とする。このとき、許容範囲外の電荷だけでなく、正常範囲の電荷の情報も位置情報と共にメモリに格納しても良い。なお、上記のメモリは、測定回路１０２内のメモリでもよいし、制御部１０３内のメモリでもよい。
【００６３】
さらに、未測定の走査行が残っていればＳ２１０に進み、なければ検査工程を終了する。
【００６４】
次にリペア工程について説明する。
【００６５】
図６は、リペア工程の詳細を示すフローチャートである。
【００６６】
まず、メモリから位置情報を読み出し（Ｓ３０１）、当該位置情報から欠陥の種類を判別または予測し、リペア可能な欠陥であるかリペア不能な欠陥であるかを判定する（Ｓ３０２）。リペア可能な欠陥と判定されれば、リペアし（Ｓ３０３）、リペア後の被検査基板２００再度検査工程に流す。一方、リペア不能と判定されれば、当該被検査基板２００を廃棄するか、再利用する（Ｓ３０４）。
【００６７】
以上説明してきたように本実施の形態における表示パネル用基板２００の検査方法によれば、電荷の測定（読出し）は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、また、被検査側基板から読み出すので、その分のプローブ数を減らすことができる。電極同士は非接触なので針が少ない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【００６８】
（実施の形態２）
図１０は、実施の形態２における検査用基板の画素回路（検査用画素）１１０の構成を示す図である。
【００６９】
同図では、実施の形態１の図３Ｃと比べて、薄膜トランジスタＴ３が追加されて画素回路あたり２個の薄膜トランジスタを有する点と、行毎に走査線が１本から２本に増加した点と、列毎にデータ線が１本から２本に増加した点とが異なっている。これ以外は、実施の形態１と同じなので、同じ点は説明を省略し、以下異なる点を中心に説明する。
【００７０】
図３Ｃでは検査用電極１１１への電圧の書き込み（保持させる）機能と、検査用電極１１１から電圧を読み出す（測定する）機能とが、択一的にしか機能できないが、図１０では、薄膜トランジスタ、走査線、データ線が画素ごとに２つ存在するので、検査用電極１１１への電圧の書き込み（保持させる）機能と、検査用電極１１１から電圧を読み出す（測定する）機能とが独立に制御可能になっている。
【００７１】
図１１Ａは、画素電極と検査用電極とにより形成される容量の説明図である。同図は図７と比べて、検査用電極１１１への書き込み（電圧を保持させる）動作は、薄膜トランジスタＴ２、走査線SCAN_W、データ線DATA_Wによって制御され、検査用電極１１１から読み出す（電圧を測定する）動作は、薄膜トランジスタＴ３、走査線SCAN_R、データ線DATA_Rによって制御されるように構成されている。つまり、書き込みと読出しを独立して制御可能になっている。
【００７２】
図１１Ｂは、検査工程のタイムチャートである。同図は、図８とほぼ同じタイミングを示しているが、図１１Ａの構成からわかるように、読み出し（電圧の測定）のデータ線DATA_Rが、書き込みのデータ線DATA_Ｗの影響を受けにくいので、電圧の測定の精度を向上させることができる。
【００７３】
なお、各実施の形態において、図２Ｂに示した画素回路（表示画素）２０１は、図１２Ａや図１２Ｂの構成であってもよい。
【００７４】
図１２Ａは、被検査基板がＬＣＤ表示装置に用いられる場合の画素回路の具体例を示す。同図の保持回路２０３は容量素子Ｃｓにより構成される。
【００７５】
図１２Ｂは、被検査基板が有機ＥＬ表示装置に用いられる場合の画素回路の具体例を示す。同図の保持回路２０３は容量素子Ｃｓと薄膜トランジスタＴＤにより構成される。
【００７６】
（実施の形態３）
実施の形態１では、画素電極２０２と検査用電極１１１とが１対１で対向する例を説明したが、本実施の形態では、画素電極２０２と検査用電極１１１とが１対多で対向する例を説明する。つまり、検査用電極１１１の面積が画素電極２０２の面積よりも小さい場合の例について説明する。
【００７７】
図１３Ａは、実施の形態３における１つの画素電極に複数の検査用電極が対向する例を示す説明図である。同図では、１つの画素電極２０２に対して４つの検査用電極１１１ａ〜１１１ｄが部分的に重なって対向している。
【００７８】
図１３Ｂは、１つの画素電極に複数の検査用電極が対向するときに形成される容量の説明図である。１つの画素電極２０２に対する４つの検査用電極１１１ａ〜１１１ｄのそれぞれの容量をＣａ〜Ｃｄとする。４つの容量は並列接続されている。
【００７９】
図１４は、検査工程の詳細を示すフローチャートである。同図は、図５と比べて、ステップＳ２１０とステップＳ２１１の間に、ステップＳ２２１が追加されている点が異なっている。同じ点は説明を省略して異なる点を中心に説明する。
【００８０】
ステップＳ２２１では、１つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算する。
【００８１】
この換算は、例えば式（１）でよい。
【００８２】
Qｐ= k*（Qa + Qb + Qc + Qd）＋（lx*xo+ly*yo-lx*ly）／k ・・・（１）
k = d／ε ・・・（２）
【００８３】
ここで、Qpは、画素電極２０２と同じ面積の検査用電極が重なっていたときに得られる電荷量とする。Qaは、検査用電極１１１ａからの測定結果（電荷量）とする。Qb〜Qdは、検査用電極が異なる以外は同様である。
【００８４】
kは画素電極と検査用電極との間のギャップｄを画素電極と検査用電極との間の空間の誘電率で割ったものである。
【００８５】
lxおよびlyは検査用電極間のスペースであり、xoおよびyoは画素電極のサイズである。
【００８６】
本実施の形態によれば、画素電極の大きさが異なる複数種類の表示用パネルを対象に１つの検査用基板により検査することができる。つまり、画素電極の大きさに依存することなく、検査用基板に汎用性を持たせることができる。
【００８７】
なお、式（１）では、１つの画素電極２０２に４つの検査用電極が部分的に重なる例を説明したが、１つの画素電極に２以上の検査用電極が部分的に重なる場合であっても同様に、項数を対応させて換算することができる。
【００８８】
以上、実施の形態に基づいて本発明に係る表示パネルの検査方法、検査装置および検査用基板について説明してきたが、本発明は、上述した実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本発明に含まれる。
【産業上の利用可能性】
【００８９】
本発明の有機ＥＬ表示装置の製造方法は、大画面および高解像度が要望される薄型テレビおよびパーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【００９０】
１００ 検査装置
１０１ 検査用基板
１０２ 測定回路
１０３ 制御部
１０４ モニタ
１０５ 操作部
１０６ 駆動回路
１１０ 画素回路（検査用画素）
１１１ 検査用電極
２００ 被検査基板（表示パネル用基板）
２０１ 画素回路（表示画素）
２０２ 画素電極
２０３ 保持回路
Ｔ１〜Ｔ３、ＴＤ 薄膜トランジスタ
【技術分野】
【０００１】
本発明は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法、検査装置および検査用基板に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Flat Panel Display）候補として注目されている。
【０００３】
有機ＥＬ表示装置の製造工程において、欠陥画素を検出する方法が特許文献１に開示されている。
【０００４】
図１５は、特許文献１に開示された有機ＥＬパネルを組み立てる前の有機ＥＬアレイ基板の１画素及びこれを検査するための検査装置の構成を示す回路図である。この有機ＥＬアレイ基板は、ドライブトランジスタ２と、保持キャパシタ３と、スイッチングトランジスタ４と、ゲート線５と、データ線６とを備える。
【０００５】
ドライブトランジスタ２は例えばPチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのソースは共通線７に接続される。保持キャパシタ３は、ドライブトランジスタ２のゲートと共通線７との間に接続される。スイッチングトランジスタ４もまた例えばPチャネル薄膜トランジスタ（ＴＦＴ）からなり、そのソースはドライブトランジスタ２のゲートに接続され、そのゲートはゲート線５に接続され、そのドレインはデータ線６に接続される。
【０００６】
寄生キャパシタ８は、例えばアモルファスシリコンをチャネル層として用いたボトムゲートかつトップコンタクト構造における、ゲート・ドレイン電極の重なりによる容量であり、また例えば、トップエミッション構造の有機ＥＬにおいては、図１５に示した有機ＥＬアレイ基板上に、アノードとなるＩＴＯ(indium tin oxide)膜が形成され、ＩＴＯ膜はドライブトランジスタ２のゲートと構造上重なっているため、これらの間に形成される容量である。
【０００７】
この有機ＥＬアレイ基板を検査するため、検査装置９が接続される。検査装置９は、積分器１０と、スイッチング素子１６と、制御回路１７と、書込回路１８と、検出部１９とを備える。
【０００８】
積分器１０は、差動増幅器１２と、積分容量１４とを備える。有機ＥＬアレイ基板のデータ線６は、スイッチング素子１６を介して差動増幅器１２の反転入力端子に接続される。制御回路１７は、後述の方法でゲート線５の電位ＧＡＴＥを制御する。書込回路１８は、後述の方法でデータ線６に所定の電位を与える。検出部１９は、積分器１０の出力に基づいてＥＬアレイ基板上の不良を検出する。
【０００９】
実際の検査では、各データ線６に積分器１０が接続され、全ゲート線５に制御回路１７が接続され、全データ線６に書込回路１８が接続される。
【００１０】
この検査方法は、保持キャパシタ３および寄生キャパシタ８に電荷を書き込むモードと、書き込んだ電荷を読み出すモードと、読み出した電荷に基づいて不良を検出するモードとからなる。
【００１１】
また、特許文献２は、ＴＦＴ／ＬＣＤセル・コンデンサに電荷を与え、短時間経過後にそのコンデンサに保持された電荷を測定する方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−２９５７９０号公報（図１）
【特許文献２】特開平３−２００１２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１および特許文献２に開示された従来技術の検査方法によれば、被検査基板を接続するための微細な針であるプローブを多数必要とするという課題と、検査を迅速にすることができないという課題とがある。
【００１４】
すなわち、従来技術では、被検査基板のデータ線を介して各画素にデータを書き込み、被かつ、被検査基板のデータ線を介してデータを読み出すので、被検査基板に多数の微細なプローブを接続する必要があり、検査装置のコストを増加させ、被検査基板にプローブを接続する工数を増加させる。
【００１５】
また、データの書き込みとデータの読出しは、被検査基板の同じデータ線を介して行うので、データ書き込みとデータ読出しとを同時にまたは並列に行うことができず、検査時間を短縮することが困難である。
【００１６】
特に、高解像度・大画面になるにつれ、微細かつ大量のプローブが必要になり、従来の手法を適用することが困難である。
【００１７】
上記課題に鑑み本発明は、被検査基板に接続するプローブ数を減らし、かつ、検査時間の短縮に適した表示パネル用基板の検査方法、検査装置および検査用基板を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために本発明の一形態における表示パネル用基板の検査方法は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む。
【００１９】
この構成によれば、電荷の測定（読出し）は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査基板から読み出すので検査用基板に接続する針を少なくできる。電極同士は非接触なので針が少ない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【発明の効果】
【００２０】
本発明の一形態における表示パネル用基板の検査方法によれば、表示用パネル用基板に接続されるプローブ数を減らすことができる。また、検査時間を短縮し、検査を迅速にすることが可能である。
【図面の簡単な説明】
【００２１】
【図１】検査装置の構成と被検査基板とを示す図である。
【図２Ａ】被検査基板の構成例を示すブロック図である。
【図２Ｂ】画素回路（表示画素）の構成例を示すブロック図である。
【図３Ａ】検査用基板の構成を示す概観図である。
【図３Ｂ】検査用基板の構成を示すブロック図である。
【図３Ｃ】画素回路（検査用画素）の構成を示すブロック図である。
【図４】表示パネルの製造工程を示すフローチャートである。
【図５】検査工程の詳細を示すフローチャートである。
【図６】リペア工程の詳細を示すフローチャートである。
【図７】画素電極と検査用電極とにより形成される容量の説明図である。
【図８】検査工程のタイムチャートである。
【図９Ａ】検査工程（ｔ１〜ｔ２１）における動作説明図である。
【図９Ｂ】検査工程（ｔ２１〜ｔ２２）における動作説明図である。
【図９Ｃ】検査工程（ｔ２２〜ｔ３）における動作説明図である。
【図９Ｄ】検査工程（ｔ３〜ｔ４）における動作説明図である。
【図９Ｅ】検査工程（ｔ４〜ｔ５１）における動作説明図である。
【図９Ｆ】検査工程（ｔ５１〜ｔ７１）における動作説明図である。
【図９Ｇ】検査工程（ｔ７１〜ｔ７２）における動作説明図である。
【図１０】実施の形態２における被検査基板の画素回路（表示画素）および検査基板の画素回路（検査用画素）の構成を示す図である。
【図１１Ａ】画素電極と検査用電極とにより形成される容量の説明図である。
【図１１Ｂ】検査工程のタイムチャートである。
【図１２Ａ】被検査基板の画素回路の具体例を示す。
【図１２Ｂ】被検査基板の画素回路の具体例を示す。
【図１３Ａ】実施の形態３における１つの画素電極に複数の検査用電極が対向する図である。
【図１３Ｂ】１つの画素電極に複数の検査用電極が対向するときに形成される容量の説明図である。
【図１４】検査工程の詳細を示すフローチャートである。
【図１５】従来技術における検査回路の構成を示す回路図である。
【発明を実施するための形態】
【００２２】
本発明の一形態における表示パネル用基板の検査方法は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む。
【００２３】
この構成によれば、電荷の測定（読出し）は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査基板から読み出すので検査用基板に接続する針を少なくできる。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【００２４】
ここで、前記検査用電極の面積は、前記画素電極の面積よりも小さく、前記配置ステップにおいて、一つの前記画素電極に対して複数の検査用電極が対向するように配置することができる。
【００２５】
この構成によれば、異なる大きさの画素電極を持つ複数種類の表示用パネルを対象に検査することができる。つまり、画素電極の大きさに依存することなく、検査用基板に汎用性を持たせることができる。
【００２６】
ここで、前記表示パネル用基板の検査方法は、さらに、１つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算するステップを含むことができる。
【００２７】
この構成によれば、１つの画素電極と複数の検査用電極とが重なっている場合に、各検査用電極の重なり面積などを重み付け係数として、画素電極に対応する電荷量を算出することができる。
【００２８】
ここで、前記検査用基板は、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記容量に保持された電荷を測定するステップにおいては、前記スイッチング用薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記検査用電極を前記検出線を介して前記測定回路と接続させることにより、前記容量に保持された電荷を測定することができる。
【００２９】
ここで、前記表示パネル用基板は、さらに、マトリクス状に配置された前記複数の画素電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の画素電極の行および列の他方に対応するデータ線と、前記複数のアクティブ素子に電源を供給する複数の電源線とを含み、前記アクティブ素子は、第１の薄膜トランジスタと第２の薄膜トランジスタとを含み、前記容量に電荷を保持させるステップにおいては、前記第１の薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記第２の薄膜トランジスタのゲート電極には、前記データ線から所定の電圧を印加し、前記画素電極には、前記電源線から前記第２の薄膜トランジスタを介して電流が供給されることにより電荷が保持される構成とすることができる。
【００３０】
ここで、前記表示パネル用基板は、有機エレクトロルミネッセンス表示装置用の基板とすることができる。
【００３１】
また、本発明の一形態における表示パネル用基板の検査装置は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査装置であって、前記検査装置は、検査基板と制御部とを備え、前記検査基板は、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記制御部は、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置された状態で、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させ、前記検査用電極に電気的に接続された測定回路に、前記容量に保持された電荷を前記検査用基板を介して測定させる。
【００３２】
さらに、本発明の一形態における表示パネル用基板の検査用基板は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査用基板であって、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置され、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷が保持され、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定される。
【００３３】
ここで、前記検査用電極の面積は、前記画素電極の面積よりも小さく、１つの前記画素電極に対して複数の検査用電極が対向するように配置される構成とすることができる。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１における検査装置の構成と被検査基板とを示す図である。
【００３５】
検査装置１００は、検査用基板１０１、測定回路１０２、制御部１０３、モニタ１０４、操作部１０５、駆動回路１０６を備える。この検査装置１００は、被検査基板（表示パネル用基板）２００と検査用基板１０１とを互いに電極同士が向き合うように重ねた状態で、被検査基板（表示パネル用基板）２００の検査を行う。
【００３６】
被検査基板（表示パネル用基板）２００は、完成前の表示パネル装置の一部であり、完成後は、有機ＥＬ表示装置、無機ＥＬ表示装置、液晶表示装置等の一部となる。
【００３７】
図２Ａは、被検査基板２００の構成例を示すブロック図である。
【００３８】
被検査基板２００は、ｍ行ｎ列のマトリクス状に配置された複数の画素回路２０１と、画素回路（表示画素）２０１の行に対応する走査線ＳＣＡＮ（ｉ）と、画素回路（表示画素）２０１の列に対応するデータ線ＤＡＴＡ（ｊ）とを備える。
【００３９】
図２Ｂは、画素回路（表示画素）２０１の構成例を示すブロック図である。同図のように、画素回路（表示画素）２０１は、アクティブ素子Ｔ１と、画素電極２０２と、保持回路２０３とを備える。
【００４０】
アクティブ素子Ｔ１は、薄膜トランジスタ（ＴＦＴ）であり、そのゲートには走査線ＳＣＡＮ（ｉ）が接続され、ソースおよびドレインの一方にはデータ線ＤＡＴＡ（ｉ）が接続され、ソースおよびドレインの他方には保持回路２０３に接続される。
【００４１】
画素電極２０２は、有機ＥＬ材料または液晶を封止する２つの電極の一方であり、検査段階では、画素電極２０２が剥き出しの状態になっている。アクティブ素子Ｔ１および画素電極２０２は、この状態で、マトリクス状のアクティブ素子および保持回路の欠陥を検出することが可能である。
【００４２】
図３Ａは、検査用基板１０１の構成を示す概観図である。検査用基板１０１は、制御部１０３によって測定回路１０２を介して駆動および測定のための制御がなされる。
【００４３】
図３Ｂは、検査用基板１０１の構成例を示すブロック図である。図３Ｃは、画素回路（検査用画素）の構成を示すブロック図である。
【００４４】
図３Ｂ、図３Ｃのように、検査用基板１０１は、複数の検査用電極１１１に対応する複数のスイッチング用薄膜トランジスタＴ２と、Ｍ行Ｎ列のマトリクス状に配置された複数の検査用電極１１１の行および列の一方に対応する走査線ＳCAN_RW（Ｉ）と、マトリクス状に配置された複数の検査用電極１１１の行および列の他方に対応する検出線DATA_RW（Ｊ）とを含む。
【００４５】
ここで、表示パネル装置の製造工程の全体について概略を説明する。
【００４６】
図４は、表示パネル装置の製造工程を示すフローチャートである。同図のように、まず、表示パネル装置としては完成前の状態である被検査基板２００が製造され（Ｓ１００）、検査装置１００による検査工程により欠陥箇所の検出をし（Ｓ２００）、リペア工程により修復可能欠陥をリペアし（Ｓ３００）、残りの製造工程を行い表示パネル装置を完成させる（Ｓ４００）。このように検査工程は、表示パネル装置としては完成前の状態である被検査基板（表示パネル用基板）２００が対象となる。
【００４７】
次に、検査工程Ｓ２００つまり被検査基板２００の検査方法の概略について説明する。
【００４８】
検査工程Ｓ２００は、マトリクス状に配置された複数のアクティブ素子Ｔ１と、該アクティブ素子Ｔ１の各々に接続された画素電極２０２と画素電極の電圧を制御する保持回路２０３を含む表示パネル用基板２００の検査方法である。
【００４９】
検査工程Ｓ２００では、表示パネル用基板２００上に、マトリクス状に配置された複数の検査用電極１１１を備えた検査用基板１０１を対向させて配置するステップと、アクティブ素子（Ｔ１）を駆動することにより、画素電極２０２と検査用電極１１１とで形成される容量に電荷を保持させるステップ（Ｓ２０６〜Ｓ２０９）と、検査用電極１１１に電気的に接続された測定回路１０２により、容量に保持された電荷を検査用基板１０１を介して測定するステップ（Ｓ２１０）とを含む。
【００５０】
これによれば、電荷の測定（読出し）は検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査側基板から読み出すので針が少ない。電極同士は非接触なので被検査基板の電極に物理的損傷を与えることがない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【００５１】
さらに、図５、図７、図８、図９Ａ〜図９Ｇを用いて検査工程について詳細に説明する。
【００５２】
図５は、検査工程つまり被検査基板２００の検査方法の詳細を示すフローチャートである。
【００５３】
まず、被検査基板（表示パネル用基板）２００を固定し（Ｓ２０１）、検査用基板１０１を被検査基板２００の上部に移動させ（Ｓ２０２）、被検査基板２００に対する検査用基板１０１の位置を調節し（Ｓ２０３）、検査用基板１０１と被検査基板２００とのギャップを調節する（Ｓ２０４）。このとき、ギャップは検査装置１００で調整しても良いし、スペーサーで調整しても良い。スペーサーは検査基板側に持たせても良いし、被検査基板に持たせても良い。ギャップは、ミクロンオーダーにすることが望ましい。
【００５４】
ギャップ調整後、図７に示すように画素電極２０２と検査用電極１１１とによる容量Ｃが形成される。
【００５５】
次に、被検査基板２００を動作させる動作信号を伝える針を接触させて（Ｓ２０５）、被検査基板２００と駆動回路１０６とを接続する。検査用基板１０１は、図３Ａのように予め測定回路１０２と接続しておくことが望ましい。
【００５６】
さらに、図９Ａに示すように、検査用基板１０１の全検査用電極の電位を単一電位Ｖｏに固定する（Ｓ２０６、図８のt1〜t21）。
【００５７】
さらに、図９Ｂに示すように、被検査基板２００の全画素に検査電位Ｖ１を書き込む（Ｓ２０７、t21〜t22）。このときの検査電位Ｖ１の書き込み方は全画素一括でも良いし、行方向に偶奇で分けても良いし、列方向に偶奇で分けても良いし、その組み合わせでも良い。
【００５８】
さらに、図９Ｃに示すように被検査基板２００の全画素への書き込みが完了した（t22〜t3）後、図９Ｄに示すように検査用基板１０１の全検査用電極１１１をフローティング状態とする（Ｓ２０８、t3〜t4）。このフローティング状態の期間は、欠陥による電荷の変化を増幅する期間である。この期間経過後の画素電極２０２の電位を（Ｖ１−ΔＶ）とすると、欠陥がない場合はΔＶが許容範囲内に収まり、欠陥がある場合には許容範囲を超えることになる。
【００５９】
さらに、図９Ｅに示すように、被検査基板２００の全画素電極の電位を単一電位に固定する（Ｓ２０９、t4〜t51）。
【００６０】
以下のステップＳ２１０、Ｓ２１１（図９Ｆ、図９Ｇ）は一走査行単位の処理である。
【００６１】
さらに、図９Ｆに示すように、検査基板の検査用電極に蓄えられている電荷を読み出す（Ｓ２１０、t51〜t71）。
【００６２】
さらに、図９Ｇに示すように、読み出した電荷が許容範囲外（絶対範囲でも良いし、周辺との差が大きい値でも良い）である場合、その位置情報が基板情報と共にメモリに保持される（Ｓ２１１、t71〜ｔ72）。例えば、１０Ｖ（＝Ｖ１）を書いて、9.5V（＝Ｖ１−ΔＶ）以上が測定された場合は許容範囲とし、そのより小さければ許容範囲外とする。このとき、許容範囲外の電荷だけでなく、正常範囲の電荷の情報も位置情報と共にメモリに格納しても良い。なお、上記のメモリは、測定回路１０２内のメモリでもよいし、制御部１０３内のメモリでもよい。
【００６３】
さらに、未測定の走査行が残っていればＳ２１０に進み、なければ検査工程を終了する。
【００６４】
次にリペア工程について説明する。
【００６５】
図６は、リペア工程の詳細を示すフローチャートである。
【００６６】
まず、メモリから位置情報を読み出し（Ｓ３０１）、当該位置情報から欠陥の種類を判別または予測し、リペア可能な欠陥であるかリペア不能な欠陥であるかを判定する（Ｓ３０２）。リペア可能な欠陥と判定されれば、リペアし（Ｓ３０３）、リペア後の被検査基板２００再度検査工程に流す。一方、リペア不能と判定されれば、当該被検査基板２００を廃棄するか、再利用する（Ｓ３０４）。
【００６７】
以上説明してきたように本実施の形態における表示パネル用基板２００の検査方法によれば、電荷の測定（読出し）は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、また、被検査側基板から読み出すので、その分のプローブ数を減らすことができる。電極同士は非接触なので針が少ない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを２つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。
【００６８】
（実施の形態２）
図１０は、実施の形態２における検査用基板の画素回路（検査用画素）１１０の構成を示す図である。
【００６９】
同図では、実施の形態１の図３Ｃと比べて、薄膜トランジスタＴ３が追加されて画素回路あたり２個の薄膜トランジスタを有する点と、行毎に走査線が１本から２本に増加した点と、列毎にデータ線が１本から２本に増加した点とが異なっている。これ以外は、実施の形態１と同じなので、同じ点は説明を省略し、以下異なる点を中心に説明する。
【００７０】
図３Ｃでは検査用電極１１１への電圧の書き込み（保持させる）機能と、検査用電極１１１から電圧を読み出す（測定する）機能とが、択一的にしか機能できないが、図１０では、薄膜トランジスタ、走査線、データ線が画素ごとに２つ存在するので、検査用電極１１１への電圧の書き込み（保持させる）機能と、検査用電極１１１から電圧を読み出す（測定する）機能とが独立に制御可能になっている。
【００７１】
図１１Ａは、画素電極と検査用電極とにより形成される容量の説明図である。同図は図７と比べて、検査用電極１１１への書き込み（電圧を保持させる）動作は、薄膜トランジスタＴ２、走査線SCAN_W、データ線DATA_Wによって制御され、検査用電極１１１から読み出す（電圧を測定する）動作は、薄膜トランジスタＴ３、走査線SCAN_R、データ線DATA_Rによって制御されるように構成されている。つまり、書き込みと読出しを独立して制御可能になっている。
【００７２】
図１１Ｂは、検査工程のタイムチャートである。同図は、図８とほぼ同じタイミングを示しているが、図１１Ａの構成からわかるように、読み出し（電圧の測定）のデータ線DATA_Rが、書き込みのデータ線DATA_Ｗの影響を受けにくいので、電圧の測定の精度を向上させることができる。
【００７３】
なお、各実施の形態において、図２Ｂに示した画素回路（表示画素）２０１は、図１２Ａや図１２Ｂの構成であってもよい。
【００７４】
図１２Ａは、被検査基板がＬＣＤ表示装置に用いられる場合の画素回路の具体例を示す。同図の保持回路２０３は容量素子Ｃｓにより構成される。
【００７５】
図１２Ｂは、被検査基板が有機ＥＬ表示装置に用いられる場合の画素回路の具体例を示す。同図の保持回路２０３は容量素子Ｃｓと薄膜トランジスタＴＤにより構成される。
【００７６】
（実施の形態３）
実施の形態１では、画素電極２０２と検査用電極１１１とが１対１で対向する例を説明したが、本実施の形態では、画素電極２０２と検査用電極１１１とが１対多で対向する例を説明する。つまり、検査用電極１１１の面積が画素電極２０２の面積よりも小さい場合の例について説明する。
【００７７】
図１３Ａは、実施の形態３における１つの画素電極に複数の検査用電極が対向する例を示す説明図である。同図では、１つの画素電極２０２に対して４つの検査用電極１１１ａ〜１１１ｄが部分的に重なって対向している。
【００７８】
図１３Ｂは、１つの画素電極に複数の検査用電極が対向するときに形成される容量の説明図である。１つの画素電極２０２に対する４つの検査用電極１１１ａ〜１１１ｄのそれぞれの容量をＣａ〜Ｃｄとする。４つの容量は並列接続されている。
【００７９】
図１４は、検査工程の詳細を示すフローチャートである。同図は、図５と比べて、ステップＳ２１０とステップＳ２１１の間に、ステップＳ２２１が追加されている点が異なっている。同じ点は説明を省略して異なる点を中心に説明する。
【００８０】
ステップＳ２２１では、１つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算する。
【００８１】
この換算は、例えば式（１）でよい。
【００８２】
Qｐ= k*（Qa + Qb + Qc + Qd）＋（lx*xo+ly*yo-lx*ly）／k ・・・（１）
k = d／ε ・・・（２）
【００８３】
ここで、Qpは、画素電極２０２と同じ面積の検査用電極が重なっていたときに得られる電荷量とする。Qaは、検査用電極１１１ａからの測定結果（電荷量）とする。Qb〜Qdは、検査用電極が異なる以外は同様である。
【００８４】
kは画素電極と検査用電極との間のギャップｄを画素電極と検査用電極との間の空間の誘電率で割ったものである。
【００８５】
lxおよびlyは検査用電極間のスペースであり、xoおよびyoは画素電極のサイズである。
【００８６】
本実施の形態によれば、画素電極の大きさが異なる複数種類の表示用パネルを対象に１つの検査用基板により検査することができる。つまり、画素電極の大きさに依存することなく、検査用基板に汎用性を持たせることができる。
【００８７】
なお、式（１）では、１つの画素電極２０２に４つの検査用電極が部分的に重なる例を説明したが、１つの画素電極に２以上の検査用電極が部分的に重なる場合であっても同様に、項数を対応させて換算することができる。
【００８８】
以上、実施の形態に基づいて本発明に係る表示パネルの検査方法、検査装置および検査用基板について説明してきたが、本発明は、上述した実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本発明に含まれる。
【産業上の利用可能性】
【００８９】
本発明の有機ＥＬ表示装置の製造方法は、大画面および高解像度が要望される薄型テレビおよびパーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【００９０】
１００ 検査装置
１０１ 検査用基板
１０２ 測定回路
１０３ 制御部
１０４ モニタ
１０５ 操作部
１０６ 駆動回路
１１０ 画素回路（検査用画素）
１１１ 検査用電極
２００ 被検査基板（表示パネル用基板）
２０１ 画素回路（表示画素）
２０２ 画素電極
２０３ 保持回路
Ｔ１〜Ｔ３、ＴＤ 薄膜トランジスタ
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、
前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、
前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む
表示パネル用基板の検査方法。
【請求項２】
前記検査用電極の面積は、前記画素電極の面積よりも小さく、
前記配置ステップにおいて、一つの前記画素電極に対して複数の検査用電極が対向するように配置される
請求項１に記載の表示パネル用基板の検査方法。
【請求項３】
前記表示パネル用基板の検査方法は、さらに、
１つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算するステップを含む
請求項１に記載の表示パネル用基板の検査方法。
【請求項４】
前記検査用基板は、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記容量に保持された電荷を測定するステップにおいては、前記スイッチング用薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記検査用電極を前記検出線を介して前記測定回路と接続させることにより、前記容量に保持された電荷を測定する
請求項１に記載の表示パネル用基板の検査方法。
【請求項５】
前記表示パネル用基板は、さらに、マトリクス状に配置された前記複数の画素電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の画素電極の行および列の他方に対応するデータ線と、
前記複数のアクティブ素子に電源を供給する複数の電源線とを含み、
前記アクティブ素子は、第１の薄膜トランジスタと第２の薄膜トランジスタとを含み、
前記容量に電荷を保持させるステップにおいては、前記第１の薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記第２の薄膜トランジスタのゲート電極には、前記データ線から所定の電圧を印加し、前記画素電極には、前記電源線から前記第２の薄膜トランジスタを介して電流が供給されることにより電荷が保持される、
請求項１に記載された表示パネル用基板の検査方法。
【請求項６】
前記表示パネル用基板が、有機エレクトロルミネッセンス表示装置用の基板である、
請求項５に記載された表示パネル用基板の検査方法。
【請求項７】
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査装置であって、
前記検査装置は、検査基板と制御部とを備え、
前記検査基板は、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記制御部は、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置された状態で、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させ、
前記検査用電極に電気的に接続された測定回路に、前記容量に保持された電荷を前記検査用基板を介して測定させる
検査装置。
【請求項８】
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査用基板であって、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置され、
前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷が保持され、
前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定される
検査用基板。
【請求項９】
前記検査用電極の面積は、前記画素電極の面積よりも小さく、
１つの前記画素電極に対して複数の検査用電極が対向するように配置される
請求項８に記載された検査用基板。
【請求項１】
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、
前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、
前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む
表示パネル用基板の検査方法。
【請求項２】
前記検査用電極の面積は、前記画素電極の面積よりも小さく、
前記配置ステップにおいて、一つの前記画素電極に対して複数の検査用電極が対向するように配置される
請求項１に記載の表示パネル用基板の検査方法。
【請求項３】
前記表示パネル用基板の検査方法は、さらに、
１つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算するステップを含む
請求項１に記載の表示パネル用基板の検査方法。
【請求項４】
前記検査用基板は、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記容量に保持された電荷を測定するステップにおいては、前記スイッチング用薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記検査用電極を前記検出線を介して前記測定回路と接続させることにより、前記容量に保持された電荷を測定する
請求項１に記載の表示パネル用基板の検査方法。
【請求項５】
前記表示パネル用基板は、さらに、マトリクス状に配置された前記複数の画素電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の画素電極の行および列の他方に対応するデータ線と、
前記複数のアクティブ素子に電源を供給する複数の電源線とを含み、
前記アクティブ素子は、第１の薄膜トランジスタと第２の薄膜トランジスタとを含み、
前記容量に電荷を保持させるステップにおいては、前記第１の薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記第２の薄膜トランジスタのゲート電極には、前記データ線から所定の電圧を印加し、前記画素電極には、前記電源線から前記第２の薄膜トランジスタを介して電流が供給されることにより電荷が保持される、
請求項１に記載された表示パネル用基板の検査方法。
【請求項６】
前記表示パネル用基板が、有機エレクトロルミネッセンス表示装置用の基板である、
請求項５に記載された表示パネル用基板の検査方法。
【請求項７】
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査装置であって、
前記検査装置は、検査基板と制御部とを備え、
前記検査基板は、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記制御部は、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置された状態で、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させ、
前記検査用電極に電気的に接続された測定回路に、前記容量に保持された電荷を前記検査用基板を介して測定させる
検査装置。
【請求項８】
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査用基板であって、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置され、
前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷が保持され、
前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定される
検査用基板。
【請求項９】
前記検査用電極の面積は、前記画素電極の面積よりも小さく、
１つの前記画素電極に対して複数の検査用電極が対向するように配置される
請求項８に記載された検査用基板。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図９Ｇ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図９Ｇ】
【図１０】
【図１１Ａ】
【図１１Ｂ】
【図１２Ａ】
【図１２Ｂ】
【図１３Ａ】
【図１３Ｂ】
【図１４】
【図１５】
【公開番号】特開２０１２−１２２７７９（Ｐ２０１２−１２２７７９Ａ）
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願番号】特願２０１０−２７２０６２（Ｐ２０１０−２７２０６２）
【出願日】平成２２年１２月６日（２０１０．１２．６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２４年６月２８日（２０１２．６．２８）
【国際特許分類】
【出願日】平成２２年１２月６日（２０１０．１２．６）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]