【課題】 密着性の高い誘電体を有する誘電体素子を提供する。
【解決手段】 誘電体素子１０は、金属箔１２と、金属箔の表面上に設けられた誘電体結晶１４を有している。金属箔には、結晶粒子１６が埋設されている。結晶粒子の一部は、金属箔の表面で露出しており、誘電体結晶から金属箔の内部へ突出している。これらの結晶粒子は、誘電体結晶と同一の結晶構造を有しているため、誘電体結晶と強く結合する。このような結晶粒子が金属箔の内部に食い込んでいるので、誘電体結晶の金属箔に対する密着性が高まる。 （もっと読む）

【課題】 密着性の高い膜を金属箔上に形成する。
【解決手段】 金属箔１０の表面１０ａ上に、その表面を部分的に露出させながら複数の島状構造１２を形成する。次に、これらの島状構造を覆うように膜２０を形成する。これらの島状構造は金属箔の表面上に凹凸を形成する。島状構造を覆うように膜２０を形成すると、島状構造からなる凹凸と膜とが噛み合う。この結果、金属箔に対する膜の密着性が高まる。 （もっと読む）

【課題】薄膜キャパシタ要素にかかる応力を緩和して膜剥離を抑制することができる薄膜キャパシタ及びその製造方法を提供する。
【解決手段】基板１の上方に、２個の導電膜３及び５並びにこれらの間に挟まれた誘電体膜４を備えた薄膜キャパシタ要素２が設けられている。薄膜キャパシタ要素２を覆うと共に、導電膜３及び５の少なくとも一部を露出する第２の開口部９が形成された無機保護膜６が設けられている。無機保護膜６の上から薄膜キャパシタ要素２を覆うと共に、第２の開口部９よりも大きく第２の開口部９を露出する第１の開口部８が形成された有機保護膜７が設けられている。そして、第１の開口部８及び第２の開口部９を介して導電膜３（及び５）に接続されたバンプ１０が設けられている。 （もっと読む）

【課題】薄膜デバイスにおける導体層と端子電極との接続信頼性を高めると共に、端子電極の形状や位置のばらつきを抑制する。
【解決手段】薄膜デバイス１は、基板と、この基板の上に順に積層された絶縁層、下部導体層、誘電体膜、絶縁層、上部導体層および保護膜８と、端子電極１１〜１４を備えている。端子電極１１〜１４は、上部導体層の端面の一部と、この端面に続く上部導体層の上面の一部とに接触している。保護膜８は、その外縁から内側に凹んだ形状をなして上部導体層の上面のうち端子電極１１〜１４に接触する部分を露出させる凹部８１〜８４を有している。凹部８１〜８４は端子電極１１〜１４の一部を収容している。 （もっと読む）

【課題】高表面積を有す製品を提供する。
【解決手段】基材と、その少なくとも１表面に存在し、最高約５０ミクロンの範囲で総厚を有し、複数の個別の隣接した層から成る多孔質皮膜であって、各個別の層を、多孔質界面を含めて多孔質とし、金属と金属酸化物から成る群から選択する少なくとも１物質から作製する多孔質皮膜と、を含む製品に関する。この製品を、金属を真空条件下で、選択的には酸化性雰囲気中で、所定の時間間隔を置いて蒸発させ、それにより所望の総厚の堆積を基材上に、複数の個別の隣接する層から成る皮膜として形成して、作製する。 （もっと読む）

【課題】薄膜キャパシタが内蔵された印刷回路基板の製造方法を提供する。
【解決手段】薄膜キャパシタ内蔵型印刷回路基板の製造方法は、絶縁物基材１１０上に第１マスクを用いて導電性金属をスパッタリングして下部電極１２０を形成する工程と、上記下部電極に第２マスクを用いて誘電体材料をスパッタリングして下部電極の一部とその一側端部を囲う誘電体層１３０を形成する工程と、上記誘電体層上と上記誘電体層が接する基材上に第３マスクを用いて導電性金属をスパッタリングして上部電極１５０を形成する工程と、上記上部電極が形成された積層体上に絶縁層１７０を積層した後、上記絶縁層の表面と上記下部電極との間、そして上記絶縁層の表面と上記基材上に形成された上部電極との間にビアホールを形成する工程と、上記ビアホールが形成された積層体を無電解及び電解銅メッキする工程とを含む。 （もっと読む）

【課題】 所望する容量値を精度よく得ることができ、かつ高周波帯域での特性が良好なコンデンサを提供する。
【解決手段】 下部電極層２、誘電体層３、上部電極層４の各層を支持基板１にかけて覆うとともに上部電極層４の上面を露出させる開口部６が形成されている絶縁層５と、開口部６内の上部電極層４の上面から絶縁層５上にかけて容量形成部の外側に形成された引出し電極層７とを含むコンデンサであって、絶縁層５は、引出し電極層７が形成されている領域の上面の凹凸が、開口部６内の上部電極層４の上面の凹凸よりも大きいコンデンサである。 （もっと読む）

【課題】極めて安定なペロブスカイト構造を有し、強磁性及び強誘電性を併有する材料を、超高圧等の特殊環境を要せず安価で比較的容易に製造し、半導体メモリに適用する。
【解決手段】組成式がＡＢＯ₃の結晶格子を有する強磁性・強誘電性材料であって、ＡサイトにＢｉイオン及び少なくとも１種の希土類陽イオンを、Ｂサイトに陽イオンであって超交換相互作用を示す複数種の磁性イオンをそれぞれ含み、強磁性及び強誘電性を併有する材料をキャパシタ膜３に適用し、ＭＦＩＳ−ＦＥＴを構成する。 （もっと読む）

【課題】本発明は、抵抗体パターン形成過程でのウェットエッチングの際における分割溝付近での薄膜抵抗体の露出および局部電池反応による過エッチング現象を抑制することができ、これにより、抵抗体パターンの過エッチングによる不良を低減できて、抵抗値の歩留りを改善することができる薄膜チップ抵抗器の製造方法を提供することを目的とするものである。
【解決手段】薄膜抵抗体層を形成するフォトリソプロセス工程における現像工程とウェットエッチング工程との間に、分割溝内に位置する薄膜上面電極層、抵抗体着膜部、フォトレジストを覆うように分割溝用レジストを印刷する分割溝用レジスト印刷工程を設けたものである。 （もっと読む）

【課題】電界効果型トランジスタとキャパシタとをナノワイヤを用いて構成した新規な回路装置を提供する。
【解決手段】電界効果型トランジスタとキャパシタとを有する回路装置であって、
前記電界効果型トランジスタは、第１のナノワイヤからなるチャネルを有し、
前記キャパシタは、導電性を有する第２のナノワイヤからなる第１の電極と、前記第１の電極の外周を部分的に被覆する誘電体層と、前記誘電体層の外周を被覆する第２の電極とを含み構成され、
前記電界効果型トランジスタのゲート電極、ソース電極及びドレイン電極の少なくとも一つに、前記キャパシタの前記第１又は第２の電極が接続されている。 （もっと読む）

【課題】経年劣化および分極反転の繰り返しによる劣化の少ない強誘電体キャパシタまたは高誘電率を有する誘電体キャパシタを提供する。
【解決手段】下部電極１２と、下部電極１２の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層８と、誘電体層８の上に形成された上部電極１５と、を備えた誘電体キャパシタであって、少なくとも柱状結晶間にその酸化層であるPtO₂層、RuO_x層、ReO_x層、OsO_xのいずれか１つの酸化層を有する下部電極１２と、下部電極１２の上に形成され、強誘電体または高誘電率を有する誘電体によって構成される誘電体層８と、誘電体層８の上に形成された上部電極１５と、を備え、前記酸化層は誘電体層８からの酸素の抜け出しを防止するように構成されている。 （もっと読む）

【課題】ナノワイヤを用いた新規なキャパシタを提供する。
【解決手段】導電性のナノワイヤからなる第１の電極１と、第１の電極の外周を部分的に被覆する誘電体層２と、誘電体層の外周を被覆する第２の電極３と、を有するキャパシタ。導電性のナノワイヤからなり、第１の端部と第２の端部とを有する第１の電極と、第１の端部における外周を被覆し、第１の端部から前記第２の端部側に向かって、第１の電極の外周を被覆し、且つ前記第２の端部を被覆していない誘電体層と、誘電体層の外周を被覆する第２の電極と、を有するキャパシタ。 （もっと読む）

【課題】コンデンサの小型化を損なわずに、初期電気特性、初期絶縁抵抗値、耐湿寿命特性、及び耐衝撃性のいずれの特性にも優れ、信頼性の高い小型の積層形フィルムコンデンサの提供。
【解決手段】誘電体層とアルミニウムを含む金属層とを積層して製造される積層形フィルムコンデンサの製造方法において、少なくともリン酸化合物を含む溶液、特にはリン酸またはリン酸塩またはリン酸エステル化合物のいずれかを含む溶液、更に特にはリン酸水素アルミニウムを含む溶液で処理する工程を有する積層形フィルムコンデンサの製造方法。リン酸水素アルミニウムが、リン酸一水素アルミニウム（Al₂ (HPO₄)₃）またはリン酸二水素アルミニウム（Al(H₂PO₄)₃）であること、前記リン酸水素アルミニウムを含む溶液で処理する工程の後に、加熱工程を設けること、前記加熱工程時のコンデンサ素子表面の最高温度が２００℃〜２８０℃であることを特徴とする。 （もっと読む）

【課題】積層された下部導体層、誘電体膜および上部導体層を備えた薄膜デバイスにおいて、下部導体層中の平衡状態に達していない部分に起因して、誘電体膜の特性が変化したり誘電体膜の厚みの均一性が低下したりすることを防止する。
【解決手段】薄膜デバイス１は、基板２と、基板２の上に配置された絶縁材料よりなる平坦化膜３と、平坦化膜３の上に設けられたキャパシタ４とを備えている。キャパシタ４は、下部導体層１０と、下部導体層１０の上に配置された誘電体膜２０と、誘電体膜２０の上に配置された上部導体層３０とを有している。下部導体層１０は、電極膜１１と、電気めっき法を用いて電極膜１１の上に形成された第１層１２と、ＰＶＤ法またはＣＶＤ法を用いて第１層１２の上に形成された第２層１３とを有している。第２層１３における金属結晶の粒径は、第１層１２における金属結晶の粒径よりも小さい。 （もっと読む）

【課題】下位電極膜と誘電体膜との密着性に優れるとともに高耐電圧を実現するのに適したキャパシタ部、を有する電子部品を提供すること。
【解決手段】本発明の電子部品は、基板およびキャパシタ部を備える。キャパシタ部は、基板上に設けられた電極膜１１（下位電極膜）、当該電極膜１１に対向する電極膜１２（上位電極膜）、並びに、当該電極膜１１，１２間の誘電体膜１３からなる積層構造を有する。電極膜１１は、誘電体膜１３の側に酸化被膜１１ｃ’を有して当該誘電体膜１３と接合している密着金属層１１ｃを含む多層構造を有する。 （もっと読む）

【課題】本発明の目的は、誘電率が高く、リーク特性が良好で、安定した特性の薄膜誘電体を提供することにある。また、このような薄膜誘電体を用いて、大容量かつ信頼性の高い薄膜コンデンサ素子を提供することも目的とする。
【解決手段】上記目的を達成するために、（１−ｘ）ＭＴｉＯ_３‐（ｘ）〔Ｂｉ_２Ｏ_３・３ＴｉＯ_２〕、但し、ＭはＢａ、Ｓｒ、Ｃａのいずれか１種以上、ｘは０＜ｘ≦０．４の薄膜誘電体を形成した。当該薄膜誘電体を備える薄膜コンデンサ素子は誘電率が高く、リーク特性が良好で信頼性の高い素子とすることができた。 （もっと読む）

【課題】製造上の歩留まりが良好であり、信頼性の高い薄膜キャパシタを提供する。
【解決手段】半導体チップに接続される薄膜キャパシタであって、前記半導体チップに個別に接続される、多分割のセル構造に配列された複数の個別キャパシタを有することを特徴とする薄膜キャパシタ。 （もっと読む）

【課題】 酸化温度が低い材料を上部電極として使用し、なおかつ誘電体素子のリーク電流密度を十分に低減することの可能な誘電体素子の製造方法を提供する。
【解決手段】 下部電極１２上に誘電体１４を形成して、第１の積層構造１５を作製する。次に、第１の積層構造１５をアニールする。続いて、誘電体１４上に上部電極１６を形成して、第２の積層構造１７を作製する。この後、第２の積層構造１７を減圧雰囲気２５ｂ下で１５０℃以上の温度でアニールする。下部電極１２および上部電極１６の蒸発を防ぐため、第２の積層構造１７のアニールは、４５０℃以下の温度で行うことが好ましい。 （もっと読む）

【課題】電子機器内の電子回路、特に、超小型の高速動作メモリ回路や高周波領域で動作する集積回路等で用いられる、誘電体と導電多層膜の組み合わせを基本構成とする高性能メモリ・容量素子などにおいて、素子の性能の向上を可能とする導電多層膜を提供する。
【解決手段】第１導電体薄膜１０３は、第２導電体薄膜１０２の側に配置された第１傾斜機能領域１３１と、誘電体相１０４の側に配置された第１導電体相１３２とから構成されている。第１導電体薄膜１０３を構成してる第１傾斜機能領域１３１は、電極１０１の側から誘電体相１０４の側にかけて、化学結合的な状態，原子配列構造的な状態，及び電気特定的の状態の少なくとも１つの状態が徐々に変化し、バッファ作用による格子整合性の向上と、バリア作用による拡散制御性の向上を実現する傾斜機能を有している。 （もっと読む）

【課題】
スパッタ法やＣＶＤ法では、特殊な真空チャンバーが必要であり、製造コストが高くなるという欠点があり、ゾルゲル法では、反応に高温を必要とするため、基材が耐熱性のものに限定されていた。さらに、大面積の被膜を作成する場合、膜厚にばらつきがあった。
【解決手段】
導電性基材表面に絶縁層として１層形成された絶縁体微粒子膜が導電性基材表面に形成された第１の有機膜と絶縁体微粒子表面に形成された第２の有機膜を介して共有結合している単層絶縁体微粒子膜を製造提供することを要旨とする。さらに同様の方法を用いて、単層誘電体微粒子層が第１及び第２の電極に挟まれた構造のコンデンサーであり、第１の電極と誘電体微粒子が第１の電極表面に形成された第１の有機膜と誘電体微粒子表面に形成された第２の有機膜を介して共有結合しているコンデンサーを提供する。 （もっと読む）