【課題】配線の長さを最小化し、配線間のインピーダンスの不一致を解決するためのメモリモジュールを提供する。
【解決手段】本発明のメモリモジュールは、印刷回路基板と、前記印刷回路基板の第１面上に配置される第１列のメモリ素子と、前記印刷回路基板の第２面上に配置される第２列のメモリ素子と、多数のビアとを備え、前記第１列のメモリ素子は、前記印刷回路基板の基準軸に対して前記第２列の位置対をなすメモリ素子に各々オーバーラップされるように配置され、前記それぞれのビアは、前記第１列の第１メモリ素子の入出力端子を前記第２列の第２メモリ素子の入出力端子に連結させる経路の一部となり、前記第２列の第２メモリ素子は、前記第１メモリ素子に対応して位置対をなす第２列の第３メモリ素子に隣接することを特徴とする。 （もっと読む）

【課題】一方の導電パターンに過大電流が集中して、異常発熱を起こすことのない大電流用両面プリント基板を提供する。
【解決手段】絶縁材からなる絶縁基板２と、前記絶縁基板２の表裏両面に形成された導電パターン３と、リード部品（図示せず）のリード５を挿入するためのスルーホール４とを備え、前記絶縁基板２へ前記リード部品を実装し半田ディップした後、前記リード部品側から前記スルーホール４に追加の追い半田７を充填するもので、リード部品のリード５に流れる大電流を、前記絶縁基板２の表裏両面に形成した導電パターン３に案分してバランスよく分流でき、一方の導電パターン３に過大電流が集中し、異常発熱による発火、発煙という不安全な現象を回避し、安全性、信頼性の高い大電流用プリント基板を提供することができる。 （もっと読む）

【課題】 発熱部品が倒れるということをあらかじめ想定しておき、発熱部品が倒れた場合であっても、その発熱部品が非発熱部品に接触したり近接し過ぎたりして部品性能などが損なわれるという事態を起こらなくする。
【解決手段】 発熱部品であるサーミスタ２と非発熱部品である円柱状の電解コンデンサ４とを備える配線基板Ａにおいて、電解コンデンサ４に、発熱部品受止め部材６の環部６１を嵌着してその突出片部６２をサーミスタ２に対向させておく。サーミスタ２が電解コンデンサ４側に倒れ込んだときに、突出片部６２がサーミスタ２を受け止めて電解コンデンサ４に接触しないようにする。 （もっと読む）

【課題】 実装部品の板金配線への接続を容易に行い、且つ、大電流が流れる板金配線で問題となる、出力リップル電圧に発生するペデスタル電圧現象を解決することのできる板金配線の実装構造を提供する。
【解決手段】 電解コンデンサ６，７，８は、絶縁板40を介してバスバー20，21に実装されており、そのリード端子６ａ，７ａ，８ａはバスバー20，21に直接半田付け接続されている。リード端子６ａ，７ａ，８ａが絶縁板40側から各リード挿通孔45，46へそれぞれ挿通され、その反対面（リード挿通孔46周辺部）からバスバー20，21に半田42により半田付けされている。これにより、導電ライン（線路）を極力太く短くできるため、出力リップル電圧におけるペデスタル電圧の発生を抑制することができる。 （もっと読む）

【課題】製造コストメリットに優れたゾル−ゲル法を用いた誘電膜であって、従来に無い高い電気容量を備え且つ長寿命のキャパシタ回路を製造出来るキャパシタ層形成材を提供する。
【解決手段】上部電極形成に用いる第１導電層２と下部電極形成に用いる第２導電層３との間に誘電層４を備えるキャパシタ層形成材１において、当該誘電層４は、ゾル−ゲル法で形成した酸化物誘電膜であり、当該誘電層の厚さ方向及び平面方向に成長した粗大化結晶組織であり、且つ、粒径（長径）が５０ｎｍ〜３００ｎｍの酸化物結晶組織を含むことを特徴としたキャパシタ層形成材を採用する。そして、このキャパシタ層形成材を効率よく得るための製造方法を提供する。 （もっと読む）

【課題】 信頼性を向上させる配線方法を提供することにある。
【解決手段】 導通パターン１４，１６，１８と、開口４６を有し、導通パターン１４，１６，１８が、開口４６を掛け渡すように形成された基板４４と、を有する第１の配線基板４２を用意する。第１の配線基板４２の導通パターン１４，１６，１８と、第２の配線基板に形成された電極２８と、を開口４６内で電気的に接続する。及び、第１の配線基板４２を複数のセクションに分離する。第１の配線基板４２の分離は、導通パターン１４，１６，１８の少なくとも一部を開口４６内で切断することを含む。 （もっと読む）

【課題】 電極構造を多層化することにより腐食等による信頼性の低下を抑えるとともに、各層間の接続抵抗（コンタクト抵抗）を抑える。
【解決手段】 接続端子部Ｔは、２層以上の導体層（第１導体層２及び第２導体層３）が積層された構造を有し、積層された積層構造部分の面積が拡大されている。例えば、積層構造部分の面積を、接続端子部Ｔ上に接続されるバンプＢの接触面積の２倍以上とする。接続端子部Ｔが所定のピッチｐで配列される場合、積層構造部分の面積を、ピッチｐを１辺とする正方形の面積よりも大とする。あるいは、積層構造部分を長方形とする。 （もっと読む）

少なくとも２枚の基板を絶縁部材を介して貼り合わせることにより貼合せ基板を形成し、前記貼合せ基板にスルーホールを形成し、前記貼合せ基板の一方の面に第１の電子部品を搭載し、前記貼合せ基板の他方の面に第２の電子部品を搭載し、前記第１の電子部品と前記第２の電子部品とを、前記スルーホールを介して電気的に接続する。
（もっと読む）

【課題】 インダクタ部品を所望の角度で実装することができるようにして、電子部品同士の磁気的相互干渉を回避すると共に回路の高密度化と小型化とを図ることができるランド構造，インダクタ部品取付構造及び無線通信機の電源回路を提供する。
【解決手段】 第１の配線パターン３０が接続された第１のランド３−１と、第２の配線パターン４０が接続された第２のランド４−１とを備えるランド構造において、インダクタ部品２の外部電極２１，２２を第１及び第２のランド３−１，４−１に接続して、インダクタ部品取付構造を構成する。第１及び第２のランド３−１，４−１は円弧状をなして対向し、インダクタ部品２は、対象電子部品との磁気結合を最小にする角度で、第１及び第２のランド３−１，４−１に取り付けられている。好ましくは、レジスト５を第１及び第２のランド３−１，４−１に設ける。 （もっと読む）

【課題】特殊な基板や半導体素子の使用を不要とし、基板厚みにかかわらず適用可能で、放熱性、高周波接地特性に優れ、不具合、破損等での交換が容易な半導体素子の実装方法及び実装構造を提供する。
【解決手段】凸部を有する金属シャーシ２と、当該凸部に対応する位置の表裏を貫通する開口部７と上面の配線パターンを有し、前記凸形状が嵌入され金属シャーシ２に配置された基板３と、前記金属シャーシ２の凸部の上面に放熱用電極５が搭載され、リード線４が前記配線パターンと接続された基板表面実装型のプラスチック樹脂モールドパッケージの半導体素子１とで構成される。 （もっと読む）

【課題】
デジタル回路ブロックとアナログ回路ブロックとが同一平面上に混在して実装された回路基板において、各回路ブロック間に混入するノイズを低減できるようにする。
【解決手段】
回路基板１の中央にアナログ回路ブロック１０が形成され、そのアナログ回路ブロック１０の両側にデジタル回路ブロック４Ａ，４Ｂが形成されている。アナログ回路ブロック１０と各デジタル回路ブロック４Ａ，４Ｂの間に複数の電解コンデンサ１５を接続する共通のグランドパターン１６が形成される。電解コンデンサ１５は極性を一方向に揃えるようにグランドパターン１６に接続され、回路基板１に形成されたアナログ回路ブロック１０と各デジタル回路ブロック４Ａ,４Ｂとの間を遮るように立設され、これら電解コンデンサ１５群によってデジタル回路ブロック４Ａ,４Ｂから放射される高周波ノイズをシールドし、アナログ回路ブロック１０への混入を抑制する。 （もっと読む）

【課題】 モジュールのマイクロ化の効果を達成し、製造コストと組み立ての難度を低減する通信モジュールを提供する。
【解決手段】 第一表面と少なくとも凹部を有する支持体、前記凹部の中に位置される第一電子部品、および前記第一表面に位置され、且つ、前記第一電子部品と電気的接続される接続パットを含む。 （もっと読む）

無線周波チップパッケージは、接続要素、例えばチップ（７２、８４）を有する回路基板（５２）又は可撓性回路テープを、底部平面要素（２０）、例えば大きな熱伝導プレート（２２）及びプレート平面から上方へ突き出るリード（４０、４２）を含むリードフレームと一緒にアセンブルすることによって形成される。アセンブリステップは、接続要素（５２）の底部側にあるチップ（７２）の裏面（７８）を熱導体（２２）と近接させ、接続要素上の導電性トレース（６０）をリードと連結する。結果のアセンブリは封止され、リードの底端（４５）に端子が露出されて残される。封止されたアセンブリは、回路基板（１０２）へ表面実装されてよい。リード（４０、４２）は、接続要素（５２）と回路基板（１０２）との間にロバストな電気接続を提供する。
（もっと読む）

【課題】 配線基板に搭載されたノイズ除去部品からの放熱を効率良く行えるようにすることでノイズ除去部品によるノイズ除去を適正に行えるようにした回路基板を提供する。
【解決手段】 シグナルトレース２に搭載された積層コンデンサＭＣ等（ノイズ除去部品）が熱を持った場合でも、該積層コンデンサＭＣ等の放熱導体部ＲＣに導通する内部電極から直接的に放熱導体部ＲＣ及びこれに接続されたシールド部品８０，９０に伝えて効率的な放熱を行うことができ、これにより積層コンデンサＭＣ等の部品特性が熱によって変化することを防止して安定したノイズ除去効果を得ることができる。 （もっと読む）

【課題】 基板に電極パターンを形成し素子を実装してなる高周波回路において、基板内に発生し得る不要波を抑圧して信号の漏洩・損失を抑えて特性劣化を生じないようにした高周波回路、それを備えた高周波モジュールおよび通信装置を構成する。
【解決手段】 基板１の上下面に、その基板１の厚さ方向の中央面に対して面対称の電極パターン１２ａ，１２ｂを備え、その電極パターン１２ａ，１２ｂの面対称の位置に、対をなす上面実装素子５ａおよび下面実装素子５ｂをそれぞれ実装する。この上面実装素子５ａと下面実装素子５ｂのそれぞれの実装用端子位置は互いに面対称の関係にある。この構造により、表面波や平行平板モードの波などの不要波の励振が抑制され、信号の漏洩・損失・特性劣化が抑えられる。 （もっと読む）

【課題】
ＥＳＬを低減して、広い周波数帯域で良好なデカップリングを実現する。
【解決手段】
積層体１２の短手方向端面全体を覆うように、積層体１２の側面に長手方向に沿ってＧＮＤ電極１４が設けられ、信号電極１６，１８は、積層体１２の長手方向端面であって、前記ＧＮＤ電極１４に挟まれるようにコ字状に形成される。ＧＮＤ電極１４に接続されるＧＮＤ側導体パターン２０は、誘電体シート２２の短手方向の端からは露出し、長手方向の端からは露出しないように形成され、短手側の端１４Ａが、ＧＮＤ電極１４に接合する。前記信号電極１６，１８に接続される信号側導体パターン２４は、誘電体シート２６の長手方向の端からは中央部が露出し、短手方向の端からは露出しないように形成され、長手側の端１６Ａ，１８Ａが信号電極１６，１８にそれぞれ接合する。 （もっと読む）

プリント基板と、このプリント基板上に搭載された複数の電子部品と、前記電子部品の間で折り曲げられ積層された前記プリント基板の折り重ね部分と、前記折り重ね部分の両面に形成されたスルーホールと、前記スルーホールを介して前記電子部品間を接続し、前記電子部品と前記スルーホールとを接続する配線と、を備えている。
（もっと読む）

【課題】ＩＣ／ＬＳＩの動作安定、ノイズ抑制、実装面積等において最適なバイパスコンデンサの構成決定の手法を提供する。
【解決手段】各電源端子に対し、バイパスコンデンサをＣ１，Ｃ２，Ｃ３の３つを配置し、Ｃ１は用意できる最大の容量値のものに決定し、又、ＩＣ／ＬＳＩの電源端子から見たＩＣ／ＬＳＩの内部のインピーダンス特性において極小点となる共振周波数と、ＩＣ／ＬＳＩの電源端子から見た、概略バイパスコンデンサの定数とバイパスコンデンサの自己インダクタンスと電源ピンからバイパスコンデンサまでの配線によって概略決まるプリント配線板上の給電回路のインピーダンス特性における共振周波数を一致させるようにＣ２，Ｃ３容量値を確定することで、試行錯誤的な給電回路の最適化作業の負荷を低減させる。 （もっと読む）

【課題】 半導体素子のフリップチップ実装において、シールドのための部品点数を増加させることなく確実な電磁的シールドを実現でき、該半導体素子の直下にＧＮＤパターンを形成しなければならないという制限をなくすことができ、回路設計の自由度を拡大することができるとともに、プリント基板の高密度化を図ることができるようにする。
【解決手段】 プリント基板２０の部品面２０Ａにアンダーフィルを介して半導体素子１０をフリップチップ実装する場合のシールド構造であって、半導体素子１０の接着面１０Ａ外側に電極部１１，１１…を設け、プリント基板２０の部品面２０Ａと半導体素子１０の接着面１０Ａとの間に、樹脂接着剤に磁性体を含有した第１アンダーフィル３１を介在させるとともに、半導体素子１０の電極部１１，１１…を樹脂接着剤である第２アンダーフィル３２により絶縁してある。 （もっと読む）

【課題】 断線を低減することができる電子装置を提供すること。
【解決手段】 回路基板１０は、図１（ａ）に示すように基板側電極１１、回路素子２０を実装する段差である実装部１２などを備える。この実装部１２は、回路基板１０の表面と回路素子２０の表面との段差を低減させるためのものであり、回路素子２０の外形に応じた形状であり、回路基板１０と回路素子２０との間に略隙間がないように回路素子２０を挿入できる程度の大きさを有する。そして、図１（ｂ）に示すように実装部１２に回路素子２０が挿入された状態において、図１（ｃ）に示すようにスキージ板８０及びスキージ８２を用いて、導電性ペースト３０がスクリーン印刷される。従って、図１（ｄ）に示すように回路基板１０の表面と回路素子２０の表面とが略同一平面となる状態で導電性ペースト３０が設けられる。 （もっと読む）