【課題】 高周波回路用プリント配線板に表面実装する電子部品の線路インピーダンスの整合性を保ち、良好な高周波特性を維持するとともに表面実装型チップ部品の実装工程におけるチップ立ちやチップ回転ズレ等が発生しない電子部品装置を得る。
【解決手段】 第１ストリップ線路に接続された第１ランドパターンと、対応する第１対向ランドパターンと、第１ランドパターンと連続して接続された第２ランドパターンと、対応する第２対向ランドパターンと、この第２対向ランドパターンに連続して接続された第３ランドパターンと、対応する第３対向ランドパターンと、第３ランドパターンに接続された第２ストリップ線路を有し、第１ランドパターンと第２ランドパターンとの加算面積が、第２対向ランドパターンと第３ランドパターンとの加算面積に等しくした。 （もっと読む）

【課題】接続信頼性を低下させることなく、高密度実装、高密度配線を可能にしたプリント配線板構造を提供する。
【解決手段】プリント配線板１１の両部品実装面１１Ａ，１１Ｂにおいて、サブストレート相互（１２ａ−１３ａ）は一部が重なり、半導体チップ相互（１２ｂ−１３ｂ）は重ならない位置関係（Ｓ）で、第１の部品実装面１１Ａに第１の半導体パッケージ１２を実装し、第２の部品実装面１１Ｂに第２の半導体パッケージ１３を実装している。 （もっと読む）

【課題】電源供給系に重畳される高周波ノイズに対する抑制効果の向上が図れるバイパス用コンデンサの実装構造を備えたプリント配線板の電源ノイズフィルタ構造を得ること。
【解決手段】電源配線を、電源配線２ａと電源配線２ｂとに２分割し、その分割端側の配線上面に、コンデンサ実装用電源パッド５ａ，５ｂをそれぞれ設け、その分割端間を２端子チップコンデンサであるバイパス用コンデンサ４の電極部４ａで接続する。電源配線２ａ側から電源配線２ｂ側へ向かう高周波ノイズは、全てバイパス用コンデンサ４の電極部４ａを流れるので、電極部４ｂを通ってＧＮＤ層３へバイパスする性能が向上する。そして、分割端間を電源配線の迂回パターン８によって接続し、バイパス用コンデンサ４の剥離などによる電源配線２ａ，２ｂ間の不動通を回避する。電源配線の迂回パターン８の高周波インピーダンスはバイパス用コンデンサ４の電極部４ａよりも大きくしてある。 （もっと読む）

【課題】マイクロストリップラインと他の信号ラインとが交差する構成において、当該交差部分におけるインピーダンス整合を好適に行うことができる回路基板及び電子機器を提供すること。
【解決手段】第１の層５０ａは、第１の信号線５０ｃと、基準電位に電気的に接続された基準電位部５０ｄとが形成されている。第２の層５０ｂは、第１の信号線５０ｃに対向して配設されると共に、基準電位に電気的に接続された基準電位部５０ｅと、基準電位部５０ｅを挟んで電気的に離れて配置される第２の信号線５０ｇと、が形成されている。第２の層５０ｂには、基準電位部５０ｅに導電性の導電性部材５０ｆが実装され、この導電性部材５０ｆが、基準電位部５０ｅを挟んで電気的に離れて配置された第２の信号線５０ｇを電気的に接続する。 （もっと読む）

【課題】実装基板や半導体パッケージなどの配線基板の各配線の信号伝播の遅延時間を容易に調整および変更することができ、なおかつ配線基板の小型化および高密度実装にも対応可能な遅延回路および遅延時間調整方法を実現する。
【解決手段】遅延回路１は、遅延時間の設定を指示するインタフェース１１と、任意の遅延時間にプログラム可能な遅延素子１２と、を備え、遅延素子１２の遅延時間が、インタフェース１１から指示により設定される。 （もっと読む）

【課題】電源供給系に重畳される高周波ノイズに対する抑制効果の向上が図れるバイパス用コンデンサの実装構造を備えたプリント配線板の電源ノイズフィルタ構造を得ること。
【解決手段】電源配線を、電源配線２ａと電源配線２ｂとに２分割し、その分割端側の配線上面に、コンデンサ実装用電源パッド５ａ，５ｂをそれぞれ設け、その分割端間を２端子チップコンデンサであるバイパス用コンデンサ４の一方の電極部４ａで接続する。電源配線２ａ側から電源配線２ｂ側に向かう高周波ノイズは、全てバイパス用コンデンサ４の電極部４ａを流れるので、他方の電極部４ｂを通ってＧＮＤ層３へバイパスする性能が向上し、高周波ノイズに対する抑制効果の向上が図れる。 （もっと読む）

本発明は、電子機器組立体４００およびその製造方法８００、９００、１０００、１２００、１４００、１５００、１６００、１７００を提供する。組立体４００は、はんだを使用しない。部品４０６、またはＩ／Ｏリード４１２を有する部品パッケージ４０２、８０２、８０４、８０６は、８００で、平面基板８０８上に配置される。組立体は、１０００で、成形またはドリリングされて基板８０８を貫通し部品のリード４１２まで至るバイア４２０、１００２と共に、電気的絶縁材料９０８を用いて、９００で、包み込まれる。次いで組立体は、１２００でメッキされ、包み込みおよびドリリングの工程が１５００で繰り返されて、所望の層４２２、１５０２、１７０２が構築される。組立体は、１８００で結合されうる。結合された組立体の中に、ピン２２０２ａ、２２０２ｂ、および２２０２ｃ、メザニン相互接続デバイス２２０４、ヒートスプレッダ２４０２、ならびにヒートスプレッダとヒートシンクの組合せ２６０２を含む品目が、挿入されうる。エッジカードコネクタ２８０２は、結合された組立体に取り付けられうる。
（もっと読む）

【課題】本体の大型化を抑えるとともに、回路基板に搭載された集積回路に静電気が印加されることを防止し、信頼性を高めた電子機器を提供する。
【解決手段】集積回路１１を搭載した回路基板１０上にコンデンサ１３を搭載し、このコンデンサ１３は、一方の端子を当該回路基板１０上に形成されているグランドパターン１２に接続し、且つ、他方の端子を当該回路基板１０上に形成されている回路パターンに接続することなく、当該回路基板１０上方に延ばした状態で搭載している。静電気が発生した場合、回路基板１０に搭載されている他の電子部品よりも高い位置にある当該回路基板１０上方に延ばしてある端子に印加され、グランドパターン１２と接続している一方の端子に流れ、グランドパターン１２に放電される。したがって、静電気が集積回路１１に印加することを抑えられる。 （もっと読む）

【課題】効率よく製造することができる回路基板及び回路基板の製造方法を提供することを目的とする。
【解決手段】回路基板１は、金属基材２及び前記金属基材２上に設けられたプリント基板３からなる基板本体４と、前記基板本体４上に実装した実装部品５と、前記基板本体４に穿設した貫通穴７に圧入されたスタッド部材６とを備え、前記スタッド部材６により装置本体に固定する。前記基板本体４は、前記貫通穴７の前記プリント基板３側周縁にグランドパターン10を設け、前記スタッド部材６は、半田15を印刷した前記グランドパターン10側から前記貫通穴７に圧入され、前記金属基材２と前記グランドパターン10とを電気的に接続する。 （もっと読む）

【課題】端子挿入力を下げても、端子保持力を向上させることができ、信頼性の高い電気的接続を実現できるプレスフィット端子と基板との接続構造を提供する。
【解決手段】本接続構造は、プレスフィット端子３の表面には第１のメッキ層４が被覆され、基板１のスルーホール２の内壁には第２のメッキ層７が被覆され、基板１の内部には熱伝導性を備えたコア層５を有し、コア層５の端部は、第２のメッキ層７又はその近傍まで延びて形成され、第１のメッキ層４と第２のメッキ層７との間を拡散接合させることにより、プレスフィット端子３を基板１のスルーホール２内に保持させる。 （もっと読む）

【課題】薄型化のために回路基板の穴に通すカメラモジュールを搭載する部材として、支持強度を確保するとともに、導電性も確保する。
【解決手段】小型電子機器におけるカメラモジュール搭載構造であって、回路基板２に形成された穴２１にカメラモジュール３を通し、このカメラモジュール３を金属ケース１に搭載する。具体的には、カメラモジュール３は、そのカメラ３０の側方に突出する第１基板３１を備え、この第１基板３１のカメラ３０の側方突出部に第２基板４が搭載されている。また、金属ケース１のカメラモジュール搭載部１１には、第１基板３１の側方突出部に対応する凹段部１２が形成されている。そして、第２基板４には、ＤＳＰ５が搭載されるとともに、回路基板２に接続するフレキシブル基板６が搭載されている。 （もっと読む）

【課題】高速・高密度電子機器で特に信号品質の確保が必要なＣＰＵ−メモリ間のアドレス線において、小型化と高周波特性確保の両立が実現できる部品内蔵実装基板を提供する。
【解決手段】絶縁基板１００の表面上に、ＣＰＵ１０１と、チップ部品としての並列終端抵抗１０５と、メモリ１０２とが搭載されている。絶縁基板１００の内部には、ＣＰＵ１０１の直下に第１のデカップリングキャパシタ１０６ａが内蔵され、メモリ１０２の直下に第２のデカップリングキャパシタ１０６ｂが内蔵されている。並列終端抵抗１０５の直下には、膜部品としての直列終端抵抗１０３ｂ及び信号品質補償用キャパシタ１０４ｂがその面を絶縁基板１００の表面に平行にして内蔵されており、両者間に第３のデカップリングキャパシタ１０６ｃが内蔵されている。 （もっと読む）

【課題】導電材と収容された電子部品との接続強度を向上させ、収容された電子部品上に他の電子部品を実装可能とする電子部品収容基板及びその製造方法を提供する。
【解決手段】電子部品収容基板４０において、基板１０をその厚み方向に貫いた孔部２７に電子部品６０を収容した電子部品収容基板において、電子部品に、互いの端部側に対向する一対の電極部６２ａ，６２ｂを設け、基板の両面にそれぞれ配線層３１，３２を設け、孔部を、連通部２０を介し、一面側と他面側とに開口し、連通部の断面積より大なる断面積となる第１の凹状段部２２と第２の凹状段部２３とで形成し、第１の凹状段部及び前記第２の凹状段部の各内面側に配線層に電気的に接続するための導電層を形成し、各導電層と各電極部とを、配線層の表面に連続する略平坦な面を有する導電部材３０でそれぞれ電気的に接続した構成とする。 （もっと読む）

【課題】回路基板の一方の面に配設されたコネクタと他方の面に配設されたコネクタとを繋ぐ伝送路長を短くし、伝送路信号品質を向上させる。
【解決手段】表面４１に配設されたコネクタ５１と、コネクタ５１に対向する裏面４２の箇所に配設されたコネクタ５２と、コネクタ５１を表面４１に半田付けするためのコネクタ実装用パターン５３と、コネクタ５２を半田付けするためのコネクタ実装用パターンと５４を備え、コネクタ実装用パターン５３，５４の端部に、スルーホール５５を形成し、コネクタ実装用パターン５３，５４を電気的に接続する。 （もっと読む）

【課題】長期的に安定した電気的接続を容易かつ安価に実現する。
【解決手段】回路基板１０では、取付孔１１の周囲に位置する接地パターン１２の接続領域１２ａに導電性ペーストを用いて導電膜１３を形成する。筐体２０には、回路基板１０の取付孔１１と対向する位置にネジ孔２１を螺刻しておく。回路基板１０は、ネジ３１の座面と導電膜１３が対向するように筐体２０の所定位置に載置して、回路基板１０側からネジ孔２１にネジ３１を螺入して回路基板１０を筐体２０に固定する。このとき、回路基板１０の接地パターン１２と筐体２０は、導電膜１３とネジ３１を介して電気的に導通状態となる。接地パターン１２の接続領域１２ａは導電膜１３で覆われているので、回路基板１０と筐体２０は、長期にわたって安定した導通状態を確保できる。 （もっと読む）

【課題】プリント基板に配置可能な最小ビア間隔よりも短い端子間隔をもつコンデンサを搭載する場合であっても、従来よりも低抵抗、低インダクタンスを実現し、コンデンサの性能を十分に発揮することが可能なコンデンサの実装方法及びプリント基板を提供する。
【解決手段】本発明は、プリント基板の最小ビア間隔よりも短い端子間隔を持つコンデンサの実装方法であって、前記コンデンサの端子箇所のプリント基板を削り、電源ライン又は接地ラインを表面に露出させ、前記コンデンサの端子を、前記露出された電源ライン又は接地ラインに直接ハンダ付けするように構成した。 （もっと読む）

電気通信コネクタ５００であって、コネクタハウジング５０１と、コネクタハウジング５０１内の複数のコネクタコンタクトと、コネクタコンタクトの成端端部を受け取るための第１のめっきスルーホールを有する基板５０３であって、第１のめっきスルーホールが基板５０３上の一領域内に構成された基板５０３と、基板５０３内の第２のめっきスルーホール内に配置される複数の成端コンタクト５０４とを含み、第２のめっきスルーホールが基板５０３上の該一領域を横断する、電気通信コネクタ５００が提供される。
（もっと読む）

【課題】プリント配線基板のインピーダンス特性を向上させる。
【解決手段】プリント配線基板５１のＬ１層には、Ｌ１層とはことなる層に設けられた電源パターンを介して、メモリ６１−１、メモリ６１−２、およびメモリコントローラ６２に電力を供給する電力供給部６３が配置されている。プリント配線基板５１上において、電力供給部６３をメモリ６１−１、メモリ６１−２、およびメモリコントローラ６２に囲まれる位置に配置することで、電力供給部６３からメモリ６１−１、メモリ６１−２、またはメモリコントローラ６２までの電力を供給するための配線の長さをより短くすることができ、インダクタンス成分をより小さくすることができる。これにより、プリント配線基板５１における電源とグランドとの間のインピーダンスの増加を抑制することができる。本発明は、プリント配線基板に適用することができる。 （もっと読む）

【課題】装置全体の面積、高さを増加させること無く、より放熱効果を向上させるができる電子部品実装装置を提供する。
【解決手段】本発明に係る電子部品実装装置１００は、プリント基板２０と当該プリント基板２０に実装される電子部品１，２とを備えている。プリント基板２０は複層構造であり、内層には、ベタパターンを有するベタパターン層４が配設されている。また、ベタパターンの少なくとも一部が露出されるように、ベタパターン層より上層に形成されている層が開口されている。そして、当該露出しているベタパターン上に電子部品１が実装されている。 （もっと読む）

【課題】積層セラミックコンデンサを含む電子部品の配線基板への実装後に、積層セラミックコンデンサの容量の微小調整から大幅な調整までが可能となる半導体装置の製造方法を提供する。
【解決手段】積層体１１と端部電極１２、１３とからなる積層セラミックコンデンサ１０を配線基板１４の実装面に実装し、その実装面をモールド樹脂１５で樹脂封止した後、モールド樹脂１５の上部からレーザ光を照射し、モールド樹脂１５の一部および積層体１１の一部を除去して加工孔１６を形成し、積層体１１に含まれる複数枚の金属板のうちの一部を切断する。 （もっと読む）