【課題】メモリデバイスとデータ処理デバイスを搭載するのに電源系の安定化と低信号ノイズを保証した２層構造の実装基板を用いた低コストな半導体装置を提供する。
【解決手段】実装基板の第１面に、メモリデバイス（４）と前記メモリデバイスをアクセス制御可能なデータ処理デバイス（３）が実装される。前記実装基板は２層の導電パターン構造を有し、第１面にはメモリデバイスとデータ処理デバイスを接続する信号配線パターンと電源配線パターン（３００〜３０７）を有し、第２面にはグランドパターンを有する。実装基板の第１面において、前記電源配線パターンは、前記メモリデバイスから前記データ処理デバイスに向かう複数の離間した経路を構成し、前記電源配線パターン及び信号配線パターンは夫々非交差状態で配置される。 （もっと読む）

【課題】半導体パッケージ内の特定の信号に対してプレーンを設け、このプレーンをパッケージ側面に設けた板状のフラットプレート端子によりプリント板に接続することにより、耐ノイズ性を高めた半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法を提供する。
【解決手段】半導体パッケージ１０は、半導体チップ１１を搭載し、半導体チップ１１の入出力ピンを電気的に外部へ接続する複数の信号端子であるボール１４を裏面に設け、半導体チップ１１の電源と接続する電源プレーン１２を半導体チップ１１の背面に平行に設け、半導体チップ１１のグランドと接続するグランドプレーン１３を半導体チップ１１の背面に平行に設け、電源プレーン１２と外部を電気的に接続する板状のフラットプレート端子１５−１を側面に設け、グランドプレーン１３と外部を電気的に接続する板状のフラットプレート端子１５−２を側面に設けた。 （もっと読む）

【課題】パッド等の配線基板の接続端子と半導体チップのバンプとの接合時の超音波振動の印加エネルギーを過剰に大きくすることなく、高熱による配線基板の変形によってもパッドとバンプとの接合が破断しにくい半導体装置、およびその製造方法を提供する。
【解決手段】配線基板２の接続端子４と半導体装置のバンプ１０とが、固相拡散によりフリップチップ接合されて成る半導体装置において、接続端子４の少なくとも一部が、配線基板２の基体に固着されずに設けられ、パンプ１０が、接続端子４の、前記基体に固着されていない部分に接合されている。 （もっと読む）

【課題】半導体素子を内蔵し、電気的接続の信頼性を確保できる多層プリント配線板を提供する。
【解決手段】多層配線板１は、キャビティ１４が形成された第１の基板１０とキャビティ１４を塞ぐように積層して配置された第２の基板２０とから構成される。キャビティ１４内には、第２の基板２０に接続された半導体素子３０が収容されている。第１充填樹脂４１は、半導体素子３０の頭部とキャビティ１４の底面との間に、半導体素子３０の頭部が埋め込まれるようにして充填されており、半導体素子３０を支持・固定する。半導体素子３０の側面部には、ヤング率の小さいか融点の低い第２充填樹脂４２が充填されている。 （もっと読む）

【課題】半導体素子等の電子部品を内蔵した配線板において、電気的接続部分の高信頼性を確保できる多層配線板を提供する。
【解決手段】多層配線板１には、キャビティ１４が形成され、第１絶縁性樹脂基材１１上に充填樹脂４０が塗布された第１の基板１０と、半導体素子３０が実装された第２の基板２０とを、半導体素子３０がキャビティ１４に収容されるように積層して、加熱しつつ圧着することにより製造される。充填樹脂４０は、半導体素子３０と接触して、半導体素子３０の第１の基板１０と対向する面が埋め込まれる。充填樹脂４０の体積は、キャビティ１４に収容された半導体素子３０とキャビティ１４内壁との間隔の容積より小さいので、半導体素子３０の側面には、充填樹脂４０が充填されない空隙１４ａが形成される。 （もっと読む）

【課題】ＥＭＩ測定等を行う際に基板の損傷を招くことなくノイズ抑制チップ部品の取替えが容易に行なえる耐ノイズ評価用回路基板を提供する。
【解決手段】回路基板１上に形成されたチップ部品１３をマウントするためのランド１４に取り付けられ、前記チップ部品１３を着脱可能に装着するチップホルダ１５であって、装着されたチップ部品１４の各端子を所定の押圧力で挟持する一対の電極１６と、前記一対の電極１６と前記ランド１４を夫々導通させる導通部材１７とを備え、前記一対の電極１６及び導通部材１７が絶縁部材１８に一体に支持されている。 （もっと読む）

【課題】サージ耐電圧を高めることができ、それによって静電気放電に際しての破壊等が生じ難い、信頼性に優れた積層コンデンサを提供する。
【解決手段】セラミック積層体２内に、セラミック層を介して第１，第２の内部電極３，４が重なるように配置されており、セラミック積層体２の外表面に、第１の内部電極に電気的に接続されている第１の外部電極５と第２の内部電極に電気的に接続されている第２の外部電極６と、第３の外部電極７Ａ、７Ｂとが形成されており、第１の内部電極３と、第２の内部電極４とに異なる電位が接続されるように構成されており、第３の外部電極が、第１，第２の内部電極のいずれにも電気的に接続されておらず、かつ第１，第２の外部電極５，６間に位置する電極部分を有するようにセラミック積層体２の外表面に形成されており、第３の外部電極からサージ電流が逃がされるように構成されている、積層コンデンサ。 （もっと読む）

【課題】電子構成要素用の接続装置を提供する。
【解決手段】本発明は、電子構成要素と基板とを導電接続するための接続装置を記載している。この場合、接続装置は、少なくとも１つの絶縁膜と２つの導電膜とからなる膜複合材として形成される。前記膜複合材は、絶縁膜と交互にそれぞれの導電膜の層構造として形成され、この場合、少なくとも１つの導電膜が構成され、このようにして導体トラックを形成する。さらに、膜複合材の主領域の少なくとも１つの導電膜は、第１の金属を含み、かつ前記膜の厚さに比べて薄い第２の金属層を有する少なくとも１つの膜部分を有する。 （もっと読む）

【課題】電気的性能の良好な高周波ユニット、及びその製造方法を提供すること。
【解決手段】本発明の高周波ユニットにおいて、２個の空芯コイル６の巻線部７が傾け手段Ｋによって回路基板１に対して同一方向に傾いた状態で、リード部８がランド部３に取り付けられているため、高周波回路における２個の空芯コイル６間の電気的結合が良好な状態で一定にでき、利得が向上すると共に、レスポンスが良くなって、電気的性能の良好なものが得られる。 （もっと読む）

【課題】電子部品間の配線長を短くする電子装置及びそれを有する電子機器を提供する。
【解決手段】フレキシブルプリント回路基板に複数の電子部品を搭載し、折り曲げによって積層する電子装置であって、前記フレキシブルプリント回路基板の２つの端面のそれぞれの配線部を電気的に接続する接合部を有し、前記複数の電子部品のうちの少なくとも２つは前記接合部の前記配線部を介して通信可能に接続されていることを特徴とする電子装置及びそれを有する電子機器を提供する。 （もっと読む）

【課題】 ベアチップＩＣを回路基板上のチップ電子部品上に直接実装するときに、ベアチップＩＣとチップ電子部品との間に不要な電流リークや、不要な電圧印加が発生するのを防止する。
【解決手段】 回路基板２に実装されたチップ電子部品３上に、ベアチップＩＣ４を直接実装した三次元実装構造を形成する。チップ電子部品３とベアチップＩＣ４を接着部材層５で接着実装し、チップ電子部品３とベアチップＩＣ４を離間させた状態で接着部材層５を硬化させる。 （もっと読む）

【課題】狭ピッチで、かつ多ピンの電極端子を有する半導体素子であっても、実装不良が生じ難く、かつ実装時の押圧力を小さくでき、接続信頼性の高い電子部品実装構造体を提供する。
【解決手段】複数の電極端子３を有する電子部品２と、これらの電極端子３に対応する位置に接続端子６を設けた実装基板５と、電極端子３と接続端子６とを接続する突起電極７とを備え、電子部品２の電極端子３と実装基板５の接続端子６とが突起電極７により接続され、突起電極７は可視光に感光する感光性樹脂と導電性フィラーとを含む導電性樹脂からなる構成を有する。 （もっと読む）

【課題】固体電解コンデンサの陽極であるアルミニウム金属層とスルーホールとの低抵抗接続を実現できる固体電解コンデンサ内蔵基板を提供する。
【解決手段】陽極１がアルミニウム金属層、陰極６が銀ペーストの層からなるシート状の固体電解コンデンサを絶縁樹脂３に内蔵し、表層及び裏層が金属層４からなり、前記陽極１がスルーホール８を介して表層と裏層の金属層４に接続され、前記陰極６が導体ペーストにより表層の金属層４に接続された固体電解コンデンサ内蔵基板である。 （もっと読む）

【課題】カバーの接地が確実で、特性の良好な面実装型電子回路モジュールを提供すること。
【解決手段】本発明の面実装型電子回路モジュールにおいて、カバー６の接地端子６ｃは、回路基板１から下方に突出して、マザー基板９に直接、接地されるため、カバー６の接地が十分となり、ラジエーションや利得やアイソレーション等の特性が良好となって、性能が向上すると共に、接地端子６ｃがマザー基板９に面実装されるため、高さの低い、薄型のものが得られる。 （もっと読む）

【課題】振動環境や熱サイクル環境において良好な信頼性を維持可能なプリント基板のピン接続構造を提供すること。
【解決手段】スルーホール３に挿入されたリード端子１と、プリント基板２の内層４２とを接続するビア７を設けた。これにより、振動や熱サイクルによりスルーホール３と内層４２との接合界面６ａが損傷したとしても、接続を良好に確保することができる。 （もっと読む）

キャパシタストラップは、セキュリティータグのコイルやアンテナに装着され、ＥＡＳまたはＲＦＩＤのセキュリティータグを形成し、適切に同調する。キャパシタストラップは、２つの金属箔と、両者間に、セキュリティータグのコイルやアンテナの別々のポイントに電気的に接続された端部を有する誘電体材料とで形成された薄膜キャパシタである。キャパシタストラップは、キャパシタと直列または並列に接続されたＲＦＩＤ集積回路を含んでもよく、特定の場所でセキュリティータグのコイルに装着されると、タグを所定の周波数に同調させる。
（もっと読む）

【課題】コネクタ全体を覆うシールド部品及びスルーホールのための専用のシールド部品を設けることなく、スルーホールを磁気シールドすることができる実装基板及び実装基板のシールド方法を提供する。
【解決手段】基板３の端子２に接続されるコネクタ１は、モールド樹脂製の本体における基板に向かう面以外の面が、導電性材料又は導電板からなるシール材により被覆されている。また、基板３に設けられたスルーホール４の少なくとも一部はコネクタ１の下方の位置に配置されている。 （もっと読む）

【課題】プリント基板に装着されたＲＦＩＤタグの通信距離を十分に確保するとともに、
プリント基板への部品実装工程の全ての過程でＲＦＩＤタグによる製品管理がたやすくす
ること。
【解決手段】少なくとも１層の導体層を形成し、内部または表面にＲＦＩＤタグを装着し
たプリント基板１において、装着されたＲＦＩＤタグ２の上下面には、導体層による配線
パターン３が設けられていない構成とする。また、少なくとも１層の導体層を形成し、Ｒ
ＦＩＤタグを装着したプリント基板において、導体層による配線パターンの設けられてい
ないプリント基板箇所にＲＦＩＤタグと同等の縦横寸法の貫通穴が設けられ、貫通穴にＲ
ＦＩＤタグが嵌め込まれた構造である。 （もっと読む）

【課題】電気特性を劣化させず、低コストで、高信頼性の挿入実装部品のはんだ接合構造及びその製造方法を提供することを目的とする。
【解決手段】スルーホール４が形成された絶縁性の基材２、基材２の表面に形成された導体３、スルーホール４の周囲の導体３の面を露出させて残る導体３部分を絶縁膜５で被覆することによって形成した電極４１，４２を備えた配線板１と、配線板１のスルーホール４にリード電極６１が挿入され、電極４１，４２の面にリード電極６１がはんだ９１，９２で接合された挿入実装部品６とを有する挿入実装部品のはんだ接合構造において、リード電極６１を挿入する側の電極４１の面の面積をリード電極を挿入する側の電極４１の面と反対側の電極４２の面の面積より小さくする。 （もっと読む）

【課題】実装されたＩＣチップのプロセッサコア部のトランジスタへの電源供給の遅延を抑制して、誤作動が生じ難い多層プリント配線板を提供すること。
【解決手段】スルーホール導体を有するコア基板上に、導体回路と絶縁性樹脂層とが交互に積層されてなるビルドアップ配線層が形成され、そのビルドアップ配線層の表層にＩＣ等の半導体素子を搭載するための実装部を有する多層プリント配線板において、ＩＣ等の半導体素子を実装する領域の直下の領域に配設されるスルーホール導体のピッチを、他の領域に配設されるスルーホール導体のピッチよりも小さくした。 （もっと読む）