【課題】半導体基板上に形成された絶縁膜をドライエッチングする場合に、その終点検出の精度を向上させる。
【解決手段】ポリシリコンからなるゲート層７，８と、ＬＯＣＯＳ３上にポリシリコンからなる終点検出補助用のダミー層９を形成する。ゲート層７，８とダミー層９を形成した後、シリコン基板１上に、ゲート層７，８とダミー層９を覆って、ＴＥＯＳ膜１４を形成する。その後、ＴＥＯＳ膜１４、薄いゲート酸化膜５及び厚いゲート酸化膜６をドライエッチングすることにより、ゲート層７，８の側壁にサイドウォール１５を形成すると共に、ＬＯＣＯＳ３に囲まれた領域におけるシリコン基板１のＰウエル２の表面を露出させる。このドライエッチング時に、終点検出補助用のダミー層９が露出することにより、終点検出を補ってその検出精度を向上させることができる。 （もっと読む）

【課題】本発明は、半導体装置の製造方法等に関し、ハードマスクを用いることなくエッチング加工が可能となる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート絶縁膜及び素子分離膜２の上にゲート電極３を形成する工程と、第１の層間絶縁膜４を形成する工程と、第１のＡｌ合金膜からなるＡｌ合金配線５を形成する工程と、第２の層間絶縁膜６を形成する工程と、第２のＡｌ合金膜７ａを形成する。次いで、第２のＡｌ合金膜７ａ上にレジストパターン８ａを形成する工程と、レジストパターン８ａにフロロカーボン系ガスを用いたプラズマ処理を行うことにより、レジストパターンの表面に硬化層８ｂを形成する工程と、硬化層８ｂが表面に形成されたレジストパターンをマスクとして異方性エッチングを行うことにより第２のＡｌ合金膜７ａを加工する工程と、を具備することを特徴とする。 （もっと読む）

【課題】トレンチゲート型ＭＯＳＦＥＴのゲートを有する半導体素子の、歩留まりおよび信頼性を高める。
【解決手段】ゲート電極９ａの加工時のエッチングガスとして、フッ素系のガスであるＳＦ_６を使用することでエッチングの等方性を強め、ゲート電極９ａの表面を滑らかに加工することができ、製品の歩留まりおよび信頼性を向上することができる。また、ゲート電極９ａの加工時のｎ^＋型単結晶シリコン基板１の温度を５℃とすることで、エッチング残渣が加工表面へ再付着するのを防ぎ、加工表面を滑らかな形状にすることにより、トレンチゲート型ＭＯＳＦＥＴの歩留まりおよび信頼性を高めることができる。 （もっと読む）

【課題】４００℃程度の耐熱性を有するＮｄ添加量２ａｔ％のＡｌＮｄ層をプラズマエッチングにおいてフェンスと呼ばれる反応生成物の堆積を抑制できるエッチング方法を提供する。
【解決手段】プラズマエッチングを行うエッチングガスとして塩素ガスを用い、エッチング速度を２５０ｎｍ／分以下のエッチング速度でエッチングが行われるよう塩素ガスを供給する。ネオジム塩化物は蒸気圧がアルミニウム塩化物に比べて低いが、２５０ｎｍ／分以下のエッチング速度となるようプラズマエッチングすることで、アルミニウム塩化物と同時に蒸発させることができるため、フェンスの発生を抑えることが可能となる。 （もっと読む）

改良された耐プラズマ性を有する充填ポリマー組成物が開示される。組成物はポリマーマトリックス中に分散された粒子フィラーを含む。粒子フィラーは、Ｎｂ_２Ｏ_５、ＹＦ_３、ＡｌＮ、ＳｉＣ又はＳｉ_３Ｎ_４、及び希土類酸化物であることが可能である。一実施形態では、組成物は、静電チャック用接着剤、シャワーヘッド用接着剤、ライナー用接着剤、シール材、Ｏリング、又はプラスチック部品として利用される。
（もっと読む）

【課題】半導体装置の製造方法に於いて、簡便な方法により、処理容器の内壁面をプラズマによりコーティングし、内壁面から酸素等の汚染原子が放出されることを抑止し、成膜品質を向上させる。
【解決手段】基板５を処理する処理容器１の内面を、プラズマ処理により反応ガス１９でコーティング処理する工程と、前記処理容器内に基板を搬入する工程と、前記反応ガスを用いて基板をプラズマ処理する工程と、前記処理容器内から基板を搬出する工程とを有する。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、酸化物半導体を有する半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する半導体装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いて酸化物半導体膜及び導電膜のエッチング工程を行う。エッチング工程において、第１のエッチング工程は、エッチングガスによるドライエッチングを用い、第２のエッチング工程はエッチング液によるウエットエッチングを用いる。 （もっと読む）

【課題】微細化に伴うコントロールゲートの非対称性や素子の形状バラツキを解消する
【解決手段】（ａ）ウェハ基板（１５、２）の上に形成されたゲート絶縁膜（６）の上に、ワードゲート（４）を形成する工程と、（ｂ）ウェハ基板（１５、２）の表面と、ワードゲート（４）の側面と、ワードゲート（４）の上面とを覆う電荷蓄積膜（１３、７）を形成する工程と、（ｃ）電荷蓄積膜（１３、７）の表面を覆う導電体膜（１４）を形成する工程と、（ｄ）導電体膜をエッチングしてコントロールゲート（５）を形成する工程とを具備する製造方法で不揮発性半導体装置を製造する。ここにおいて、コントロールゲート（５）を形成する（ｄ）工程は、ウェハ基板（１５、２）が配置されたウェハステージ（２２）をカソード電極とし、カソード電極のバイアスパワーを１００Ｗ以上１５００Ｗ以下から選択されるエッチング条件に設定して異方性ドライエッチングを行う。 （もっと読む）

【課題】電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現する。
【解決手段】被加工対象上に形成されたレジスト膜を加工してレジストパターンを形成する工程と、レジストパターンをマスクとして、所定のエッチング条件で被加工対象をエッチングする工程とを実行する際に、形成されたレジストパターンの寸法及び形状（膜厚及びテーパ角度）を測定し、測定されたレジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。 （もっと読む）

【課題】パワーＭＯＳＦＥＴの耐圧性向上を目的として設けられた電界緩和リング（ＦＬＲ）の側面に、エッチングの際に残るＰｏｌｙ−Ｓｉ膜によって、ＦＬＲパターンの配線間の寸法差にばらつきが発生することを防止する。また、その寸法差のばらつきによるＶ_ＤＳＳ耐圧特性の不具合の発生を防止し、歩留まりを向上させる。
【解決手段】半導体基板３上のＰｏｌｙ−Ｓｉ膜をドライエッチングにより加工し、ゲート電極８Ｇを形成する際、エッチングガスに使用するＣｌ_２及びＯ_２ガスに加え、ＳＦ_６ガスを添加してエッチングすることにより、等方性エッチングを可能にし、ＦＬＲ５の側面のエッチング残り９の量を低減させる。 （もっと読む）

【課題】半導体装置に含まれる半導体基板と当該半導体基板に形成される貫通孔（ＴＳＶ）を含む配線との間の絶縁性を良好に保つことができる半導体装置の製造方法を提供する。
【解決手段】
貫通孔の内壁に形成された絶縁膜の開口底部に対応する部分を除く部分をエッチングレジストで被膜し、当該エッチングレジストをマスクとしたエッチングにより当該絶縁膜を除去して電極パッドを露出させた後、導電層を形成して配線する。 （もっと読む）

【課題】熱酸化シリコン膜、非ドープＣＶＤ酸化シリコン膜、多結晶シリコン膜、窒化シリコン膜を含む積層膜に対して、常温において洗浄時の各種膜に対するエッチング量差を低減し、また、各種膜に対するエッチング速度を適度に制御することを可能とする。
【解決手段】半導体基板の主面上に絶縁層を形成する工程と、前記絶縁層の上に導電層を堆積する工程と、前記導電層の上にフォトレジスト膜を形成する工程と、前記絶縁層および前記導電層をエッチングすることによってゲート素子を形成する工程と、前記フォトレジスト膜を除去した前記半導体基板の主面を半導体洗浄用組成物によって洗浄する工程と、前記半導体洗浄用組成物のリンス処理および乾燥処理を行う工程とを含む半導体装置の製造方法であって、前記半導体洗浄用組成物は、フッ化アンモニウムと、フッ化水素酸と、過酸化水素と、脂肪族第１級アミンとを含む２０℃〜２８℃の混合水溶液からなる。 （もっと読む）

【課題】パターンつきフォトレジストマスクと、その下に配された中間マスク層と、その下に配された機能性有機質マスク層と、その下に配されたエッチング層とによって形成されるスタックにおいてエッチング層内のエッチング構成の限界寸法を制御するための方法を提供する。
【解決手段】中間マスク層４１６は、パターンつきフォトレジストマスク４２０に対して選択的にエッチングすることによって開口される。機能性有機質マスク層４１２の開口は、ＣＯＳを含む開口ガスを流すこと、プラズマを発生させること、および開口ガスを流すことを停止する工程とを含んでいる。その後エッチング層４０８は、所望の寸法にエッチングされる。 （もっと読む）

【課題】 半導体素子の微細パターン製造方法を提供する。
【解決手段】フィーチャー層３１０の第１領域Ａには第１マスク構造物を形成し、第２領域Ｂには第２マスク構造物を形成する。各々デュアルマスク層とエッチングマスク層とを含むように第１マスク構造物及び第２マスク構造物を形成する。第１マスク構造物及び第２マスク構造物のエッチングマスクパターンを等方性エッチングし、第１マスク構造物からエッチングマスクパターンを除去する。第１マスク構造物及び第２マスク構造物の両側壁にスペーサ３５０Ａ、３５０Ｂを形成する。第２マスク構造物上にあるエッチングマスクパターンをマスクとして第１領域Ａで間にボイドが形成されるように側壁スペーサ３５０Ａを含む第１マスクパターンと、第２領域Ｂで間に第２マスク構造物が介在するように側壁スペーサ３５０Ｂ、３５０Ｃを含む第２マスクパターンを形成する。 （もっと読む）

【課題】繋ぎ露光において、マスクパターンの一端部を幅広に形成したマスクを使用しなくても、マスクの相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制する。
【解決手段】本発明の半導体装置は、半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、第１の露光領域に第１の露光マスクを用いて形成された第１配線パターン101と、第１配線パターン101と繋ぎ合わせるための配線パターンとして、第１配線パターン101と同層でかつ第２の露光領域に第２の露光マスクを用いて形成された第２配線パターン102と、第１配線パターン101と第２配線パターン102との繋ぎ合わせ部分に形成されたビア103,104と、ビア103,104の間に形成された繋ぎパターン105とを備える。 （もっと読む）

【課題】疎部及び密部のそれぞれにおいて、所望の寸法のデバイスパターンを簡単にエッチングにより形成できるようにする。
【解決手段】金属層１２上に２層のマスク層１３，１４を形成する工程と、２層のマスク層１３，１４に対して、各層ごとに、デバイスパターンを疎に形成する疎部または密に形成する密部におけるＣＤシフト量を調整する１種類のエッチングパラメータを変更させてエッチングを行い、マスクパターン１３−１〜１３−４，１４−１〜１４−４を形成する工程と、マスクパターン１３−１〜１３−４を用いて金属層１２をエッチングし、ゲート電極１２−１〜１２−４を形成する。 （もっと読む）

【課題】層間絶縁膜に開口した凹部の底部及び側壁から層間絶縁膜上面にかけて形成した導電膜を、導電膜形成後の凹部内に保護絶縁膜を形成すること無しに層間絶縁膜上面の導電膜のみを選択的に除去する方法を提供する。
【解決手段】導電膜のドライエッチングに際して、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるようにエッチング条件を選択して行う。 （もっと読む）

【課題】検査対象の電極パッド表面に触れること無く、電極パッド表面の酸化被膜を除去することができる、半導体の電極パッド表面の酸化被膜除去方法および半導体の電極パッド表面の酸化被膜除去装置を提供する。
【解決手段】チャンバ内に、半導体と、上記半導体と所定の間隔に平板電極を配置し、さらに、上記半導体と上記平板電極の間に上記半導体に設けられた電極と相対する位置に穴が設けられたメッシュ電極を配置し、チャンバ内を所定のガス雰囲気状態とし、上記平板電極と上記メッシュ電極に電圧を加えて上記平板電極と上記メッシュ電極の間にプラズマを発生させ、上記メッシュ電極に設けられた穴を通じて上記プラズマを上記電極へと誘導し、誘導されたプラズマによって上記電極の表面の酸化被膜を除去する。 （もっと読む）

【課題】高アスペクト比を有する多結晶シリコン膜のエッチング加工において、加工性の向上を図る。
【解決手段】シリコン基板１の上面にゲート絶縁膜４が形成され、その上面に多結晶シリコン膜５、７、電極間絶縁膜６などからなるゲート電極の積層膜からなる加工対象膜が形成されている。この上面に、ハードマスクとして機能するシリコン窒化膜８、酸化アルミニウム膜９が積層される。従来相当のシリコン窒化膜１０が単層の構成のハードマスクに比べ、ハードマスクを薄くすることができる。これによって、リソグラフィのパターン幅Ａに対して最終加工幅Ｃ１はＣ２に対して小さくすることができ、加工変換差を小さくすることができる。 （もっと読む）

【課題】タッチパネルやＰＤＰ、ＬＣＤやＥＬディスプレイ材料、太陽電池の透明電極や裏面電極、ハイブリッド型太陽電池の透明中間層、化合物半導体高速デバイスに用いる低誘電率膜、表面弾性波素子、赤外線カットなどを目的として、基材の両面に透明電極が形成された透明導電膜のパターニングの方法を提供する。
【解決手段】基材１の両面に透明電極層２，３が形成された透明導電膜のパターニングにおいて、ＹＡＧまたはＹＶＯ₄レーザー４の基本波または第２高調波を用いることで、片面のみの精度の高いパターニングが可能となる。 （もっと読む）