電子デバイスの製造方法及び設定装置
【課題】電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現する。
【解決手段】被加工対象上に形成されたレジスト膜を加工してレジストパターンを形成する工程と、レジストパターンをマスクとして、所定のエッチング条件で被加工対象をエッチングする工程とを実行する際に、形成されたレジストパターンの寸法及び形状(膜厚及びテーパ角度)を測定し、測定されたレジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。
【解決手段】被加工対象上に形成されたレジスト膜を加工してレジストパターンを形成する工程と、レジストパターンをマスクとして、所定のエッチング条件で被加工対象をエッチングする工程とを実行する際に、形成されたレジストパターンの寸法及び形状(膜厚及びテーパ角度)を測定し、測定されたレジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、被加工対象をリソグラフィー及びエッチングにより加工して、半導体装置に代表される電子デバイスを製造する方法及び加工時のエッチング条件を設定する設定装置に関する。
【背景技術】
【0002】
半導体装置の微細化及び高集積化に伴い、機能素子における寸法精度への要求が高くなってきている。特にMOSトランジスタのゲート電極の形成時における加工精度は、トランジスタ特性のバラツキに直接影響を与えるためにより高い加工精度が要求されている。
LSI製造時のパターン形成には、一般的にレジストパターンをリソグラフィーで形成し、レジストパターンをマスクとして被加工対象をエッチングにより加工する。より高い加工寸法精度を得るためには、リソグラフィーにより形成されたレジストパターンの寸法を測定し、この実測寸法と予め規定された所望寸法(狙い寸法)との差分値を求め、この差分値をできるだけ縮めるようにエッチング条件を調整する。このエッチング条件の調整により、エッチング後の寸法変動を小さくすることができる。例えば、特許文献1には、レジストパターンの寸法を測定したうえでエッチングプロセスのレシピを調整し、エッチング後における寸法の安定化を図る技術が開示されている。
【0003】
【特許文献1】特開2005−109514号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
エッチング時の条件変更による素子寸法の調整方法を用いるためには、レジストマスクの寸法とエッチング後における被加工対象の寸法との差がエッチング条件により一定である事が望ましいが、実際には様々な要因でこの差に変動が生じる。エッチング時のエッチング装置の状態変化による変動は、急激な変化については、エッチング装置の状態管理により予測が可能であり、緩慢な変化については、寸法変化の変動管理により補正が可能となる。
【0005】
より高い寸法精度を達成するために問題となるのは、レジストパターンの形状変化に起因する寸法変動である。同一条件下でエッチング処理を施しても、レジスト形状が変動した場合にはレジスト寸法とエッチング後の素子寸法との間に相関関係が見られなくなることがある。この場合、レジストパターンの寸法の測定結果からエッチング後の被加工対象の寸法を見積もることが不能となり、特許文献1のようにエッチング条件を調整することが実質的にできない状態となる。このように、レジストパターンの寸法のみに基づいてエッチング条件を調整した場合には、寸法変動が増大してしまい、本来の目的である加工精度の向上が実現できない。
【0006】
本発明は、上記の課題に鑑みてなされたものであり、電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現できる電子デバイスの製造方法及び設定装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
電子デバイスの製造方法の一態様は、被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程とを含み、形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。
【0008】
設定装置の一態様は、被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、前記差分値に基づいて前記エッチング条件を調整する条件調整部とを含む。
【発明の効果】
【0009】
上記の各態様によれば、電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスが実現される。
【発明を実施するための最良の形態】
【0010】
―本実施形態の基本骨子―
以下、本実施形態の基本骨子について説明する。ここでは、所望幅寸法(狙い幅寸法)が40nmであるゲート電極を形成する場合を例示する。
【0011】
素子分離及びゲート絶縁膜の形成を終了したシリコン半導体基板に、被加工対象であるゲート材料として多結晶シリコン膜を成膜し、多結晶シリコン膜上にリソグラフィーによりレジストパターンを形成する。
続いて、レジストパターンをマスクとして用いて多結晶シリコン膜をドライエッチングする。ここで、標準的なエッチング条件では、レジストパターンの寸法に対してエッチング後のゲート電極の幅寸法は15nm程度狭く形成される。本例では、ゲート電極の狙い寸法は40nmであるため、レジストマスクの狙い寸法は、ゲート電極の狙い幅寸法の40nmに15nmを加えた55nm程度となる。この狙い寸法でレジストパターンを形成するが、リソグラフィー時の様々なゆらぎにより、形成されたレジストパターンには寸法変動が生じる。
【0012】
実際に上記の狙い寸法でレジストパターンを形成したところ、幅寸法が52nm〜54nm程度の範囲内で変動するレジストパターンが得られた。このレジストパターンを用いて多結晶シリコン膜をドライエッチングし、形成されたゲート電極の幅寸法とレジストマスクの寸法との関係を調べた結果を図1に示す。ゲート電極の幅寸法とレジストマスクの寸法との関係は、理想的には、ゲート電極のエッチングによる幅寸法の変化分−15nmを切片とした傾き1の直線状となると考えられる。ところが図1の例ではそのような相関が全く見られない結果となった。
【0013】
本実施形態では、エッチング条件を調整する際のパラメータとして、レジストパターンの寸法に加えて、レジストパターンの形状を考慮する。レジストパターンの形状としては、レジストパターンの膜厚(高さ)及びテーパ角度が好適である。テーパ角度の代わりに、レジストパターンの上端幅と下端幅との差分値を用いても良い。レジストパターンの縦断面が台形である(或いはほぼ台形と見なせる形状)ならば、レジストパターンの上端幅と下端幅との差分値は、レジストパターンの膜厚を一定とすれば実質的にはレジストパターンのテーパ角度と等価となる。
【0014】
図1のレジストパターンについて、テーパ角度とゲート電極の幅寸法との関係を調べた結果を図2に示す。この結果を見ると、ゲート電極の幅寸法が、レジストパターンのテーパ角度をθとしたときの1/tanθに近い関係で変化していることが判る。
エッチング後におけるゲート電極の幅寸法を予測するために、本実施形態では以下のモデル式を採用する。
レジストパターンの実質寸法
=レジストパターンの寸法+a×レジストパターンの膜厚/tanθ・・・(1)
(1)式において、aは係数、θはレジストパターンのテーパ角度である。係数aは、レジストパターンのサイズ及びエッチング条件等により変わる値であり、同一のリソグラフィー及びエッチングプロセスの場合にのみ定数として扱うことができる。レジストパターンの寸法、膜厚、及びテーパ角度は全て実測された値を用いる。
【0015】
図1のレジストパターンについて、(1)式の係数aを例えば0.437とした場合の、レジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係を調べた結果を図3に示す。図3では、レジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係は、切片を−15nmとした傾き1の直線と強い相関を示すことが確認される。即ち、エッチング時の寸法変化量は、レジストパターンの寸法、膜厚及びテーパ角度により正確に予測することができる。本実施形態では、レジストマスクの寸法の測定時に、レジストマスクの寸法に加えてレジストマスクの膜厚及びテーパ角度を測定して、レジストマスクの寸法、膜厚及びテーパ角度の3つをエッチング条件を調整するためのパラメータとする。これらのパラメータを用いて、エッチング条件の最適化を行うことにより、所望の寸法に正確に被加工対象を加工することができる。
【0016】
―具体的な実施形態―
以下、上記の基本骨子を踏まえ、具体的な実施形態について図面を参照して詳細に説明する。本実施形態では、機能素子としてMOSトランジスタを形成する場合を例示する。本件は、他の機能素子(半導体メモリ素子又は各種のキャパシタ等)を備えた半導体装置にも適用できる。また、半導体装置以外のFPD(Flat Panel Display)、MEMS(Micro-Electro-Mechanical Systems)、磁気ヘッド等の電子デバイスにも適用可能である。
【0017】
図4は、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図4(a)に示すように、シリコン半導体基板10に素子分離構造11を形成する。
詳細には、シリコン半導体基板10の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造11を形成し、半導体基板10上で素子活性領域を画定する。
【0018】
続いて、図4(b)に示すように、半導体基板10上にゲート絶縁膜12を介してゲート電極13を形成する。
詳細には、半導体基板10の素子活性領域に熱酸化法等により薄いゲート絶縁膜12を形成した後、ゲート絶縁膜12上にCVD法等により例えば多結晶シリコン膜を堆積する。そして、多結晶シリコン膜及びゲート絶縁膜12をリソグラフィー及びドライエッチングにより電極形状に加工する。以上により、ゲート絶縁膜13上に多結晶シリコン膜からなるゲート電極13を形成する。
【0019】
続いて、図4(c)に示すように、エクステンション領域14を形成する。
詳細には、ゲート電極13をマスクとして素子活性領域内に不純物を所定のドーズ量及び加速エネルギーでイオン注入し、一対のエクステンション領域14を形成する。イオン注入する不純物としては、PMOSトランジスタを作製する場合にはホウ素(B+)等のP型不純物を、NMOSトランジスタを作製する場合にはリン(P+)又は砒素(As+)等のN型不純物を用いる。
【0020】
続いて、図4(d)に示すように、サイドウォール絶縁膜15及びソース/ドレイン領域16を順次形成する。
詳細には、先ず、全面に例えばシリコン酸化膜をCVD法等により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極13の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜15を形成する。
次に、ゲート電極13及びサイドウォール絶縁膜15をマスクとして、素子活性領域内に不純物をエクステンション領域14よりも深くなる条件でイオン注入し、一対のソース/ドレイン領域16を形成する。イオン注入する不純物としては、PMOSトランジスタを作製する場合にはホウ素(B+)等のP型不純物を、NMOSトランジスタを作製する場合にはリン(P+)又は砒素(As+)等のN型不純物を用いる。
以上により、ゲート電極13、エクステンション領域14、及びソース/ドレイン領域16を有するMOSトランジスタが形成される。
【0021】
続いて、図4(e)に示すように、層間絶縁膜17と、層間絶縁膜17内でソース/ドレイン領域18と電気的に接続されるコンタクトプラグ18とを順次形成する。
詳細には、先ず、MOSトランジスタを覆うように、CVD法等により例えばシリコン酸化膜を堆積し、層間絶縁膜17を形成する。
次に、ソース/ドレイン領域16の表面の一部を露出させるように、層間絶縁膜17をリソグラフィー及びそれに続くドライエッチングにより加工し、層間絶縁膜17にコンタクト孔18aを形成する。
【0022】
次に、コンタクト孔18aの内壁面を覆うように、層間絶縁膜17上にスパッタ法等によりTi、TiN、或いはTiとTiNの積層膜等を堆積し、下地膜18bを形成する。
次に、コンタクト孔18a内を下地膜18bを介して埋め込むように、層間絶縁膜17上に導電材料、例えばタングステン(W)をCVD法等により堆積する。そして、層間絶縁膜17の表面が露出するまで、W及び下地膜18bを化学機械研磨(Chemical-Mechanical Polishing:CMP)法により研磨し、コンタクト孔18a内を下地膜18bを介してWで充填するコンタクトプラグ18を形成する。
【0023】
続いて、図4(f)に示すように、コンタクトプラグ18と電気的に接続される配線19を形成する。
詳細には、先ず、コンタクトプラグ23上を含む層間絶縁膜17上に、スパッタ法等により例えばTi、TiN、或いはTiとTiNの積層膜等の下地材料を堆積する。
次に、下地材料上に、スパッタ法等により例えばアルミニウム(Al)又はAl合金等の配線材料を形成する。
そして、コンタクトプラグ18と電気的に接続されるように、リソグラフィー及びドライエッチングにより配線材料及び下地材料を電極形状に加工し、下地膜19aを介してコンタクトプラグ18と電気的に接続される配線19を形成する。
しかる後、更なる層間絶縁膜及び上層の配線等を形成し、半導体装置を形成する。
【0024】
本実施形態では、図4(b)でゲート電極13を形成する際に、上記の基本骨子で説明した手法を適用する。
図5は、本実施形態によるリソグラフィー及びドライエッチングの工程を示すフロー図である。図6は、本実施形態によるエッチング条件の設定装置の概略構成を示すブロック図である。図7は、レジストパターンの膜厚及びテーパ角度を測定する手法を説明するための概略平面図である。図8は、図4(b)の工程をより詳細に示す概略断面図である。
【0025】
本実施形態によるエッチング条件の設定装置は、図6に示すように、寸法予測部41、差分値算出部42、調整値算出部43、記憶部44、条件調整部45、流量比算出部46、流量比算出部47、寸法変化量算出部48、標準条件換算部49、及び補正値算出部50を有して構成される。
【0026】
寸法予測部41は、レジストパターンの寸法及び形状(形状はレジストパターンの膜厚及びテーパ角度)に基づいて、被加工対象の所望する寸法に対応したレジストパターンの実質寸法を予測する。レジストパターンの実質寸法は、例えば上記の(1)式に基づいて算出される。
差分値算出部42は、レジストパターンの所望寸法(狙い寸法)とレジストパターンの実質寸法との差分値を算出する。
調整値算出部43は、差分値算出部42により算出された差分値に、エッチングされた他の被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出する。
調整値
=(レジストパターンの狙い寸法とレジストパターンの実質寸法との差分値)+(エッチングされた他の被加工対象の実測寸法に基づく寸法変化量の補正値)
【0027】
記憶部44は、寸法予測部41により算出されたレジストパターンの実質寸法、及び補正値算出部50により算出された補正値が記憶されている。
条件調整部45は、調整値算出部43により算出された調整値に基づいて被加工対象のエッチング条件を調整する。
【0028】
流量比算出部46は、寸法予測部41で算出されたレジストパターンの実質寸法に基づいて、エッチングガスである混合ガスのうち、所定のガスの流量比を算出する。
流量算出部47は、流量比算出部46により算出された所定のガスの流量比に基づいて、エッチングガスを構成する各ガスの流量を算出する。
【0029】
寸法変化量算出部48は、エッチングされた被加工対象の実測寸法と、寸法予測部41で算出されたレジストパターンの実質寸法との差分値を寸法変化量として算出する。
標準条件換算部49は、寸法変化量算出部48で算出された寸法変化量と、調整値算出部43により算出された調整値との差分値を標準条件による寸法変化量(標準変化量)として算出する。
補正値算出部50は、既に算出された半導体基板の数ロット分における標準変化量の平均値を算出し、被加工対象の狙い幅寸法に対するレジストパターンの寸法の変化量とこの平均値との差分値を補正値として算出する。
補正値
=(ゲート電極の狙い幅寸法に対するレジストパターンの寸法の変化量)−(標準変化量の平均値)
算出された補正値は記憶部44に記憶され、調整値算出部43による調整値の算出に供される。
【0030】
ゲート電極13を形成する際には、先ず図8(a)に示すように、多結晶シリコン膜21及びレジスト膜22を形成する。
詳細には、CVD法等によりゲート絶縁膜12上に被加工対象となる多結晶シリコン膜を堆積する。そして、多結晶シリコン膜21上に所定のレジストを塗布し、レジスト膜22を形成する。
【0031】
続いて、図8(b)に示すように、レジストパターン23を形成する(図5のステップS1)。
詳細には、リソグラフィーによりレジスト膜22を露光してパターニングし、電極形状のレジストパターン23を形成する。
【0032】
続いて、レジストパターン23の幅寸法、膜厚、及びテーパ角度を測定する(図5のステップS2)。ここで、幅寸法及びテーパ角度の測定は、図10(a)に示すように、縦断面が台形状であるレジストパターン23において、中央部分の幅MCDを幅寸法、台形の底角をテーパ角度として測定する。
【0033】
レジストパターン23の幅寸法、膜厚、及びテーパ角度の測定方法としては、例えば分光エリプソメトリ法を用いたOCD測定を採用する。
周期的に配置されたレジストパターンに垂直な方向から入射される光の反射後のスペクトルを解析することにより、レジストパターンの幅寸法、膜厚、及びテーパ角度を一度に計測することが可能である。しかしながらそのためには、モデルから予め形成されたスペクトルデータのライブラリとのフィッティングによる計測を行う必要がある。この際、計測対象が複数ある場合にはそれぞれのパラメータの変動によるスペクトル変化が特有であることを要するが、計測対象がレジストパターンである場合には、膜厚とテーパ角度等で似かよったスペクトル変化を起こすことがある。この場合、実際にはレジストパターンの膜厚が変動しているにも係わらず、テーパ角度の変動として計測されることがあり、測定の精度を低下させる要因となる。
この問題を解決するため、本実施形態では、レジストパターンの近傍に、ある程度の面積を持った膜厚測定用パターンを配置し、先ずは膜厚測定用パターンの膜厚の計測を行ったうえで、レジストパターンの寸法測定用パターンのスペクトル計測を行う。
【0034】
詳細には、先ず図7(a)に示すように、半導体基板10のスクライブ領域に形成された、ゲート材料として堆積された多結晶シリコン膜21の一部である膜厚測定用パターン31を用いる。入射光が膜厚測定用パターン31で反射した反射光のスペクトルを計測し、膜厚測定用パターン31(即ち、多結晶シリコン膜21)の膜厚を測定する。
【0035】
次に、図7(b)に示すように、膜厚測定用パターン31上に形成された、レジスト膜22の一部である膜厚測定用パターン32を用いる。入射光が膜厚測定用パターン31,32で反射した反射光のスペクトルを計測し、膜厚測定用パターン31+膜厚測定用パターン32(即ち、多結晶シリコン膜21+レジスト膜22)の膜厚を測定する。ここで、膜厚測定用パターン31の膜厚の測定値を定数として与える。これにより、膜厚測定用パターン32の膜厚の測定精度を向上させることができる。測定された膜厚測定用パターン32の膜厚を、レジストパターン23の膜厚とみなす。
【0036】
そして、図7(c)に示すように、レジスト膜22の一部であり、膜厚測定用パターン32と共に形成されたジストパターン23の寸法測定用パターン、ここではOCD(Optical Critical Dimension)測定用パターン33を用いる。入射光がOCD測定用パターン33で反射した反射光のスペクトルを計測し、OCD測定用パターン33の幅寸法及びテーパ角度を測定する。測定されたOCD測定用パターン33の幅寸法及びテーパ角度を、レジストパターン23の幅寸法及びテーパ角度とみなす。ここで、膜厚測定用パターン31,32の膜厚の測定値を定数として与え、OCD測定用パターン33の幅寸法及びテーパ角度についてのみフィッティングにより計算する。これにより、OCD測定用パターン33の幅寸法及びテーパ角度の測定精度を向上させることができる。
【0037】
続いて、レジストパターン23の実質寸法を予測する(図5のステップS3)。
詳細には、寸法予測部41は、測定されたレジストパターン23(膜厚測定用パターン32及びOPC補正OCD測定用パターン33)の幅寸法、膜厚、及びテーパ角度に基づいて、ゲート電極13の所望する幅寸法に対応したレジストパターン23の実質寸法を算出する。レジストパターン23の実質寸法は、例えば上記の(1)式に基づいて算出される。
【0038】
続いて、差分値算出部42は、レジストパターン23の所望幅寸法(狙い幅寸法)とレジストパターンの実質寸法との差分値を算出する(図5のステップS4)。
続いて、調整値算出部43は、差分値算出部42により算出された差分値に、既に形成された他のゲート電極13の実測寸法に基づく寸法変化量の補正値を加えた調整値(差分値+補正値)を算出する(図5のステップS5)。補正値は記憶部44に格納されている。
被加工対象の寸法は、エッチング装置等のコンディションの変化等に依存して変化することがある。この変化量は、後述するように、エッチング処理をする度にエッチング後の被加工対象の寸法を測定し、この実測寸法を用いて得られた補正値により調整することができる。
【0039】
続いて、流量比算出部46は、寸法予測部41で算出されたレジストパターン23の実質寸法に基づいて、エッチングガスである混合ガスのうちの所定のガス、ここではSO2の流量比を算出する(図5のステップS6)。
続いて、流量算出部47は、流量比算出部46により算出されたSO2流量比に基づいて、エッチングガスを構成する各ガスの流量を算出する(図5のステップS7)。
【0040】
以下、ステップS6,7について詳述する。
ゲート電極の形成時において、レジストパターンよりも幅狭にゲート電極を形成する場合には、エッチング時にレジストパターンの幅寸法を減少させる処理を行う。レジストパターンの幅寸法の減少量を調整することにより、レジストパターンの幅寸法とエッチング後におけるゲート電極の幅寸法との差異を調整することが可能となる。
当該差異を調整する具体的な手法としては、エッチング処理時のレジストパターンの幅寸法を減少させる処理の処理時間を調整する方法、及びこの処理に使用するエッチングガス条件を変更する方法等がある。本実施形態では、エッチングガス条件を変更する方法を例示する。
【0041】
本実施形態では、例えばICPプラズマ源を備えたエッチング装置を用いる。半導体基板10はエッチングチャンバ内に搬送されて静電チャックに固定され、静電チャックの温度(チャック温度)が調整されて半導体基板の温度が制御される。チャック温度制御によって被加工対象の寸法変化量を調整することが可能であり、状況に応じてチャック温度を調整することができる。本実施形態では、チャック温度を20℃とする場合を例示する。
【0042】
本実施形態では、レジストパターン23下に不図示の反射防止膜(BARC)を形成するものとし、多結晶シリコン膜21と共に行うBARCのエッチング時に、レジストパターンの幅寸法の縮小処理を行う。この縮小処理時のエッチングガスとしては、例えば、He,O2,SO2を含む混合ガスを用いる。Heの流量を60sccm、O2、及びSO2の合計のガス流量を30sccmとし、各ガスの流量比を調整することによりレジストパターンの幅寸法の縮小量を調整することができる。
【0043】
エッチングガスの圧力はコンダクタンスバルブにより自動的に調整され、例えば5mTorrに保持する。ICPパワーが330W、バイアスパワーが100Vに調整されたRFパワーをエッチングチャンバに導入する。BARCのエッチング状態は、プラズマの発光状態を解析することにより判断される。BARCのエッチングの終点を例えばEPD(End Point Detector)により検出し、エッチングの終点を検出した時点から例えば30%程度のオーバーエッチングを行う。以上により、SO2流量比(SO2流量/(SO2流量+O2流量))を制御することによりレジストパターンの幅寸法の縮小量を調整することができる。
レジストパターン23の狙い幅寸法を55nmとした場合における、SO2流量比(%表示ではSO2流量比×100となる。)の値とゲート電極13の幅寸法との関係を調べた結果を図9に示す。SO2流量比を変えることにより、ゲート電極13の幅寸法のほぼ線形的な制御が可能であることが判る。
【0044】
SO2流量を6sccm、O2流量を24sccm、SO2流量比を20%としたときのエッチング条件をエッチング標準条件とする。このエッチング標準条件によりBARCをエッチングすることは、ゲート電極の狙い幅寸法である40nmを目指してエッチングを行うことを意味する。
【0045】
流量比算出部46は、エッチング標準条件に基づいてBARCのエッチング時のSO2流量比を算出する。例えば、調整値算出部43により算出された調整値(差分値+補正値)が2nmであるとする。この場合、エッチング条件としては、ゲート電極の幅寸法がエッチング標準条件による場合よりも2nmだけ幅広に形成されるエッチング条件を選ぶ必要がある。図9から、SO2流量比を1%増加させることにより、ゲート電極の幅寸法を約1.07nm幅広に形成されることが判る。従って、流量比算出部46は、この場合のSO2流量比を以下のように算出する。
SO2流量比
=エッチング標準条件のSO2流量比(20%)+調整値(2nm)/1.07
≒21.87%
【0046】
続いて、流量算出部47は、算出されたSO2流量比に基づいて、以下のようにSO2流量及びO2流量を算出する。
SO2流量
=SO2流量比×エッチング標準条件の合計流量(SO2流量+O2流量:30sccm)/100
≒6.6sccm
O2流量
=エッチング標準条件の合計流量(30sccm)−SO2流量(6.6sccm)
≒23.4sccm
以上のようにエッチング条件を決定することにより、ゲート電極13の幅寸法を狙い幅寸法に可及的に近づけることができる。
【0047】
上記のように、ステップS6,7を実行した後、上記のエッチング条件により、図8(c)に示すように、レジストパターン23をマスクとしてBARC及び多結晶シリコン膜21をドライエッチングする(図5のステップS8)。そして、レジストパターン23を灰化処理等により除去することにより、図4(b)のゲート電極13が形成される。
【0048】
本実施形態では、ゲート電極13を形成した後に、続いてゲート電極13を形成する際に用いる補正値を算出する。
先ず、形成されたゲート電極13の幅寸法を測定する(図5のステップS9)。ゲート電極13の幅寸法の具体例を図10(b)に幅寸法gwとして示す。
続いて、寸法変化量算出部48は、測定されたゲート電極13の幅寸法(実測寸法)と、法予測41で算出されたレジストパターン23の実質寸法との差分値を寸法変化量として算出する(図5のステップS10)。
【0049】
続いて、標準条件換算部49は、寸法変化量算出部48で算出された寸法変化量と、調整値算出部43により算出された調整値との差分値を標準変化量として算出する(図5のステップS11)。
続いて、補正値算出部50は、ステップS11で算出された標準変化量を含む、既に算出された半導体基板の直近の数ロット分における標準変化量の平均値を算出し、ゲート電極13の狙い幅寸法に対するレジストパターン23の幅寸法の変化量(ここでは15nm)と、上記の平均値との差分値を補正値として算出する(図5のステップS12)。算出された補正値は記憶部44に記憶され、次回以降のステップS5における調整値算出部43による調整値の算出に供される。
【0050】
このように、標準変化量の短期的な平均値を利用して、エッチング条件の調整量を補正することにより、更にバラツキの少なく狙い幅寸法に極めて近いゲート電極13の幅寸法を得ることができる。
【0051】
以上説明したように、本実施形態によれば、半導体装置の更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い半導体装置が実現する。
【0052】
―その他の実施形態―
上述した本実施形態によるエッチング条件の設定装置の各構成要素(図6の寸法予測部41、差分値算出部42、調整値算出部43、条件調整部45、流量比算出部46、流量比算出部47、寸法変化量算出部48、標準条件換算部49、及び補正値算出部50等)の機能は、コンピュータのRAMやROM等に記憶されたプログラムが動作することによって実現できる。同様に、STEM装置の収差補正方法の各ステップ(図5のステップS3〜S7,S10〜S12等)は、コンピュータのRAMやROM等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
【0053】
具体的に、前記プログラムは、例えばCD−ROMのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、CD−ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、LAN、インターネットの等のWAN、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【0054】
また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。
【0055】
例えば、図11は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図11において、1200はCPU1201を備えたパーソナルコンピュータ(PC)である。PC1200は、ROM1202またはハードディスク(HD)1211に記憶された、又はフレキシブルディスクドライブ(FD)1212より供給されるデバイス制御ソフトウェアを実行する。このPC1200は、システムバス1204に接続される各デバイスを総括的に制御する。
【0056】
PC1200のCPU1201、ROM1202またはハードディスク(HD)1211に記憶されたプログラムにより、本実施形態の図5におけるステップS3〜S7,S10〜S12の手順等が実現される。
【0057】
1203はRAMであり、CPU1201の主メモリ、ワークエリア等として機能する。1205はキーボードコントローラ(KBC)であり、キーボード(KB)1209や不図示のデバイス等からの指示入力を制御する。
【0058】
1206はCRTコントローラ(CRTC)であり、CRTディスプレイ(CRT)1210の表示を制御する。1207はディスクコントローラ(DKC)である。DKC1207は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク(HD)1211、及びフレキシブルディスク(FD)1212とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム:パソコンのハードやソフトの実行(動作)を開始するプログラムである。
【0059】
1208はネットワーク・インターフェースカード(NIC)で、LAN1220を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のPCと双方向のデータのやり取りを行う。
なお、パーソナルユーザ端末装置を用いる代わりに、エッチング条件の設定装置に特化された所定の計算機等を用いても良い。
【0060】
以下、本件の諸態様を付記としてまとめて記載する。
【0061】
(付記1)被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程と
を含み、
形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整することを特徴とする電子デバイスの製造方法。
【0062】
(付記2)測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する工程と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する工程と、
前記差分値に基づいて前記エッチング条件を調整する工程と
を含むことを特徴とする付記1に記載の電子デバイスの製造方法。
【0063】
(付記3)前記エッチング条件を調整する工程において、前記エッチングに用いるエッチングガスの流量と前記レジストパターンの寸法変化との関係に基づいて、前記レジストパターンの寸法が前記所望寸法となるように、前記差分値に対応した前記エッチングガスの流量を決定することを特徴とする付記2に記載の電子デバイスの製造方法。
【0064】
(付記4)前記差分値に、エッチングされた他の前記被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出し、
前記調整値に基づいて前記エッチング条件を調整することを特徴とする付記2又は3に記載の電子デバイスの製造方法。
【0065】
(付記5)前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする付記1〜4のいずれか1項に記載の電子デバイスの製造方法。
【0066】
(付記6)前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする付記5に記載の電子デバイスの製造方法。
【0067】
(付記7)被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、
前記差分値に基づいて前記エッチング条件を調整する条件調整部と
を含むことを特徴とする設定装置。
【0068】
(付記8)前記条件調整部は、前記エッチングに用いるエッチングガスの流量と前記レジストパターンの寸法変化との関係に基づいて、前記レジストパターンの寸法が前記所望寸法となるように、前記差分値に対応した前記エッチングガスの流量を決定することを特徴とする付記7に記載の設定装置。
【0069】
(付記9)前記差分値に、エッチングされた他の前記被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出する調整値算出部を更に含み、
前記条件調整部は、前記調整値に基づいて前記エッチング条件を調整することを特徴とする付記7又は8に記載の設定装置。
【0070】
(付記10)前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする付記7〜9のいずれか1項に記載の設定装置。
【0071】
(付記11)前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする付記10に記載の設定装置。
【図面の簡単な説明】
【0072】
【図1】形成されたゲート電極の幅寸法とレジストマスクの寸法との関係を示す特性図である。
【図2】レジストパターンのテーパ角度とゲート電極の幅寸法との関係を示す特性図である。
【図3】ジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係を示す特性図である。
【図4】本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図5】本実施形態によるリソグラフィー及びドライエッチングの工程を示すフロー図である。
【図6】本実施形態によるエッチング条件の設定装置の概略構成を示すブロック図である。
【図7】レジストパターンの膜厚及びテーパ角度を測定する手法を説明するための概略平面図である。
【図8】図4(b)の工程をより詳細に示す概略断面図である。
【図9】SO2流量比とゲート電極の幅寸法との関係を示す特性図である。
【図10】レジストパターン及びゲート電極の各寸法測定部位を示す概略断面図である。
【図11】パーソナルユーザ端末装置の内部構成を示す模式図である。
【符号の説明】
【0073】
10 シリコン半導体基板
11 素子分離構造
12ゲート絶縁膜
13 ゲート電極
14 エクステンション領域
15 サイドウォール絶縁膜
16 ソース/ドレイン領域
17 層間絶縁膜
18 コンタクトプラグ
18a コンタクト孔
18b,19a 下地膜
19 配線
21 多結晶シリコン膜
22 レジスト膜
23 レジストパターン
【技術分野】
【0001】
本発明は、被加工対象をリソグラフィー及びエッチングにより加工して、半導体装置に代表される電子デバイスを製造する方法及び加工時のエッチング条件を設定する設定装置に関する。
【背景技術】
【0002】
半導体装置の微細化及び高集積化に伴い、機能素子における寸法精度への要求が高くなってきている。特にMOSトランジスタのゲート電極の形成時における加工精度は、トランジスタ特性のバラツキに直接影響を与えるためにより高い加工精度が要求されている。
LSI製造時のパターン形成には、一般的にレジストパターンをリソグラフィーで形成し、レジストパターンをマスクとして被加工対象をエッチングにより加工する。より高い加工寸法精度を得るためには、リソグラフィーにより形成されたレジストパターンの寸法を測定し、この実測寸法と予め規定された所望寸法(狙い寸法)との差分値を求め、この差分値をできるだけ縮めるようにエッチング条件を調整する。このエッチング条件の調整により、エッチング後の寸法変動を小さくすることができる。例えば、特許文献1には、レジストパターンの寸法を測定したうえでエッチングプロセスのレシピを調整し、エッチング後における寸法の安定化を図る技術が開示されている。
【0003】
【特許文献1】特開2005−109514号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
エッチング時の条件変更による素子寸法の調整方法を用いるためには、レジストマスクの寸法とエッチング後における被加工対象の寸法との差がエッチング条件により一定である事が望ましいが、実際には様々な要因でこの差に変動が生じる。エッチング時のエッチング装置の状態変化による変動は、急激な変化については、エッチング装置の状態管理により予測が可能であり、緩慢な変化については、寸法変化の変動管理により補正が可能となる。
【0005】
より高い寸法精度を達成するために問題となるのは、レジストパターンの形状変化に起因する寸法変動である。同一条件下でエッチング処理を施しても、レジスト形状が変動した場合にはレジスト寸法とエッチング後の素子寸法との間に相関関係が見られなくなることがある。この場合、レジストパターンの寸法の測定結果からエッチング後の被加工対象の寸法を見積もることが不能となり、特許文献1のようにエッチング条件を調整することが実質的にできない状態となる。このように、レジストパターンの寸法のみに基づいてエッチング条件を調整した場合には、寸法変動が増大してしまい、本来の目的である加工精度の向上が実現できない。
【0006】
本発明は、上記の課題に鑑みてなされたものであり、電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスを実現できる電子デバイスの製造方法及び設定装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
電子デバイスの製造方法の一態様は、被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程とを含み、形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整する。
【0008】
設定装置の一態様は、被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、前記差分値に基づいて前記エッチング条件を調整する条件調整部とを含む。
【発明の効果】
【0009】
上記の各態様によれば、電子デバイスの更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い電子デバイスが実現される。
【発明を実施するための最良の形態】
【0010】
―本実施形態の基本骨子―
以下、本実施形態の基本骨子について説明する。ここでは、所望幅寸法(狙い幅寸法)が40nmであるゲート電極を形成する場合を例示する。
【0011】
素子分離及びゲート絶縁膜の形成を終了したシリコン半導体基板に、被加工対象であるゲート材料として多結晶シリコン膜を成膜し、多結晶シリコン膜上にリソグラフィーによりレジストパターンを形成する。
続いて、レジストパターンをマスクとして用いて多結晶シリコン膜をドライエッチングする。ここで、標準的なエッチング条件では、レジストパターンの寸法に対してエッチング後のゲート電極の幅寸法は15nm程度狭く形成される。本例では、ゲート電極の狙い寸法は40nmであるため、レジストマスクの狙い寸法は、ゲート電極の狙い幅寸法の40nmに15nmを加えた55nm程度となる。この狙い寸法でレジストパターンを形成するが、リソグラフィー時の様々なゆらぎにより、形成されたレジストパターンには寸法変動が生じる。
【0012】
実際に上記の狙い寸法でレジストパターンを形成したところ、幅寸法が52nm〜54nm程度の範囲内で変動するレジストパターンが得られた。このレジストパターンを用いて多結晶シリコン膜をドライエッチングし、形成されたゲート電極の幅寸法とレジストマスクの寸法との関係を調べた結果を図1に示す。ゲート電極の幅寸法とレジストマスクの寸法との関係は、理想的には、ゲート電極のエッチングによる幅寸法の変化分−15nmを切片とした傾き1の直線状となると考えられる。ところが図1の例ではそのような相関が全く見られない結果となった。
【0013】
本実施形態では、エッチング条件を調整する際のパラメータとして、レジストパターンの寸法に加えて、レジストパターンの形状を考慮する。レジストパターンの形状としては、レジストパターンの膜厚(高さ)及びテーパ角度が好適である。テーパ角度の代わりに、レジストパターンの上端幅と下端幅との差分値を用いても良い。レジストパターンの縦断面が台形である(或いはほぼ台形と見なせる形状)ならば、レジストパターンの上端幅と下端幅との差分値は、レジストパターンの膜厚を一定とすれば実質的にはレジストパターンのテーパ角度と等価となる。
【0014】
図1のレジストパターンについて、テーパ角度とゲート電極の幅寸法との関係を調べた結果を図2に示す。この結果を見ると、ゲート電極の幅寸法が、レジストパターンのテーパ角度をθとしたときの1/tanθに近い関係で変化していることが判る。
エッチング後におけるゲート電極の幅寸法を予測するために、本実施形態では以下のモデル式を採用する。
レジストパターンの実質寸法
=レジストパターンの寸法+a×レジストパターンの膜厚/tanθ・・・(1)
(1)式において、aは係数、θはレジストパターンのテーパ角度である。係数aは、レジストパターンのサイズ及びエッチング条件等により変わる値であり、同一のリソグラフィー及びエッチングプロセスの場合にのみ定数として扱うことができる。レジストパターンの寸法、膜厚、及びテーパ角度は全て実測された値を用いる。
【0015】
図1のレジストパターンについて、(1)式の係数aを例えば0.437とした場合の、レジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係を調べた結果を図3に示す。図3では、レジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係は、切片を−15nmとした傾き1の直線と強い相関を示すことが確認される。即ち、エッチング時の寸法変化量は、レジストパターンの寸法、膜厚及びテーパ角度により正確に予測することができる。本実施形態では、レジストマスクの寸法の測定時に、レジストマスクの寸法に加えてレジストマスクの膜厚及びテーパ角度を測定して、レジストマスクの寸法、膜厚及びテーパ角度の3つをエッチング条件を調整するためのパラメータとする。これらのパラメータを用いて、エッチング条件の最適化を行うことにより、所望の寸法に正確に被加工対象を加工することができる。
【0016】
―具体的な実施形態―
以下、上記の基本骨子を踏まえ、具体的な実施形態について図面を参照して詳細に説明する。本実施形態では、機能素子としてMOSトランジスタを形成する場合を例示する。本件は、他の機能素子(半導体メモリ素子又は各種のキャパシタ等)を備えた半導体装置にも適用できる。また、半導体装置以外のFPD(Flat Panel Display)、MEMS(Micro-Electro-Mechanical Systems)、磁気ヘッド等の電子デバイスにも適用可能である。
【0017】
図4は、本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図4(a)に示すように、シリコン半導体基板10に素子分離構造11を形成する。
詳細には、シリコン半導体基板10の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造11を形成し、半導体基板10上で素子活性領域を画定する。
【0018】
続いて、図4(b)に示すように、半導体基板10上にゲート絶縁膜12を介してゲート電極13を形成する。
詳細には、半導体基板10の素子活性領域に熱酸化法等により薄いゲート絶縁膜12を形成した後、ゲート絶縁膜12上にCVD法等により例えば多結晶シリコン膜を堆積する。そして、多結晶シリコン膜及びゲート絶縁膜12をリソグラフィー及びドライエッチングにより電極形状に加工する。以上により、ゲート絶縁膜13上に多結晶シリコン膜からなるゲート電極13を形成する。
【0019】
続いて、図4(c)に示すように、エクステンション領域14を形成する。
詳細には、ゲート電極13をマスクとして素子活性領域内に不純物を所定のドーズ量及び加速エネルギーでイオン注入し、一対のエクステンション領域14を形成する。イオン注入する不純物としては、PMOSトランジスタを作製する場合にはホウ素(B+)等のP型不純物を、NMOSトランジスタを作製する場合にはリン(P+)又は砒素(As+)等のN型不純物を用いる。
【0020】
続いて、図4(d)に示すように、サイドウォール絶縁膜15及びソース/ドレイン領域16を順次形成する。
詳細には、先ず、全面に例えばシリコン酸化膜をCVD法等により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極13の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜15を形成する。
次に、ゲート電極13及びサイドウォール絶縁膜15をマスクとして、素子活性領域内に不純物をエクステンション領域14よりも深くなる条件でイオン注入し、一対のソース/ドレイン領域16を形成する。イオン注入する不純物としては、PMOSトランジスタを作製する場合にはホウ素(B+)等のP型不純物を、NMOSトランジスタを作製する場合にはリン(P+)又は砒素(As+)等のN型不純物を用いる。
以上により、ゲート電極13、エクステンション領域14、及びソース/ドレイン領域16を有するMOSトランジスタが形成される。
【0021】
続いて、図4(e)に示すように、層間絶縁膜17と、層間絶縁膜17内でソース/ドレイン領域18と電気的に接続されるコンタクトプラグ18とを順次形成する。
詳細には、先ず、MOSトランジスタを覆うように、CVD法等により例えばシリコン酸化膜を堆積し、層間絶縁膜17を形成する。
次に、ソース/ドレイン領域16の表面の一部を露出させるように、層間絶縁膜17をリソグラフィー及びそれに続くドライエッチングにより加工し、層間絶縁膜17にコンタクト孔18aを形成する。
【0022】
次に、コンタクト孔18aの内壁面を覆うように、層間絶縁膜17上にスパッタ法等によりTi、TiN、或いはTiとTiNの積層膜等を堆積し、下地膜18bを形成する。
次に、コンタクト孔18a内を下地膜18bを介して埋め込むように、層間絶縁膜17上に導電材料、例えばタングステン(W)をCVD法等により堆積する。そして、層間絶縁膜17の表面が露出するまで、W及び下地膜18bを化学機械研磨(Chemical-Mechanical Polishing:CMP)法により研磨し、コンタクト孔18a内を下地膜18bを介してWで充填するコンタクトプラグ18を形成する。
【0023】
続いて、図4(f)に示すように、コンタクトプラグ18と電気的に接続される配線19を形成する。
詳細には、先ず、コンタクトプラグ23上を含む層間絶縁膜17上に、スパッタ法等により例えばTi、TiN、或いはTiとTiNの積層膜等の下地材料を堆積する。
次に、下地材料上に、スパッタ法等により例えばアルミニウム(Al)又はAl合金等の配線材料を形成する。
そして、コンタクトプラグ18と電気的に接続されるように、リソグラフィー及びドライエッチングにより配線材料及び下地材料を電極形状に加工し、下地膜19aを介してコンタクトプラグ18と電気的に接続される配線19を形成する。
しかる後、更なる層間絶縁膜及び上層の配線等を形成し、半導体装置を形成する。
【0024】
本実施形態では、図4(b)でゲート電極13を形成する際に、上記の基本骨子で説明した手法を適用する。
図5は、本実施形態によるリソグラフィー及びドライエッチングの工程を示すフロー図である。図6は、本実施形態によるエッチング条件の設定装置の概略構成を示すブロック図である。図7は、レジストパターンの膜厚及びテーパ角度を測定する手法を説明するための概略平面図である。図8は、図4(b)の工程をより詳細に示す概略断面図である。
【0025】
本実施形態によるエッチング条件の設定装置は、図6に示すように、寸法予測部41、差分値算出部42、調整値算出部43、記憶部44、条件調整部45、流量比算出部46、流量比算出部47、寸法変化量算出部48、標準条件換算部49、及び補正値算出部50を有して構成される。
【0026】
寸法予測部41は、レジストパターンの寸法及び形状(形状はレジストパターンの膜厚及びテーパ角度)に基づいて、被加工対象の所望する寸法に対応したレジストパターンの実質寸法を予測する。レジストパターンの実質寸法は、例えば上記の(1)式に基づいて算出される。
差分値算出部42は、レジストパターンの所望寸法(狙い寸法)とレジストパターンの実質寸法との差分値を算出する。
調整値算出部43は、差分値算出部42により算出された差分値に、エッチングされた他の被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出する。
調整値
=(レジストパターンの狙い寸法とレジストパターンの実質寸法との差分値)+(エッチングされた他の被加工対象の実測寸法に基づく寸法変化量の補正値)
【0027】
記憶部44は、寸法予測部41により算出されたレジストパターンの実質寸法、及び補正値算出部50により算出された補正値が記憶されている。
条件調整部45は、調整値算出部43により算出された調整値に基づいて被加工対象のエッチング条件を調整する。
【0028】
流量比算出部46は、寸法予測部41で算出されたレジストパターンの実質寸法に基づいて、エッチングガスである混合ガスのうち、所定のガスの流量比を算出する。
流量算出部47は、流量比算出部46により算出された所定のガスの流量比に基づいて、エッチングガスを構成する各ガスの流量を算出する。
【0029】
寸法変化量算出部48は、エッチングされた被加工対象の実測寸法と、寸法予測部41で算出されたレジストパターンの実質寸法との差分値を寸法変化量として算出する。
標準条件換算部49は、寸法変化量算出部48で算出された寸法変化量と、調整値算出部43により算出された調整値との差分値を標準条件による寸法変化量(標準変化量)として算出する。
補正値算出部50は、既に算出された半導体基板の数ロット分における標準変化量の平均値を算出し、被加工対象の狙い幅寸法に対するレジストパターンの寸法の変化量とこの平均値との差分値を補正値として算出する。
補正値
=(ゲート電極の狙い幅寸法に対するレジストパターンの寸法の変化量)−(標準変化量の平均値)
算出された補正値は記憶部44に記憶され、調整値算出部43による調整値の算出に供される。
【0030】
ゲート電極13を形成する際には、先ず図8(a)に示すように、多結晶シリコン膜21及びレジスト膜22を形成する。
詳細には、CVD法等によりゲート絶縁膜12上に被加工対象となる多結晶シリコン膜を堆積する。そして、多結晶シリコン膜21上に所定のレジストを塗布し、レジスト膜22を形成する。
【0031】
続いて、図8(b)に示すように、レジストパターン23を形成する(図5のステップS1)。
詳細には、リソグラフィーによりレジスト膜22を露光してパターニングし、電極形状のレジストパターン23を形成する。
【0032】
続いて、レジストパターン23の幅寸法、膜厚、及びテーパ角度を測定する(図5のステップS2)。ここで、幅寸法及びテーパ角度の測定は、図10(a)に示すように、縦断面が台形状であるレジストパターン23において、中央部分の幅MCDを幅寸法、台形の底角をテーパ角度として測定する。
【0033】
レジストパターン23の幅寸法、膜厚、及びテーパ角度の測定方法としては、例えば分光エリプソメトリ法を用いたOCD測定を採用する。
周期的に配置されたレジストパターンに垂直な方向から入射される光の反射後のスペクトルを解析することにより、レジストパターンの幅寸法、膜厚、及びテーパ角度を一度に計測することが可能である。しかしながらそのためには、モデルから予め形成されたスペクトルデータのライブラリとのフィッティングによる計測を行う必要がある。この際、計測対象が複数ある場合にはそれぞれのパラメータの変動によるスペクトル変化が特有であることを要するが、計測対象がレジストパターンである場合には、膜厚とテーパ角度等で似かよったスペクトル変化を起こすことがある。この場合、実際にはレジストパターンの膜厚が変動しているにも係わらず、テーパ角度の変動として計測されることがあり、測定の精度を低下させる要因となる。
この問題を解決するため、本実施形態では、レジストパターンの近傍に、ある程度の面積を持った膜厚測定用パターンを配置し、先ずは膜厚測定用パターンの膜厚の計測を行ったうえで、レジストパターンの寸法測定用パターンのスペクトル計測を行う。
【0034】
詳細には、先ず図7(a)に示すように、半導体基板10のスクライブ領域に形成された、ゲート材料として堆積された多結晶シリコン膜21の一部である膜厚測定用パターン31を用いる。入射光が膜厚測定用パターン31で反射した反射光のスペクトルを計測し、膜厚測定用パターン31(即ち、多結晶シリコン膜21)の膜厚を測定する。
【0035】
次に、図7(b)に示すように、膜厚測定用パターン31上に形成された、レジスト膜22の一部である膜厚測定用パターン32を用いる。入射光が膜厚測定用パターン31,32で反射した反射光のスペクトルを計測し、膜厚測定用パターン31+膜厚測定用パターン32(即ち、多結晶シリコン膜21+レジスト膜22)の膜厚を測定する。ここで、膜厚測定用パターン31の膜厚の測定値を定数として与える。これにより、膜厚測定用パターン32の膜厚の測定精度を向上させることができる。測定された膜厚測定用パターン32の膜厚を、レジストパターン23の膜厚とみなす。
【0036】
そして、図7(c)に示すように、レジスト膜22の一部であり、膜厚測定用パターン32と共に形成されたジストパターン23の寸法測定用パターン、ここではOCD(Optical Critical Dimension)測定用パターン33を用いる。入射光がOCD測定用パターン33で反射した反射光のスペクトルを計測し、OCD測定用パターン33の幅寸法及びテーパ角度を測定する。測定されたOCD測定用パターン33の幅寸法及びテーパ角度を、レジストパターン23の幅寸法及びテーパ角度とみなす。ここで、膜厚測定用パターン31,32の膜厚の測定値を定数として与え、OCD測定用パターン33の幅寸法及びテーパ角度についてのみフィッティングにより計算する。これにより、OCD測定用パターン33の幅寸法及びテーパ角度の測定精度を向上させることができる。
【0037】
続いて、レジストパターン23の実質寸法を予測する(図5のステップS3)。
詳細には、寸法予測部41は、測定されたレジストパターン23(膜厚測定用パターン32及びOPC補正OCD測定用パターン33)の幅寸法、膜厚、及びテーパ角度に基づいて、ゲート電極13の所望する幅寸法に対応したレジストパターン23の実質寸法を算出する。レジストパターン23の実質寸法は、例えば上記の(1)式に基づいて算出される。
【0038】
続いて、差分値算出部42は、レジストパターン23の所望幅寸法(狙い幅寸法)とレジストパターンの実質寸法との差分値を算出する(図5のステップS4)。
続いて、調整値算出部43は、差分値算出部42により算出された差分値に、既に形成された他のゲート電極13の実測寸法に基づく寸法変化量の補正値を加えた調整値(差分値+補正値)を算出する(図5のステップS5)。補正値は記憶部44に格納されている。
被加工対象の寸法は、エッチング装置等のコンディションの変化等に依存して変化することがある。この変化量は、後述するように、エッチング処理をする度にエッチング後の被加工対象の寸法を測定し、この実測寸法を用いて得られた補正値により調整することができる。
【0039】
続いて、流量比算出部46は、寸法予測部41で算出されたレジストパターン23の実質寸法に基づいて、エッチングガスである混合ガスのうちの所定のガス、ここではSO2の流量比を算出する(図5のステップS6)。
続いて、流量算出部47は、流量比算出部46により算出されたSO2流量比に基づいて、エッチングガスを構成する各ガスの流量を算出する(図5のステップS7)。
【0040】
以下、ステップS6,7について詳述する。
ゲート電極の形成時において、レジストパターンよりも幅狭にゲート電極を形成する場合には、エッチング時にレジストパターンの幅寸法を減少させる処理を行う。レジストパターンの幅寸法の減少量を調整することにより、レジストパターンの幅寸法とエッチング後におけるゲート電極の幅寸法との差異を調整することが可能となる。
当該差異を調整する具体的な手法としては、エッチング処理時のレジストパターンの幅寸法を減少させる処理の処理時間を調整する方法、及びこの処理に使用するエッチングガス条件を変更する方法等がある。本実施形態では、エッチングガス条件を変更する方法を例示する。
【0041】
本実施形態では、例えばICPプラズマ源を備えたエッチング装置を用いる。半導体基板10はエッチングチャンバ内に搬送されて静電チャックに固定され、静電チャックの温度(チャック温度)が調整されて半導体基板の温度が制御される。チャック温度制御によって被加工対象の寸法変化量を調整することが可能であり、状況に応じてチャック温度を調整することができる。本実施形態では、チャック温度を20℃とする場合を例示する。
【0042】
本実施形態では、レジストパターン23下に不図示の反射防止膜(BARC)を形成するものとし、多結晶シリコン膜21と共に行うBARCのエッチング時に、レジストパターンの幅寸法の縮小処理を行う。この縮小処理時のエッチングガスとしては、例えば、He,O2,SO2を含む混合ガスを用いる。Heの流量を60sccm、O2、及びSO2の合計のガス流量を30sccmとし、各ガスの流量比を調整することによりレジストパターンの幅寸法の縮小量を調整することができる。
【0043】
エッチングガスの圧力はコンダクタンスバルブにより自動的に調整され、例えば5mTorrに保持する。ICPパワーが330W、バイアスパワーが100Vに調整されたRFパワーをエッチングチャンバに導入する。BARCのエッチング状態は、プラズマの発光状態を解析することにより判断される。BARCのエッチングの終点を例えばEPD(End Point Detector)により検出し、エッチングの終点を検出した時点から例えば30%程度のオーバーエッチングを行う。以上により、SO2流量比(SO2流量/(SO2流量+O2流量))を制御することによりレジストパターンの幅寸法の縮小量を調整することができる。
レジストパターン23の狙い幅寸法を55nmとした場合における、SO2流量比(%表示ではSO2流量比×100となる。)の値とゲート電極13の幅寸法との関係を調べた結果を図9に示す。SO2流量比を変えることにより、ゲート電極13の幅寸法のほぼ線形的な制御が可能であることが判る。
【0044】
SO2流量を6sccm、O2流量を24sccm、SO2流量比を20%としたときのエッチング条件をエッチング標準条件とする。このエッチング標準条件によりBARCをエッチングすることは、ゲート電極の狙い幅寸法である40nmを目指してエッチングを行うことを意味する。
【0045】
流量比算出部46は、エッチング標準条件に基づいてBARCのエッチング時のSO2流量比を算出する。例えば、調整値算出部43により算出された調整値(差分値+補正値)が2nmであるとする。この場合、エッチング条件としては、ゲート電極の幅寸法がエッチング標準条件による場合よりも2nmだけ幅広に形成されるエッチング条件を選ぶ必要がある。図9から、SO2流量比を1%増加させることにより、ゲート電極の幅寸法を約1.07nm幅広に形成されることが判る。従って、流量比算出部46は、この場合のSO2流量比を以下のように算出する。
SO2流量比
=エッチング標準条件のSO2流量比(20%)+調整値(2nm)/1.07
≒21.87%
【0046】
続いて、流量算出部47は、算出されたSO2流量比に基づいて、以下のようにSO2流量及びO2流量を算出する。
SO2流量
=SO2流量比×エッチング標準条件の合計流量(SO2流量+O2流量:30sccm)/100
≒6.6sccm
O2流量
=エッチング標準条件の合計流量(30sccm)−SO2流量(6.6sccm)
≒23.4sccm
以上のようにエッチング条件を決定することにより、ゲート電極13の幅寸法を狙い幅寸法に可及的に近づけることができる。
【0047】
上記のように、ステップS6,7を実行した後、上記のエッチング条件により、図8(c)に示すように、レジストパターン23をマスクとしてBARC及び多結晶シリコン膜21をドライエッチングする(図5のステップS8)。そして、レジストパターン23を灰化処理等により除去することにより、図4(b)のゲート電極13が形成される。
【0048】
本実施形態では、ゲート電極13を形成した後に、続いてゲート電極13を形成する際に用いる補正値を算出する。
先ず、形成されたゲート電極13の幅寸法を測定する(図5のステップS9)。ゲート電極13の幅寸法の具体例を図10(b)に幅寸法gwとして示す。
続いて、寸法変化量算出部48は、測定されたゲート電極13の幅寸法(実測寸法)と、法予測41で算出されたレジストパターン23の実質寸法との差分値を寸法変化量として算出する(図5のステップS10)。
【0049】
続いて、標準条件換算部49は、寸法変化量算出部48で算出された寸法変化量と、調整値算出部43により算出された調整値との差分値を標準変化量として算出する(図5のステップS11)。
続いて、補正値算出部50は、ステップS11で算出された標準変化量を含む、既に算出された半導体基板の直近の数ロット分における標準変化量の平均値を算出し、ゲート電極13の狙い幅寸法に対するレジストパターン23の幅寸法の変化量(ここでは15nm)と、上記の平均値との差分値を補正値として算出する(図5のステップS12)。算出された補正値は記憶部44に記憶され、次回以降のステップS5における調整値算出部43による調整値の算出に供される。
【0050】
このように、標準変化量の短期的な平均値を利用して、エッチング条件の調整量を補正することにより、更にバラツキの少なく狙い幅寸法に極めて近いゲート電極13の幅寸法を得ることができる。
【0051】
以上説明したように、本実施形態によれば、半導体装置の更なる微細化及び高集積化が進んでも、リソグラフィー及びエッチングにより被加工対象の極めて高い寸法精度を達成し、信頼性の高い半導体装置が実現する。
【0052】
―その他の実施形態―
上述した本実施形態によるエッチング条件の設定装置の各構成要素(図6の寸法予測部41、差分値算出部42、調整値算出部43、条件調整部45、流量比算出部46、流量比算出部47、寸法変化量算出部48、標準条件換算部49、及び補正値算出部50等)の機能は、コンピュータのRAMやROM等に記憶されたプログラムが動作することによって実現できる。同様に、STEM装置の収差補正方法の各ステップ(図5のステップS3〜S7,S10〜S12等)は、コンピュータのRAMやROM等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本実施形態に含まれる。
【0053】
具体的に、前記プログラムは、例えばCD−ROMのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、CD−ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、LAN、インターネットの等のWAN、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【0054】
また、本実施形態に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本実施形態に含まれる。
【0055】
例えば、図11は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図11において、1200はCPU1201を備えたパーソナルコンピュータ(PC)である。PC1200は、ROM1202またはハードディスク(HD)1211に記憶された、又はフレキシブルディスクドライブ(FD)1212より供給されるデバイス制御ソフトウェアを実行する。このPC1200は、システムバス1204に接続される各デバイスを総括的に制御する。
【0056】
PC1200のCPU1201、ROM1202またはハードディスク(HD)1211に記憶されたプログラムにより、本実施形態の図5におけるステップS3〜S7,S10〜S12の手順等が実現される。
【0057】
1203はRAMであり、CPU1201の主メモリ、ワークエリア等として機能する。1205はキーボードコントローラ(KBC)であり、キーボード(KB)1209や不図示のデバイス等からの指示入力を制御する。
【0058】
1206はCRTコントローラ(CRTC)であり、CRTディスプレイ(CRT)1210の表示を制御する。1207はディスクコントローラ(DKC)である。DKC1207は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク(HD)1211、及びフレキシブルディスク(FD)1212とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム:パソコンのハードやソフトの実行(動作)を開始するプログラムである。
【0059】
1208はネットワーク・インターフェースカード(NIC)で、LAN1220を介して、ネットワークプリンタ、他のネットワーク機器、或いは他のPCと双方向のデータのやり取りを行う。
なお、パーソナルユーザ端末装置を用いる代わりに、エッチング条件の設定装置に特化された所定の計算機等を用いても良い。
【0060】
以下、本件の諸態様を付記としてまとめて記載する。
【0061】
(付記1)被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程と
を含み、
形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整することを特徴とする電子デバイスの製造方法。
【0062】
(付記2)測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する工程と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する工程と、
前記差分値に基づいて前記エッチング条件を調整する工程と
を含むことを特徴とする付記1に記載の電子デバイスの製造方法。
【0063】
(付記3)前記エッチング条件を調整する工程において、前記エッチングに用いるエッチングガスの流量と前記レジストパターンの寸法変化との関係に基づいて、前記レジストパターンの寸法が前記所望寸法となるように、前記差分値に対応した前記エッチングガスの流量を決定することを特徴とする付記2に記載の電子デバイスの製造方法。
【0064】
(付記4)前記差分値に、エッチングされた他の前記被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出し、
前記調整値に基づいて前記エッチング条件を調整することを特徴とする付記2又は3に記載の電子デバイスの製造方法。
【0065】
(付記5)前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする付記1〜4のいずれか1項に記載の電子デバイスの製造方法。
【0066】
(付記6)前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする付記5に記載の電子デバイスの製造方法。
【0067】
(付記7)被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、
前記差分値に基づいて前記エッチング条件を調整する条件調整部と
を含むことを特徴とする設定装置。
【0068】
(付記8)前記条件調整部は、前記エッチングに用いるエッチングガスの流量と前記レジストパターンの寸法変化との関係に基づいて、前記レジストパターンの寸法が前記所望寸法となるように、前記差分値に対応した前記エッチングガスの流量を決定することを特徴とする付記7に記載の設定装置。
【0069】
(付記9)前記差分値に、エッチングされた他の前記被加工対象の実測寸法に基づく寸法変化量の補正値を加えた調整値を算出する調整値算出部を更に含み、
前記条件調整部は、前記調整値に基づいて前記エッチング条件を調整することを特徴とする付記7又は8に記載の設定装置。
【0070】
(付記10)前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする付記7〜9のいずれか1項に記載の設定装置。
【0071】
(付記11)前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする付記10に記載の設定装置。
【図面の簡単な説明】
【0072】
【図1】形成されたゲート電極の幅寸法とレジストマスクの寸法との関係を示す特性図である。
【図2】レジストパターンのテーパ角度とゲート電極の幅寸法との関係を示す特性図である。
【図3】ジストパターンの実質寸法とエッチング後のゲート電極の幅寸法との関係を示す特性図である。
【図4】本実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図5】本実施形態によるリソグラフィー及びドライエッチングの工程を示すフロー図である。
【図6】本実施形態によるエッチング条件の設定装置の概略構成を示すブロック図である。
【図7】レジストパターンの膜厚及びテーパ角度を測定する手法を説明するための概略平面図である。
【図8】図4(b)の工程をより詳細に示す概略断面図である。
【図9】SO2流量比とゲート電極の幅寸法との関係を示す特性図である。
【図10】レジストパターン及びゲート電極の各寸法測定部位を示す概略断面図である。
【図11】パーソナルユーザ端末装置の内部構成を示す模式図である。
【符号の説明】
【0073】
10 シリコン半導体基板
11 素子分離構造
12ゲート絶縁膜
13 ゲート電極
14 エクステンション領域
15 サイドウォール絶縁膜
16 ソース/ドレイン領域
17 層間絶縁膜
18 コンタクトプラグ
18a コンタクト孔
18b,19a 下地膜
19 配線
21 多結晶シリコン膜
22 レジスト膜
23 レジストパターン
【特許請求の範囲】
【請求項1】
被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程と
を含み、
形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整することを特徴とする電子デバイスの製造方法。
【請求項2】
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する工程と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する工程と、
前記差分値に基づいて前記エッチング条件を調整する工程と
を含むことを特徴とする請求項1に記載の電子デバイスの製造方法。
【請求項3】
前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
【請求項4】
前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする請求項3に記載の電子デバイスの製造方法。
【請求項5】
被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、
前記差分値に基づいて前記エッチング条件を調整する条件調整部と
を含むことを特徴とする設定装置。
【請求項6】
前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする請求項5に記載の設定装置。
【請求項1】
被加工対象上に形成されたレジスト膜を露光してレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、所定のエッチング条件で前記被加工対象をエッチングする工程と
を含み、
形成された前記レジストパターンの寸法及び形状を測定し、測定された前記レジストパターンの寸法及び形状に基づいて前記エッチング条件を調整することを特徴とする電子デバイスの製造方法。
【請求項2】
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する工程と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する工程と、
前記差分値に基づいて前記エッチング条件を調整する工程と
を含むことを特徴とする請求項1に記載の電子デバイスの製造方法。
【請求項3】
前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする請求項1又は2に記載の電子デバイスの製造方法。
【請求項4】
前記レジストパターンの形状は、前記レジストパターンの膜厚を含むことを特徴とする請求項3に記載の電子デバイスの製造方法。
【請求項5】
被加工対象上に形成されたレジストパターンをマスクとして前記被加工対象をエッチングする際のエッチング条件の設定装置であって、
測定された前記レジストパターンの寸法及び形状に基づいて、前記被加工対象の所望する寸法に対応した前記レジストパターンの実質寸法を予測する寸法予測部と、
前記レジストパターンの所望寸法と前記実質寸法との差分値を算出する差分値算出部と、
前記差分値に基づいて前記エッチング条件を調整する条件調整部と
を含むことを特徴とする設定装置。
【請求項6】
前記レジストパターンの形状は、前記レジストパターンのテーパ角度を含むことを特徴とする請求項5に記載の設定装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2010−123868(P2010−123868A)
【公開日】平成22年6月3日(2010.6.3)
【国際特許分類】
【出願番号】特願2008−298260(P2008−298260)
【出願日】平成20年11月21日(2008.11.21)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
【公開日】平成22年6月3日(2010.6.3)
【国際特許分類】
【出願日】平成20年11月21日(2008.11.21)
【出願人】(308014341)富士通マイクロエレクトロニクス株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]