【課題】コンタクトホールの加工時において配線のダメージを受けにくく、信頼性の低下を抑制できる構造の接続部を有する半導体装置を提供すること。
【解決手段】接続部１は、第１導電層２と第２導電層４とが、その交差個所に設けられたコンタクトホール５を介して接続されたものである。矩形状のコンタクトホール５は第２導電層４の幅方向の略中央に配置されている。そして、コンタクトホール５のパターンを囲むように矩形状の半導体層３が設けられている。半導体層３は、コンタクトホール５の底部において第１導電層２上に形成されている。この半導体層３は、第１導電層２とのエッチング選択比が高く、第１導電層２に対するエッチング効率が充分に高いものである。 （もっと読む）

半導体構成部品（９０）を製造する方法が、回路面（５４）と、裏面（５６）と、導電性ビア（５８）とを有する半導体基板（５２）を提供するステップと、導電性ビア（５８）の端子部分（７６）を露出するために、基板（５２）の一部分を裏面（５６）から除去するステップと、端子部分（７６）を封入するポリマー層（７８）を裏面（５６）に堆積するステップと、次いで、ポリマー層（７８）および端子部分（７６）の端部を平坦化して、ポリマー層（７８）に埋め込まれた自己整合導体を形成するステップとを含む。導電性ビア（５８）に電気的に接触させて、端子接点（８６）や裏面再分配導体（８８）等の追加の裏面要素を形成することもできる。半導体構成部品（９０）は、半導体基板（５２）と、導電性ビア（５８）と、およびポリマー層（７８）に埋め込まれた裏面導体とを有する。積重ね半導体構成部品（９６）が、電気的に互いに通じる位置の整合した導電性ビア（５８）を有する複数の構成部品（９０-１、９０-２、９０-３）を有する。
（もっと読む）

【課題】印加電界の履歴によって抵抗値が変化する抵抗変化層を有するスイッチ素子を多層配線中に形成し、かつ配線又は抵抗変化層の表面がダメージを受けることを抑制できるようにする。
【解決手段】この半導体装置は、第１配線層１２、第２配線層１６、及びスイッチビア３５を備える。第１配線層１２は第１配線３２を有しており、第２配線層１６は第２配線３９を有している。スイッチビア３５は、第１配線３２と第２配線３９を接続する。またスイッチビア３５は、少なくとも底部に、抵抗変化層３３を有しているスイッチ素子を有している。抵抗変化層３３は、電界印加履歴に応じて抵抗値が変化する。 （もっと読む）

【課題】銅層形成の下地となるシード層のオーバーハングが抑制された半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板の上方に、絶縁膜を形成する工程と、絶縁膜に凹部を形成する工程と、凹部の内面に、バリアメタル層を形成する工程と、バリアメタル層上に、ＲｕとＣｕを含むシード層を形成する工程と、シード層上に銅層を形成する工程とを有する。 （もっと読む）

【課題】ダマシン配線構造を有する半導体装置に形成される配線表面の酸化物部を選択的に除去する。
【解決手段】ダマシン配線構造を有する半導体装置を製造するに際し、配線表面を、Ｘｅのプラズマで逆スパッタリングする。本発明によれば、Ｘｅのプラズマガスで逆スパッタリングすることにより、配線表面の酸化物部等を選択的に効率よく除去でき、ダマシン配線構造において、上下配線間のコンタクト抵抗の増大を回避できる。また、配線の上に形成されたＣＦなどの絶縁膜へのダメージを抑制でき、絶縁膜の誘電率変動も抑制できる。 （もっと読む）

【目的】、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグの埋め込み性を向上させることが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Ｃｕ配線１０と、Ｃｕ配線１０の下層側でＣｕ配線１０と接触して接続されるＣｕプラグ２０と、Ｃｕプラグ２０の底面側及び側面側に配置された、Ｃｕに対してバリア性を有するＢＭ膜２４０と、Ｃｕ配線１０とＣｕプラグ２０との内Ｃｕプラグ２０側に選択的に、かつＣｕプラグ２０とＢＭ膜２４０との間に介在するように配置された、ＢＭ膜２４０よりも前記導電性材料に対して濡れ性が高いＲｕ膜２４２と、Ｃｕ配線１０とＣｕプラグ２０とが接触する箇所を少なくとも除くＣｕ配線１０の底面側と、Ｃｕ配線１０の側面側とに配置された、Ｃｕに対してバリア性を有するＢＭ膜２４４と、を備えたことを特徴とする。 （もっと読む）

【課題】低抵抗の導電部を備える、信頼性の高い半導体装置を提供する。
【解決手段】ビアホール３６ａ内及び配線溝３６ｂ内に、バリア層３７を介して、ＣｎＭｎを含有する第１導電層３８、及びＣｕを主成分とする第２導電層３９を形成し、清浄化後、低温酸化を行い、第１，第２導電層３８，３９表面にＣｕ酸化物層４０を形成する。その後、キャップ層の形成を行い、その状態で高温条件の熱処理を行うことで、第１，第２導電層３８，３９内のＭｎをＣｕ酸化物層４０に拡散させ、キャップ層との界面に、Ｃｕ酸化物層４０にＭｎが含有された化合物層を形成する。これにより、第１，第２導電層３８，３９内のＭｎを減少させることが可能になり、さらに、キャップ層の密着性を向上させることが可能になる。 （もっと読む）

【課題】ノイズの影響を低減できるともに、レイアウト効率のよいＭＩＭ型容量素子を提供する。
【解決手段】半導体装置１００は、下部電極１１２と、下部電極１１２上に設けられた中間電極１１６と、中間電極１１６上に設けられた上部電極１２４と、下部電極１１２と中間電極１１６との間に設けられた第１の絶縁膜と、中間電極１１６と上部電極１２４との間に設けられた第２の絶縁膜と、中間電極１１６と同層に設けられている第１の接続配線１１８と、下部電極１１２と第１の接続配線１１８とを電気的に接続する第１のビア１１４と、第１の接続配線１１８と上部電極１２４とを電気的に接続する第２のビア１２２とを有し、第１の接続配線１１８、第１のビア１１４、および、第２のビア１２２が、中間電極１１６の第１の辺に隣接して設けられているとともに、中間電極１１６の第１の辺と対向する第２の辺に隣接して設けられている。 （もっと読む）

【課題】エアギャップ部を有し、かつ、高い機械的強度を有する半導体装置およびその製造方法を提供する。
【解決手段】酸素を含有する層間絶縁膜ＩＬ１の複数の溝部の側壁を被覆するバリア金属層ＡＬが形成される。複数の溝部を充填するように配線金属層ＰＣが形成される。層間絶縁膜ＩＬ１の酸素を熱拡散させることによってバリア金属層ＡＬの少なくとも一部を酸化することで、酸化物バリア層ＢＬ１が形成される。配線金属層のうち複数の溝部の外側の部分を除去することによって、第１および第２の配線間領域ＩＷ１，ＩＷ２と第１〜第３の配線ＷＲ１〜ＷＲ３とが形成される。第１の配線間領域ＩＷ１を覆い、かつ第２の配線間領域ＩＷ２上に開口部ＯＰを有するライナー膜ＬＮ１が形成される。開口部ＯＰを介したエッチングが行なわれる。 （もっと読む）

【課題】エレクトロマイグレーションの抑制が図られた半導体装置を提供する。
【解決手段】半導体装置は、半導体素子の形成された半導体基板と、半導体基板の上方に、水分を含み、凹部が形成された層間絶縁膜と、凹部の内面上に形成され、非晶質及び多結晶の一方の結晶性を有する第１のバリアメタル層と、第１のバリアメタル層上に形成され、非晶質及び多結晶の他方の結晶性を有する第２のバリアメタル層と、第２のバリアメタル層上に形成された銅配線と、銅配線を覆って前記層間絶縁膜上に形成された銅拡散防止絶縁膜と、銅配線と銅拡散防止絶縁膜との界面に形成された金属酸化物層とを有する。 （もっと読む）

【課題】 集積回路デバイスのヒューズ構造を提供する。
【解決手段】 本発明のヒューズ構造は、半導体基板の一部の上に配置された金属含有導電性材料のストリップを含み、ストリップは、第１方向に沿って延伸し、均一な線幅を有する。誘電体層は、導電層を覆う。誘電体層内は、第１ビアと第２ビアを有し、第１インターコネクトと第２インターコネクトをそれぞれ含む。第１インターコネクトは、ストリップ上の第１位置と物理的且つ電気的に接触しており、第２インターコネクトは、ストリップ上の第２位置と物理的且つ電気的に接触している。導電ストリップ上の第１と第２位置は、シリコンを含まない。誘電体層の上方は、第１インターコネクトに電気的に接続された第１配線構造と、第２インターコネクトに電気的に接続された第２配線構造である。 （もっと読む）

【課題】上層配線の幅によらずにコンタクトプラグの底面がアンカー構造となり、下層配線との接続抵抗を低減できる半導体装置とその製造方法を提供する。
【解決手段】基板に下層配線Ｗ１となる第１導電層を形成し、絶縁膜を形成し、上層配線用溝とこれに連通するようにコンタクトホールＣＨを形成する。次に、コンタクトホール及び上層配線用溝の内壁面を被覆してバリアメタル層を形成し、その上層にコンタクトホール及び上層配線用溝に埋め込んで第２導電層を形成する。ここで、上層配線用溝及びコンタクトホールを形成する工程において、上層配線Ｗ２と下層配線Ｗ１の交差する領域に、上層配線にスリットＳＬ１，ＳＬ２または切り欠きを設けて幅が狭くなった部分ＮＰが設けられるように上層配線用溝を形成し、この幅が狭くなった部分ＮＰにおいてコンタクトホールＣＨを形成する。 （もっと読む）

【課題】エアーギャップ型の多層配線構造を有する半導体装置の上部配線のたわみを少なくするとともに、前記半導体装置の製造方法を簡略化するという課題があった。
【解決手段】半導体素子１０２を含む層間膜層９５と、層間膜層９５上に備えられ、エアーギャップ部９６ｃを有する多層配線部９６と、層間膜層９５の上に立設され、多層配線部９６を構成する複数の配線部のうちいずれか一つの配線部を支持するものであって、前記配線部と同一の材料からなり、前記一の配線部のみと電気的に接続された柱状の支持体５１と、を具備してなる半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】パターン内のボイドの発生を抑制する。
【解決手段】下層配線３０に達するビアホール３３を形成し、バリアメタル層３４及びシード層３５ａを形成した後、電解めっき法により、ビアホール３３内をめっき層で埋め込む。その際、シード層３５ａ形成後に、ビアホール３３の間口にオーバーハング１０１ｂが形成されることを想定し、例えば開口径７０ｎｍ以下のビアホール３３であれば、シード層３５ａ形成後のビアホール３３の開口径Ｗ２を２０ｎｍ以上にする。これにより、そのシード層３５ａを用いた電解めっき時に、ビアホール３３内がめっき層で埋まる前にその間口が塞がってボイドが発生するのを回避する。 （もっと読む）

【課題】シリコンへのオーミック接合が得られると共に、シリコン中への元素の拡散を抑制できる配線構造及び配線構造の製造方法を提供する。
【解決手段】本発明に係る配線構造１ａは、シリコン層１０と、シリコン層１０上に設けられ、マンガン（Ｍｎ）が添加された銅合金からなる下地層２０と、下地層２０上に設けられる銅層３０とを備え、シリコン層１０と下地層２０との界面を含む領域でＭｎが濃化することにより、電気導電性を有する拡散バリア層２５が形成される。 （もっと読む）

【課題】シリコンへのオーミック接合が得られると共に、シリコン中への元素の拡散を抑制できる配線構造及び配線構造の製造方法を提供する。
【解決手段】本発明に係る配線構造１ａは、シリコン層１０と、シリコン層１０上に設けられ、ニッケル（Ｎｉ）が添加された銅合金からなる下地層２０と、下地層２０上に設けられる銅層３０とを備え、シリコン層１０と下地層２０との界面を含む領域でＮｉが濃化することにより、電気導電性を有する拡散バリア層２５が形成される。 （もっと読む）

【課題】製造バラツキに関わらず、切断箇所を制御できる構成の電気ヒューズを得る。
【解決手段】半導体装置２００は、基板（不図示）上に形成された上層ヒューズ配線１１２、下層ヒューズ配線１２２、および上層ヒューズ配線１１２の一端と接続され、上層ヒューズ配線１１２と下層ヒューズ配線１２２とを接続するビア１３０から構成される電気ヒューズ１００を含む。上層ヒューズ配線１１２には、一端側で配線幅が狭くなった幅変動領域１１８が設けられている。 （もっと読む）

【課題】金属パッドの下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、金属パッドの近傍の配線の信頼性が低下することを防止する。
【解決手段】半導体基板１０上に形成された層間絶縁膜１８と、層間絶縁膜１８を貫通して設けられたリング用金属配線２０Ａと、層間絶縁膜１８を貫通して設けられたコンタクト用金属配線２０Ｂと、層間絶縁膜１８上及びリング用金属配線２０Ａの全上面上に形成された第１の保護絶縁膜２１と、第１の保護絶縁膜２１上に形成された金属パッド２３とを備え、リング用金属配線２０Ａは、層間絶縁膜１８のうち金属パッド２３の下方に位置する領域にリング状に設けられており、金属パッド２３は、第１の保護絶縁膜２１に形成された第１の開口部２１ａを通じてコンタクト用金属配線２０Ｂに接続されている。 （もっと読む）

【課題】銅を主成分とするコンタクトプラグを有する半導体装置において、コンタクトプラグに隆起が発生することを防止する。
【解決手段】第１の層間絶縁膜１０２に、金属シリサイド層１０１に到達するコンタクトホール１０３を形成する工程（ｃ）と、コンタクトホールの底面及び側壁に、高融点金属膜１０４を形成する工程（ｄ）と、高融点金属膜上に、銅を主成分とする金属膜１０６Ａを形成し、コンタクトホール内に、高融点金属膜を介して、金属膜が埋め込まれてなるコンタクトプラグ１０７を形成する工程（ｅ）と、第１の層間絶縁膜及びコンタクトプラグの上に、第２の層間絶縁膜１０８を形成する工程（ｆ）とを備え、工程（ｆ）は、コンタクトプラグの表面に存在する酸素ガスを除去する工程（ｆ１）と、工程（ｆ１）の後に、コンタクトプラグの表面に存在する酸素ガスが除去された状態で、第２の層間絶縁膜を形成する工程（ｆ２）とを含む。 （もっと読む）

【課題】テーパ型形状の再配線に接続される接着パッドを提供する。
【解決手段】集積回路構造は、前面と後面を有する半導体基板からなる。シリコン貫通ビア（TSV）は半導体基板を貫通し、TSVは、半導体基板の後面に延伸する後端を有する。再配線（RDL）は半導体基板の後面に形成されて、TSVの後端に接続される。パッシベーション層はこれに形成される開口によりRDL上に形成され、RDLの上表面と側壁部分は、開口により露出する。金属仕上げ層が開口中に形成されて、RDLの上表面と側壁部分に接触する。 （もっと読む）