【課題】 比較的簡単な構成で、例えアスペクト比が高く、深さが深いビアホール等にあっても、金属膜を内部にボイドを発生させることなく確実に埋込むことができるようにする。
【解決手段】 第１めっき液を該第１めっき液にアノードを浸漬させて保持する第１めっき槽１７０ａと、第１めっき液より金属濃度の低い第２めっき液を該第２めっき液にアノードを浸漬させて保持する第２めっき槽１７０ｂと、第１めっき槽１７０ａと第２めっき槽１７０ｂとの間を移動自在で、被めっき材を該被めっき材に通電可能に保持するホルダ１６０を有し、ホルダ１６０で保持した被めっき材を第１めっき槽１７０ａ内の第１めっき液に接触させて行う第１めっき処理と、第２めっき槽１７０ｂ内の第２めっき液に接触させて行う第２めっき処理を順次繰返す。 （もっと読む）

【課題】 製造許容値を緩和した相互接続構造を提供する。
【解決手段】 相互接続構造を製造する方法であって、誘電層に相互接続部を設けるステップと、相互接続部の一部が誘電層の上面よりも上に延出するように誘電層をくぼませるステップと、相互接続部の延出した部分の上に被覆キャップを堆積するステップと、を含む。 （もっと読む）

【課題】 信頼性に優れた銅配線層を有する半導体装置およびその製造方法を提供する。
【解決手段】 第１の層間絶縁膜１および第１の銅配線層３の上に、拡散防止膜４、第２の層間絶縁膜５および第３の層間絶縁膜１１を順に形成し、第１の銅配線層３に至る接続孔６を形成する。また、第３の層間絶縁膜１１に接続孔６に対応する配線溝７を形成した後、接続孔６および配線溝７の内面を被覆するようにして、第３の層間絶縁膜１１の上に第２のバリアメタル膜８を形成する。接続孔６の底部における第２のバリアメタル膜８を除去し、さらに第１の銅配線層３の上面を断面で見て凹状に加工した後、ＡＬＤ法またはＣＶＤ法により、第２のバリアメタル膜８の上および第１の銅配線層３の上に、窒化タンタル、チタンおよびタングステン並びにこれらの窒化物および窒化圭化物よりなる群から選ばれる１の材料からなる膜を形成する。 （もっと読む）

【課題】白金族金属、白金族合金または白金族金属の導電性酸化物を主成分とする膜を電極材料に用いた容量素子を有するＤＲＡＭの微細化を推進する。
【解決手段】酸化シリコン膜４３に溝４４を形成した後、あらかじめ酸化シリコン膜４３の下層に形成しておいた導電性下地膜４２をカソード電極とする電解メッキ法によって、溝４４の内部にＰｔ膜４５を形成する。その後、酸化シリコン膜４３をエッチングで除去した後、Ｐｔ膜４５をマスクにして導電性下地膜４２をドライエッチングすることにより、Ｐｔ膜４５とその下部に残った導電性下地膜４２とで容量素子の下部電極を形成する。 （もっと読む）

本発明は、基板の表面を、金属材料から作られる核生成フィルムで被覆する方法に関し、前記表面は、導電性又は半導電性表面であり、凹部及び／又は凸部を含む。 本発明方法は、有機フィルムを表面上に蒸着する工程であって、前記フィルムの厚さが、その自由面が、導電性又は半導電性表面（その上に、フィルムが蒸着されている）の凹部及び／又は凸部に共形的にならうものから成る工程；金属材料の前駆体を、表面上に蒸着した有機フィルムに挿入する工程であって、前記表面上に有機フィルムを蒸着させることから成る工程と同時の又はその後に続く工程；及び金属材料の前駆体を金属材料に変換する工程にある。 本発明方法は、集積回路、超小型電子相互接続及びマイクロシステムの製造のために使用することができる。
（もっと読む）

【課題】各製造工程段階の評価が正確且つ現実的に適用できる工業製品の製造方法を提供する。
【解決手段】工業製品の実マスクによるリソグラフィ工程を利用して、被処理基体の表面に、工業製品の一部をなす実パターン１１２_j-2，１１２_j-1，１１２_j，１１２_j+1，１１２_j+2を形成する工程と、この実パターンの上に配線変更用絶縁膜を形成する工程と、この配線変更用絶縁膜の一部を実パターンの一部が露出するように選択的に除去し、複数の電位抽出用コンタクトホール１１３_j-2，１１３_j-1，１１３_j，１１３_j+1，１１３_j+2；を開口する工程と、電位抽出用コンタクトホールを介して実パターンに電気的に接続される複数の評価用引出し配線１１１_i，１１１_i+1，を形成する工程と、この評価用引出し配線を用いて、実パターンのパターン欠陥を電気的に検出する工程とを含む。 （もっと読む）

【課題】ＴｉＳｉ_Ｘ／Ｔｉ膜またはＴｉＳｉ_Ｘ／Ｔｉ／ＴｉＮ膜を連続的に蒸着できるインシチュ薄膜蒸着方法を提供する。
【解決手段】インシチュ薄膜蒸着方法は、内部にロボットアーム１１が設置される移送チャンバ１０と、移送チャンバ１０にクラスタータイプに設置されて内蔵された基板Ｗ上に薄膜を蒸着する複数個のチャンバ２０、３０、５０とを備える薄膜蒸着装置を利用して、基板Ｗ上に抵抗性コンタクト及びバリヤーの役割を行う薄膜を蒸着するに際し、任意のチャンバに、Ｔｉ元素を含む第１反応ガスとＳｉ元素を含む第２反応ガスとを供給し、チャンバ２０の内部にプラズマを印加して、基板ＷにＴｉＳｉ_Ｘ膜を蒸着し、基板Ｗを移送チャンバ１０を介して他のチャンバ３０に移送した後、ＴｉＳｉ_Ｘ膜上にＴｉＮ薄膜を蒸着する。 （もっと読む）

【課題】多孔性低ｋ誘電体膜上に不透過性膜を堆積させる方法を提供する。
【解決手段】相互接続構造における多孔性低ｋ誘電体膜のようなデバイス上への不透過性膜の接着性を改善するための方法。本方法は、多孔性低ｋ誘電体膜の水、アルコール、ＨＣｌ、ＨＦ蒸気のような捕捉された蒸気又は吸着された分子を放出するために、不透過性膜の堆積前の原位置アニーリング段階を提供する。本方法はまた、多孔性低誘電性膜の堆積に続いて、捕捉可能分子を含む大気に露出することなく不透過性膜の原位置堆積を提供する。本方法は、更に、多孔性低ｋ誘電体膜の一部分の除去に続いて、捕捉可能分子を含む大気に露出することなく不透過性膜の原位置堆積を提供する。実質的に全ての捕捉又は吸着分子を多孔性低ｋ誘電体膜から除去することにより、堆積した不透過性膜と低ｋ誘電体膜の間の接着性が改善される。本方法は、多孔性ハイドロシルセスキオキサン又は多孔性メチルシルセスキオキサン、エアロゲルのような多孔性シリカ構造体、低温堆積シリコン炭素膜、低温堆積Ｓｉ−Ｏ−Ｃ膜、及びメチルドープ多孔性シリカのような多くの多孔性低ｋ誘電体膜に特に適用可能である。
（もっと読む）

【課題】銅を主導体膜とする配線間の絶縁破壊耐性を向上させる。
【解決手段】複数の配線層Ｎ１〜Ｎｘのうち、ウエハの主面に相対的に近い配線層Ｎ１の配線形成工程においては、埋込配線Ｌｎの上面と絶縁膜１２ｂの上面との間に段差が形成されるようにし、複数の配線層Ｎ１〜Ｎｘのうち、ウエハの主面から相対的に遠い配線層Ｎｘの配線形成工程においては、上記段差を形成する工程を経ずに、主導体膜１８ａの上面が絶縁膜１２ｂの上面とほぼ一致した状態で絶縁膜１５ｂを堆積する。これにより、ＴＤＤＢ寿命を向上させることができ、また、プロセス上の制約を満たすことができるので、全体的に信頼性の高い半導体装置を提供することが可能となる。 （もっと読む）

【課題】半導体集積回路装置の高速化を図り、また、エレクトロマイグレーションやストレスマイグレーションの発生を抑え、配線寿命を長くする技術を提供する。
【解決手段】半導体基板１上に形成された酸化シリコン膜２３および窒化シリコン膜２２中の配線溝内を含む酸化シリコン膜２３上にバリア層２６ａおよび銅膜２６ｂを順次形成後、前記配線溝外部のバリア層２６ａおよび銅膜２６ｂを除去することによって配線２６を形成し、配線２６上にタングステンを選択成長もしくは優先成長させることにより、配線２６上にタングステン膜２６ｃを形成する。 （もっと読む）

【課題】 Ｃｕ系金属を充填したダマシン配線の信頼性、特にストレスマイグレーション（ＳＭ）耐性を向上させる。
【解決手段】 下地絶縁膜１上の層間絶縁膜２にトレンチ３を設け、トレンチ３に第１バリアメタル膜５を介して埋め込む第１Ｃｕ膜６を成膜し、２０℃〜２００℃範囲の第１の熱処理を施し清浄化した第１Ｃｕ膜６ａにする。次に、第１Ｃｕ膜６ａの第１キャップ層２ｃ上の不要部分を化学的機械研磨で除去し、上記トレンチ３にＣｕ配線８を形成する。その後に、３００℃〜４００℃の温度でＣｕ配線８に第２の熱処理を施し、結晶性の優れたＣｕ配線８ａを形成する。同様に、ビアホールに埋め込む第２Ｃｕ膜を成膜した後に、３００℃〜４００℃範囲の第３の熱処理を施し、その後に化学的機械研磨してＣｕビアプラグを形成する。 （もっと読む）

【課題】特にゲート電極に逆バイアス電圧が印加された際のリーク電流（オフ電流）が低い薄膜トランジスタ（ＴＦＴ）を得る。
【解決手段】絶縁表面上に形成された非単結晶珪素からなる活性層と、前記活性層に接して形成されたゲイト絶縁膜と、前記ゲイト絶縁膜に接して形成されたゲイト電極とを有する薄膜トランジスタを含む半導体装置において、前記活性層は、チャネル形成領域と、酸素、炭素および窒素の濃度が前記チャネル形成領域よりも高く、かつ、Ｎ型またはＰ型の不純物を有するソース領域およびドレイン領域とを有することを特徴とする半導体装置。 （もっと読む）

【課題】配線と接続部との間の接触抵抗を低減し、エレクトロマイグレーション特性を向上させる。
【解決手段】その表面に、配線を構成する銅の拡散等を防止するためのタングステン膜ＣＭ１が形成された第１層配線上の絶縁膜（２４ａ、２４ｂ、２４ｃ、２６ｂ、２６ｃ）をエッチングすることによりコンタクトホールＣ２および配線溝ＨＭ２を形成する際、コンタクトホールＣ２底部のタングステン膜ＣＭ１を除去し、バリア膜ＰＭ２ａを形成した後、コンタクトホールＣ２底部のバリア膜ＰＭ２ａを除去し、銅膜（ＰＭ２ｂ、ＰＭ２ｃ）を形成した後、その表面を研磨することにより第２層配線Ｍ２およびその下層のプラグＰ２を形成する。また、タングステン膜ＣＭ１又はバリア膜ＰＭ２ａの少なくとも一方を除去するか、それらを不連続な膜で構成する。その結果、第１層配線Ｍ１とプラグＰ２との間の接触抵抗を低減できる。 （もっと読む）

【課題】 細りのない所望する断面積の銅配線を形成することができる銅配線層の形成方法および半導体装置の製造方法を提供すること。
【解決手段】 基板１上に下地絶縁膜２、下地バリア層３、銅シード層４を順次成膜したのち、この銅シード層４上にフォトレジスト層５の配線溝６パターンを形成し、この配線溝６の底部に露出した銅シード層４上に銅配線層７を形成し（図２（ａ））、この層７上に保護層８を形成したのちこの層８をマスクとしてフォトレジスト層５、銅シード層４、下地バリア層３を順次エッチングして図２（ｅ）に示す銅配線層７のパターンを形成する。
この層７からの銅の拡散を防止するため表面に層間絶縁層を形成する。 （もっと読む）

【課題】 半導体装置のＣｕ拡散防止膜とＣｕ配線との密着力を良好とし、半導体装置の信頼性を良好とする。
【解決手段】 被処理基板上にＣｕ膜を成膜する成膜方法であって、前記被処理基板上に形成されたＣｕ拡散防止膜上に密着膜を形成する第１の工程と、前記密着膜上にＣｕ膜を成膜する第２の工程と、を有し、前記密着膜はＰｄを含むことを特徴とする成膜方法。 （もっと読む）

【課題】 リフレッシュ動作を必要とせず、かつ、高集積化・大容量化を実現する半導体記憶装置を提供する。
【解決手段】 半導体基板１上に形成されたメモリセルと、第１電荷保持部と、第２電荷保持部と、第１アクセストランジスタと、第１リークトランジスタ５２２Ａと、第２アクセストランジスタと、第２リークトランジスタと、層間絶縁膜１６と、層間絶縁膜１６上に形成され、第１電荷保持部に接続されたメモリセル内の第１ＭＩＳＦＥＴ５６Ａ（Metal-Insulator-Semiconductor Field Effect Transistor）と、層間絶縁膜１６上に形成され、第２電荷保持部と接続されたメモリセル内の第２ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field Effect Transistor）とを備える。 （もっと読む）

【課題】 斜め配線と直交配線とを有する多層配線構造の半導体集積回路においてクロストークの発生を抑制でき、ビアホールの配置制約の少ない半導体集積回路が設計可能な自動設計装置、自動設計方法、及び半導体集積回路を提供する。
【解決手段】 第１線群及び第２線群により定義される第１格子領域４０１ａ及び第３線群及び第４線群により定義される第１斜め格子領域４０２ａを第１配線層４００ａ上に設定し、第１〜第４線群を基準として第１配線４１ａ及び第１斜め配線４２ａを第１配線層４００ａ上に配置する第１層配線部１４と、第１格子領域４０１ａ及び第１斜め格子領域４０２ａ上に重なる位置に、第２格子領域５０１ａ及び第２斜め格子領域５０２ａを第２配線層５００ａ上に設定し、第１〜第４線群を基準として、第２配線５１ａ及び第２斜め配線５２ａを第２配線層５００ａ上に配置する第２層配線部１５とを含む。 （もっと読む）

【課題】 微細且つ電気的特性に優れた半導体装置の製造方法を提供する。
【解決手段】 層間絶縁膜１０をマスクとしたストッパー膜９のドライエッチングによって、拡散層領域８に至るコンタクトホール１１を形成する。この際、ストッパー膜９のオーバーエッチングによって、コンタクトホール１１の底面をシリコン基板１の表面よりリセスする。続いて、シリコン基板１の表面を洗浄した後、コンタクトホール１１の内面を覆うようにして層間絶縁膜１０の上にポリシリコン膜１２を形成する。ポリシリコン膜１２の膜厚は、コンタクトホール１１の底面がシリコン基板１の表面に対してリセスした深さより大きく、シリサイド化で消費されるシリコンの厚さより小さくなるようにする。これにより、オーバーエッチングおよびシリサイド化によってシリコン基板１から消失するシリコンの量を低減させることができる。 （もっと読む）

【課題】
【解決手段】半導体ウェハの相互接続構造上に金属層を堆積させる方法を開示する。この方法では、金属導体を、キャップ層および誘電体層で被覆する。キャップ層を露出させるように、誘電体層をパターン形成する。次いで、キャップ層をスパッタ・エッチングして除去し、金属導体を露出させる。スパッタ・エッチング・プロセス中に、キャップ層がパターンの側壁に再堆積する。最後に、パターンの中に少なくとも１つの層を堆積させ、再堆積したキャップ層を被覆する。
（もっと読む）

【課題】コンタクトと該コンタクトの上側の配線とのショートマージンを稼いだ半導体装置を得ること。
【解決手段】半導体基板１上に形成される所定形状の第１層配線１０を含む第１の配線層８と、該第１の配線層８上に形成される層間絶縁膜１１と、該層間絶縁膜１１上に形成され、所定形状の第２層配線１５を含む第２の配線層１３と、第１層配線１０と第２層配線１５とを電気的に接続するコンタクト１２と、を備える半導体装置において、コンタクト１２は、所定の深さから上方に行くにしたがって積層方向におけるその断面形状が小さくなるように形成される。 （もっと読む）