【課題】窒化チタン膜を成膜する工程だけでシリサイド化反応が起こり易くすることで，スループットを飛躍的に向上させる。
【解決手段】ウエハ上にチタン化合物ガスと還元ガスと窒素ガスとを供給しつつプラズマを生成することによってウエハ上に窒化チタン膜を成膜する工程を有し，この工程において窒素ガスはその供給開始から所定の設定流量に達するまで（時間Ｔｓ），その供給流量を徐々に増加させるように供給することによって，シリコン含有表面にチタンシリサイド膜を形成しながらウエハ上に窒化チタン膜を成膜する。 （もっと読む）

【課題】誘電体メモリの微細化が進むと、上部電極の電位を拡散層へ引き出す構造におけるアスペクト比が大きくなるため、上部電極のカバレッジが悪化し、誘電体を結晶化させる熱処理時に上部電極が断線してしまう。
【解決手段】半導体装置は、半導体基板の上方に形成された第１の導電膜及び第２の導電膜と、第１の導電膜を覆うように形成された第１の絶縁膜と、第２の導電膜を覆うように形成された第２の絶縁膜と、第１の絶縁膜に形成され、第１の導電膜に達する第１の開口部と、第１の開口部の壁部及び底部に沿って形成された第３の導電膜と、第３の導電膜、第１の絶縁膜、及び第２の絶縁膜上に形成された誘電体膜と、第２の絶縁膜及び誘電体膜の積層膜に形成され、第２の導電膜に達する第２の開口部と、誘電体膜の上並びに第２の開口部の壁部及び底部に沿って形成された第４の導電膜とを備える。第２の絶縁膜の膜厚が、第１の絶縁膜の膜厚よりも薄い。 （もっと読む）

【課題】微細径で且つ高アスペクト比の貫通配線を有するマイクロデバイス用基板及びその製造方法並びにマイクロデバイス及びその製造方法を提供する。
【解決手段】基板本体３１と、この基板本体３１を厚さ方向に貫通する貫通孔３２と、この貫通孔３２内に埋め込まれ且つＩＶ族元素と該ＩＶ族元素との化合物を形成する金属との化合物を含む貫通配線３７とを具備することを特徴とするマイクロデバイス用基板にある。 （もっと読む）

【課題】抵抗値のばらつきの小さな金属シリサイド層を形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、シリコン基板１０上に金属層３４を形成する工程と、金属層３４をプラズマに晒す工程と、シリコン基板１０と金属層３４とを熱処理し金属シリサイド層３８を形成する工程と、を有する半導体装置の製造方法である。また、金属層３４上に窒化金属層３６を形成し、窒化金属層３６をプラズマに晒してもよい。 （もっと読む）

【課題】セルサイズを縮小することのできるＳＲＡＭを提供する。
【解決手段】駆動ＭＩＳＦＥＴおよび転送ＭＩＳＦＥＴの上部には、縦型ＭＩＳＦＥＴ
が形成されている。縦型ＭＩＳＦＥＴは、下部半導体層（ドレイン）５７、中間半導体層
５８、上部半導体層（ソース）５９を積層した四角柱状の積層体（Ｐ_１、Ｐ_２）と、この積層体（Ｐ_１、Ｐ_２）の側壁にゲート絶縁膜６３を介して形成されたゲート電極６６とによって構成されている。縦型ＭＩＳＦＥＴは、下部半導体層５７がドレインを構成し、中間半導体層５８が基板（チャネル領域）を構成し、上部半導体層５９がソースを構成している。下部半導体層５７、中間半導体層５８、上部半導体層５９の夫々は、シリコン膜で構成され、下部半導体層５７および上部半導体層５９はｐ型にドープされ、ｐ型シリコン膜で構成される。 （もっと読む）

【課題】システムインパッケージ及びその製造方法を提供する。
【解決手段】金属配線の形成された半導体基板上に、パシベーション膜２０、２２を形成する段階と、パシベーション膜をパターニングし、第１及び第２開口部２４を形成する段階と、第１及び第２開口部を覆い、第１開口部を通じて金属配線と接続されるパッド３２を形成する段階と、パッドの形成されたパシベーション膜上にフォトレジストを形成する段階と、第２開口部と重なる領域に、フォトレジストからパッドを貫通して半導体基板の一部まで延在する深いトレンチを形成する段階と、深いトレンチの内部にパッドとサイドコンタクトされるビアコンダクタ４２を形成する段階と、フォトレジストを除去し、ビアコンダクタの一側端を第１バンプ４２Ａとして突出させる段階と、第１バンプを他の半導体チップまたは印刷回路基板と電気的に連結させる段階と、を含む方法とした。 （もっと読む）

【課題】ＡＬＤプロセスを使用して、均一性が良好で、ほとんどまたは全く汚染がなく、かつ導電率が高いつまり抵抗率が低いタングステン含有材料を堆積するための改良されたプロセスを提供する。
【解決手段】一実施形態では、プロセスチャンバ内に基板を位置決めするステップであって、該基板がこの上に配置されている下地層を含有するステップと、該基板をタングステン前駆体および還元ガスに順次曝してＡＬＤプロセス時に該下地層上にタングステン核形成層を堆積するステップであって、該還元ガスが約４０：１、１００：１、５００：１、８００：１、１，０００：１以上の水素／ハイドライド流量比を含有するステップと、該タングステン核形成層上にタングステンバルク層を堆積するステップとを含む、基板上にタングステン含有材料を形成するための方法が提供される。該還元ガスはジボラン、シランまたはジシランなどのハイドライド化合物を含有している。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、配線用トレンチ或いはビアホールの側壁に無孔質保護絶縁膜を均一に成膜する。
【解決手段】 半導体基板と、半導体基板上に形成された空孔を含有する第１絶縁膜３と、第１絶縁膜３に形成された凹部４と、凹部４の側壁に形成された第２絶縁膜５と、第２絶縁膜５を介して凹部４に埋め込まれた導体７とを有するとともに、第１絶縁膜３と第２絶縁膜５との界面において、第１絶縁膜３の表面のボンドが官能基で終端している比率より第２絶縁膜５を構成する材料の主鎖と化学的に結合している比率を高くする。 （もっと読む）

【課題】電子移動の性能を改善しまたリソグラフィープロセスステップを有利にする目的で、バリア層のアルミニウムの｛１１１｝含有率を上げる。
【解決手段】ＩＭＰ技術を用いて（Ｔｉ又はＴｉＮ_X）／ＴｉＮ／ＴｉＮ_Xバリア層を堆積する場合に、Ｔｉ又はＴｉＮ_X である第１層の厚さを約１００オングストローム以上、〜約５００オングストロームまで（表面形状の幾何関係がこの厚みの上限を制限する）までの範囲に厚くし、ＴｉＮの第２層を約１００オングストローム以上約８００オングストローム以下（好ましくは約６００オングストローム以下）の範囲に薄くし、ＴｉＮ_Xの第３層の形成を制御してＴｉ含有率が約５０原子パーセントチタン（ストイキオメトリック）〜約１００原子パーセントチタンとなるようにすることにより、（Ｔｉ又はＴｉＮ_X）／ＴｉＮ／ＴｉＮ_Xバリア層を改良することができる。第１層がＴｉＮ_Xである場合は、Ｔｉの原子パーセントは少なくとも約４０パーセントである。 （もっと読む）

【課題】応力耐性のより高いシールリング構造を有する半導体装置を提供する。
【解決手段】複数の半導体素子を含む半導体層と、半導体層の上に設けられた絶縁膜と、絶縁膜を貫通し且つ半導体素子の全体を囲む筒状体と、を含む半導体装置であり、筒状体は、その周方向において各々が互いに離間し且つ平行な複数の筒状プラグと、筒状プラグの各々と交差する複数の壁部と、を有する。 （もっと読む）

シリサイド形成金属を含むインクを用いて、コンタクト形成方法、そのコンタクト及び局所相互接続を含むダイオード及び／又はトランジスタ等の電気デバイスとその形成方法に関する。コンタクト形成方法は、露出したシリコン表面上にシリサイド形成金属インクを堆積させるステップと、インクを乾燥させ、シリサイド形成金属前駆体を形成するステップと、シリサイド形成金属前駆体及びシリコン表面を加熱して、金属スイサイドコンタクトを形成するステップとを含む。任意選択的に、露出したシリコン表面に隣接する誘電体層上に、金属前駆体インクを選択的に堆積させて、金属含有相互接続を形成できる。更に、１つ又は複数のバルク導電性金属を、残りの金属前駆体インク及び／又は誘電体層上に堆積させてもよい。かかる印刷したコンタクト及び／又は局所相互接続を用いて、ダイオード及びトランジスタ等を作製できる。 （もっと読む）

【課題】層間絶縁膜に、コンタクトプラグとワード配線のショートを防止することができる信頼性の高いコンタクトプラグの形成方法およびそれを用いた半導体装置の製造方法を提供することにある。
【解決手段】上面及び側面が酸化シリコン膜２４及びサイドウォール２５で覆われたワード配線５を形成した後、ワード配線５を覆って全面に非晶質炭素膜からなる犠牲層間膜を形成する。そして、この犠牲層間膜をエッチングして第１コンタクトホールを形成した後、この第１コンタクトホール内に第１コンタクトプラグ７、８を形成する。その後、犠牲層間膜を除去して、半導体基板１上にコンタクトプラグの柱を形成し、その上に第１層間絶縁膜を形成する。この第１層間絶縁膜を表面から一部除去し、第１層間絶縁膜の表面に第１コンタクトプラグの上端面を露出させる。 （もっと読む）

【課題】工程数を少なくし、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加を抑制することが可能なバリヤ層の形成方法を提供する。
【解決手段】表面の少なくとも一部にシリコン層６が露出している被処理体Ｗの表面に、Ｔｉ膜とＴｉＮ膜よりなるバリヤ層１４を形成するバリヤ層の形成方法において、被処理体の表面に、シリコン層と接する部分がシリサイド化しないような温度でＴｉ膜を形成するＴｉ膜形成工程と、Ｔｉ膜上に前記シリコン層と接する部分がシリサイド化するような温度でＴｉＮ膜を形成するＴｉＮ膜形成工程とを有する。これにより、工程数を少なくでき、ステップカバレジも良好にし、しかも、Ｔｉ膜とシリコン層との界面部分の抵抗値の増加も抑制する。 （もっと読む）

【課題】プラグ金属の酸化を防止でき、配線抵抗の増大や配線の信頼性の低下が回避できる抵抗変化メモリ及びその製造方法を提供する。
【解決手段】絶縁膜２５ａにコンタクトホールを形成し、コンタクトホール内にＷ等の金属を埋め込んでプラグ２６を形成する。その後、ＴｉＡｌＮ又はＴａＳｉＮからなる酸素バリア膜３１を形成し、その上にＴｉＮ膜３２を形成する。次に、酸素雰囲気中でＴｉＮ膜３２の表面を酸化させて、ＴｉＯ₂膜３３を形成する。このとき、酸素バリア膜３１により、プラブ２６の酸化が防止される。次いで、ＴｉＯ₂膜３３の上に上部電極３４ａとなるＰｔ膜を形成した後、Ｐｔ膜、ＴｉＯ₂膜３３、ＴｉＮ膜３２及び酸素バリア膜３１をパターニングして、抵抗変化素子３０を形成する。 （もっと読む）

【課題】半導体素子及びその形成方法を提供する。
【解決手段】半導体素子は、半導体素子の下部コンタクト領域（ｕｎｄｅｒｌｙｉｎｇ ｃｏｎｔａｃｔ ｒｅｇｉｏｎ）上に配置され、上部面を有する第１層間絶縁膜と、前記第１層間絶縁膜を貫通する第１開口部１１０ａ、１１０ｂ内に配置され、第１幅Ｗ１ａの上部を有する第１導電パターン１１３ａ、１１３ｂと、第１導電パターン１１３ａ、１１３ｂの上部面と接触され、第１幅Ｗ１ａより狭い第２幅Ｗ２ａの下部を有する第２導電パターン１２５ａ、１２５ｂと、を含み、第１導電パターン１１３ａ、１１３ｂの上部面は、前記第１層間絶縁膜の上部面に対して相対的にリセスされて、第１導電パターン１１３ａ、１１３ｂの上部面の前記下部コンタクト領域に相対的な高さは、前記第１層間絶縁膜の上部面の前記下部コンタクト領域に相対的な高さより低い。第２導電パターン１２５ａ、１２５ｂが第１導電パターン１１３ａ、１１３ｂの上部面と接続される。第２導電パターンの下部は、第１幅より狭い第２幅を有する。 （もっと読む）

【課題】従来と異なる方法によりチャネル領域に歪みを発生させたＭＩＳＦＥＴ構造を有する半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された第１のソース・ドレイン領域および第１のチャネル領域を有するｎ型ＭＩＳＦＥＴと、前記半導体基板上に形成された第２のソース・ドレイン領域および第２のチャネル領域を有するｐ型ＭＩＳＦＥＴと、前記第１のソース・ドレイン領域に接続され、前記第１のチャネル領域に伸張歪みを与える第１のコンタクトプラグと、前記第２のソース・ドレイン領域に接続され、前記第２のチャネル領域に圧縮歪みを与える第２のコンタクトプラグと、を有する。 （もっと読む）

【課題】本発明は、コンタクトプラグを用いずに異なるトランジスタのゲート電極とドレイン領域とを電気的に接続することを特徴とする。
【解決手段】トレンチ型の素子分離絶縁膜１２によって素子分離された複数の素子領域１３と、各素子領域上に形成されると共に各素子領域に隣接する素子分離絶縁膜１２上まで延長して形成され、多結晶シリコンからなる側壁膜１７を有するゲート電極１４と、各素子領域内に形成されたトランジスタのドレイン領域１８と、素子分離絶縁膜１２上に位置するゲート電極１４の上部及び側壁膜１７上並びに素子分離絶縁膜１２に隣接する異なるトランジスタのドレイン領域１８上に渡って連続して形成された金属シリサイド膜２０と、金属シリサイド膜２０上を含む全面上に形成された層間絶縁膜２１を具備している。 （もっと読む）

【課題】 スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）デバイスで使用するための半導体デバイス構造およびこのような半導体デバイス構造を形成するための方法を提供することにある。
【解決手段】 この半導体デバイス構造は、第１の半導体領域と第２の半導体領域との間に配置された誘電体領域と、第１の半導体領域と第２の半導体領域との間に伸びるゲート導体構造とを含む。ゲート導体構造は、第１の半導体領域の上に重なる第１の側壁を有する。このデバイス構造は、第１の半導体領域の全域に伸びる電気的接続ブリッジをさらに含む。電気的接続ブリッジは、第１の半導体領域内の不純物ドープ領域をゲート導体構造の第１の側壁に電気的に接続する一部分を有する。 （もっと読む）

【課題】プラグまたは局所配線による接続で低い接続抵抗と十分に小さい拡散層リーク電流を実現し、更に深さが異なる接続孔や開口断面の断面の形状や大きさが異なる接続孔または局所配線穴を用いる場合でも、十分に小さい拡散層リーク電流と低い接続抵抗を実現する製造方法を提供する。
【解決手段】基体上の絶縁膜に開口した、表面がシリコンを主成分とする層が底部に露出している第１の開口部（接続孔または局所配線穴）の群と、表面が第１の金属珪化物を主成分とする層が底部に露出している第２の開口部の群と、表面が第１の金属を主成分とする層が底部に露出している第３の開口部の群のうちの、少なくとも２群の各開口部の底部に、第２の金属珪化物を主成分とする層また第２の金属を主成分とする層を、化学気相成長法によって同時に形成する。
【効果】従来以上に高集積、高性能の半導体装置が実現される。 （もっと読む）

【課題】貫通孔の内側面に配線として機能する導電層を配し、その上を覆うように樹脂からなる絶縁層を設けてなる構成を備え、貫通孔の内側面に影響する応力を小さく抑えることが可能な、貫通配線基板を提供する。
【解決手段】本発明の貫通配線基板１０は、一方の面１１ａから他方の面１１ｂに向かう貫通孔αを備えた半導体からなる基板１１、前記基板の一方の面を覆う第一絶縁層１２、前記貫通孔の内側面１１ｃと前記基板の他方の面を覆う第三絶縁層１５、前記貫通孔の内側面及び前記基板の一方の面にある電極層１３の露呈部を覆うように配され、前記電極層と電気的に接続された導電層１６、及び、前記導電層を覆うように配された第四絶縁層１７、を少なくとも備えてなる貫通配線基板１０であって、、第四絶縁層のヤング率は０．５ＧＰａ以下であることを特徴とする。 （もっと読む）