【課題】低誘電率材料からなる層間絶縁膜の特性を回復することにより、層間絶縁膜中に形成される配線の信号伝達速度の遅延特性やリーク電流特性を向上させる半導体素子の製造方法を提供する。
【解決手段】半導体基板上に低誘電率材料からなる絶縁膜１７を堆積し、ＲＩＥにより配線溝を形成する。この絶縁膜に真空中でＵＶ照射を行い、エッチングにより生じたダメージ層を回復し、誘電率と屈折率を下げる。この溝に拡散防止膜１９ａとＣｕを埋め込み、配線とする。 （もっと読む）

【課題】接続孔内から無電解めっき層が剥がれて抜け落ちるのを防止できる半導体装置及びその作製方法を提供する。
【解決手段】本発明に係る半導体装置は、半導体層３２上に形成された第１の絶縁層３３，２０３と、前記第１の絶縁層に形成され、前記第１の絶縁層の上面から途中まで異方性エッチングにより形成された第１の接続孔２０３ｃと、前記第１の絶縁層に形成され、前記第１の接続孔に繋げられ、前記第１の接続孔下の前記第１の絶縁層が等方性エッチングにより形成され、前記半導体層上に位置する第２の接続孔２０３ｇと、前記第１の接続孔内の側面及び前記第１の絶縁層上に形成された第２の絶縁層２０３ｄと、前記第２の接続孔の底面の前記半導体層から成長され、前記第２の接続孔内及び前記第１の接続孔内に埋め込まれた無電解めっき層２０４ａと、を具備することを特徴とする。 （もっと読む）

【課題】金属面上に配置した場合でも磁束のトラップが少ない半導体装置を提供する。
【解決手段】半導体基板１１の一方の面上の第１の絶縁層１３上に複数本が略平行に並設された第１の金属配線１９と、他方の面上の第２の絶縁層１４上に複数本が略平行に並設された第２の金属配線１８と、第２の金属配線１８の一端１８ａ側で半導体基板１１を貫通した複数個の第１の貫通配線１７ａと、第２の金属配線１８の他端１８ｂ側で半導体基板１１を貫通した複数個の第２の貫通配線１７ｂとを備え、第１の金属配線１９の一端１９ａと第２の金属配線１８の一端１８ａが第１の貫通配線１７ａを介して接続され、第１の金属配線１９の他端１９ｂと第２の金属配線１８の他端１８ｂが第２の貫通配線１７ｂを介して接続され、配線１７ａ，１７ｂ，１８，１９からなる配線結線が半導体基板１１の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ２０を構成している。 （もっと読む）

【目的】多層配線において配線層間の剥がれ耐性を向上させた装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、基板２００上に多層配線構造で形成され、最上層に電極パッド３０を有する実効配線１０と、多層配線構造内で実効配線１０の周囲を取り囲むように形成されたビアリング２０と、多層配線構造の最終表面を保護する積層保護膜ＰＦと、積層保護膜ＰＦと接する位置であって実効配線１０が形成される領域とチップ領域端との間に形成された、電極パッド３０を構成する導体とビアリング２０を構成する導体とのいずれよりもヤング率が大きい膜パターンで構成されるクラックストッパ膜４０と、を備えたことを特徴とする。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１に、第１トランジスタ群と、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介して形成された第１ゲート電極１５と、この第１ゲート電極１５上に形成されたシリサイド層４０とを有し、第２トランジスタ群は、半導体基板１１上の絶縁膜（ライナー膜３６、第１層間絶縁膜３８）に形成したゲート形成溝４２に第２ゲート絶縁膜４３を介して形成された第２ゲート電極４７、４８を有し、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を被覆する保護膜４１が形成されていることを特徴とする。 （もっと読む）

【課題】高速情報処理用デジタル集積回路チップ内、およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線構造において、インピーダンス制御された高密度微細多層配線構造の製造方法を提供する。
【解決手段】フォトリソグラフィによりビア穴が形成された絶縁層４，４Ａ，４Ｂ，４Ｃと、絶縁層を介して積層された信号線７，７Ａ及びグランド層３，３Ａとを備える。絶縁層、信号線、グランド層を重ねると共に、上下のグランド層をビア６，６Ａ，６Ｂによって接続してシールド壁を形成する。信号線を中間に、グランド層を上側および下側に配置したデュアルストリップ線路を形成する。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での配線層の薄膜化が防止され、貫通接続部の接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が形成されている。また第１の配線層５の近傍に、貫通孔３とその内壁面等に形成された第３の絶縁層８および貫通孔３内に充填・形成された第３の配線層９から成る貫通接続部が形成されている。そして、この貫通接続部に内接された第２の配線層７と第１の配線層５とが電気的に接続され、貫通孔３の内壁面と第１の配線層５との間に第２の絶縁層６が介在し、第１の配線層５と貫通孔３内に充填・形成された第３の配線層９とが離間されるように構成されている。 （もっと読む）

【課題】フォト工程の低減を図った表示装置の製造方法。
【解決手段】第１導電型ＴＦＴと第２導電型ＴＦＴの各形成領域に、半導体層、第１絶縁膜、ゲート電極が形成され、前記半導体層のチャネル領域の各外側に第１導電型不純物領域が形成されている基板上に第２絶縁膜を形成し、前記第１導電型ＴＦＴの形成領域において当該ゲート電極を露出させることなく、前記第２導電型ＴＦＴの形成領域において当該ゲート電極のうち半導体層と交差する各辺の一部を露出させるようにして、ドレインおよびソースの各電極の接続用のコンタクトホールを形成し、多層導電層によって、前記第１導電型ＴＦＴの形成領域における前記各コンタクトホール、前記第２導電型ＴＦＴの形成領域において前記各コンタクトホールのゲート電極の一部を被うようにして、ドレインおよびソースの各電極を形成し、第２導電型不純物をドープして、半導体層に第２導電型不純物領域を形成する。 （もっと読む）

【課題】半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の開口６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】回路面積を小さくすることが可能な薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること
【解決手段】本発明にかかる薄膜トランジスタアレイ基板は、基板１上に形成された第１導電型の半導体層３１及び第２導電型の半導体層３２と、半導体層３１のドレイン領域３１１と半導体層３２のドレイン領域３２２とを接続する導電性の接続パターン４と、半導体層３１、３２、及び接続パターン４を覆うように形成されたゲート絶縁膜５と、ゲート絶縁膜５を介してチャネル領域３１３、３２３の対面に配置されるゲート電極６１、６２と、ゲート電極６１、６２を覆うように形成された層間絶縁膜７と、層間絶縁膜７及びゲート絶縁膜５を貫通するコンタクトホール８ａを介して接続パターン４と接続する信号配線９ａと、を備えるものである。 （もっと読む）

【課題】高い段差の上方から下方に掛けて段切れすることなく良好にパターン形成された導電性パターンを備えたことにより歩留まりの向上が図られた半導体装置および電子機器、さらには半導体装置の製造方法を提供する。
【解決手段】基板１０に達する第１開口部１１ａを備えて基板１０上に形成された第１絶縁膜１１と、第１開口部１１ａ内において基板１０に達する第２開口部１３ａを備えて第1絶縁膜１１上を覆う第２絶縁膜１３と、第２開口部１３ａを介して基板１０に接する状態で第２絶縁膜１３上に設けられた導電性パターン１５とを備えた。第２絶縁膜１３は、第１開口部１１ａの上方肩部をラウンド形状に覆う。 （もっと読む）

【課題】信頼性の高い薄膜トランジスタアレイ基板、その製造方法、及び表示装置を提供すること
【解決手段】本発明にかかる薄膜トランジスタアレイ基板は、基板１上に形成された島状の半導体層３と、ソース領域３１及びドレイン領域３２上に形成された導電パターン４と、ゲート絶縁膜５を介してチャネル領域３３の対面に配置されるゲート電極６と、層間絶縁膜７と、層間絶縁膜７上に形成されたソース配線４４と、保護膜８と、コンタクトホール９を介してドレイン領域３２上の導電パターン４に接続する画素電極１０と、画素電極１０と同じ層によって形成され、コンタクトホール９を介してソース配線４４とソース領域３１上の導電パターン４とに接続する接続パターン１１と、を備え、導電パターン４の端部が、半導体層３のパターン端部から内側に、第１の距離ｔ２以上ずれて配置されているものである。 （もっと読む）

【課題】製造工程数を削減すると共に生産性を向上させる。
【解決手段】ＴＦＴアレイ基板１１は、絶縁基板２１を備えている。絶縁基板２１上には、一部にポリシリコン層２２が形成されている。このポリシリコン層２２は、ＴＦＴ素子１４を構成する、チャネル領域２２ａ、ソース領域２２ｂ及びドレイン領域２２ｃを有している。ポリシリコン層２２上には、ソース領域２２ｂ及びドレイン領域２２ｃのそれぞれ一部を覆うように配線層２３が形成されている。配線層２３並びに配線層２３が積層されていないポリシリコン層２２には、両者の表面を覆うようにゲート絶縁膜２４が形成されている。ゲート絶縁膜２４上には、ゲート絶縁膜２４を介してチャネル領域２２ａに対向する位置にゲート電極層２５が形成されている。ゲート絶縁膜２４表面の一部には、キャパシタ上部電極層２６が形成されている。 （もっと読む）

【課題】ホールサイズが小さい場合でも、ホール底部の表面にＣＮＴを成長せしめることができるＣＮＴ成長用微細ホール形成方法、ＣＮＴ成長用基板及びＣＮＴ成長方法の提供。
【解決手段】ＣＮＴ成長用基板の主面上に母線層、ＣＮＴ成長用触媒層としての触媒金属の酸化物層、及び絶縁層をこの順番に設け、絶縁層をエッチングして絶縁層にＣＮＴ成長用の微細ホールを形成する。このＣＮＴ成長用微細ホールが形成されている基板。このＣＮＴ成長用微細ホールの底部表面に、ＣＶＤ法によりＣＮＴを成長せしめる。 （もっと読む）

【課題】配線を形成するトレンチ幅が７０ｎｍ以下になっても配線の抵抗率が大幅に増加せず、国際半導体技術ロードマップに開示されている値を満たす銅配線を実現する。
【解決手段】銅配線の配線幅が７０ｎｍ以下で、トレンチの側面と平行な面における平均結晶粒径Ｄと配線幅Ｗの比Ｄ／Ｗを１．３以上にする。 （もっと読む）

【課題】 アレイ基板において、電源ライン等の大電流を流す必要のある配線についても、製造コストやスループット等に影響を与えることなく線幅を削減可能とする。
【解決手段】 表示部の周辺に複数の配線層（第１配線２７及び第２配線２９）を有して構成される回路部を有するアレイ基板である。第１配線２７と第２配線２９は、互いに連続的に重なるように配置された２層重ね配線部３０を有し、配線の重なり部（２層重ね配線部３０）が１本の配線として機能する。この２層重ね配線部３０は、電源ライン等として利用される。 （もっと読む）

【課題】貫通孔の内側面に配線として機能する導電層を配し、その上を覆うように樹脂からなる絶縁層を設けてなる構成を備え、貫通孔の内側面に影響する応力を小さく抑えることが可能な、貫通配線基板を提供する。
【解決手段】本発明の貫通配線基板１０は、一方の面１１ａから他方の面１１ｂに向かう貫通孔αを備えた半導体からなる基板１１、前記基板の一方の面を覆う第一絶縁層１２、前記貫通孔の内側面１１ｃと前記基板の他方の面を覆う第三絶縁層１５、前記貫通孔の内側面及び前記基板の一方の面にある電極層１３の露呈部を覆うように配され、前記電極層と電気的に接続された導電層１６、及び、前記導電層を覆うように配された第四絶縁層１７、を少なくとも備えてなる貫通配線基板１０であって、、第四絶縁層のヤング率は０．５ＧＰａ以下であることを特徴とする。 （もっと読む）

【課題】 埋込配線が形成される絶縁性基板の材料が耐熱性の高いものに限定されず、当該埋込配線の端子部の耐食性を向上でき、パターニングが少ない工程で且つ良好な膜厚精度で確実に行われる埋込配線の形成方法を提供する。
【解決手段】 絶縁性基板１の表面に形成したマスク１７を用いて絶縁性基板１の表面を選択的に除去し、配線パターンに対応する平面形状を持つ溝１８を形成する。マスク１７を除去せずに絶縁性基板１の表面全体に金属ナノ粒子インクを塗布し、加熱により仮硬化させて金属ナノ粒子インク膜２０を形成する。マスク１７の剥離により膜２０の当該マスク上にある部分を選択的に除去して溝１８の内部に膜２０を残す。加熱により溝１８内の膜２０を本硬化させ所望のゲート配線２を得る （もっと読む）

【課題】簡易な製造プロセスで配線層間の良好な接続を実現することができるとともに、当該配線層間の接続構造に起因する表示画質への影響を抑制することができるトランジスタパネル、及び、当該トランジスタパネルの製造方法を提供する。
【解決手段】絶縁性基板１１上に形成されたゲート同層配線Ｌ１と、ゲート同層配線Ｌ１上にゲート絶縁膜１２を介して形成されたソース・ドレイン同層配線Ｌ２と、ソース・ドレイン同層配線Ｌ２上に被覆形成された層間絶縁膜１３及びゲート絶縁膜１２に開口され、内部にゲート同層配線Ｌ１及びソース・ドレイン同層配線Ｌ２の上面が露出する単一のコンタクトホールＨＬＡと、該コンタクトホールＨＬＡに埋め込まれ、ゲート同層配線Ｌ１及びソース・ドレイン同層配線Ｌ２に電気的に接続された給電配線金属Ｌ３１と、を有している。 （もっと読む）