【課題】 ２層配線を有するアレイ基板において、層間絶縁膜の段差部における第２配線層のエッチング残りを抑制する。
【解決手段】 表示部（表示領域Ｈ）と、その周囲に配される額縁部とを有するアレイ基板である。額縁部は、薄膜トランジスタ等により構成される駆動回路を備える。また、薄膜トランジスタと接続されるソース電極及びドレイン電極を含む第１配線層１７と、第１配線層１７上に第２層間絶縁膜１８を介して形成される第２配線層１９とを有する。第２配線層１９は、Ａｌを含むＡｌ配線層１９ａと、Ａｌ配線層１９ａの表面を覆うトップバリアメタル層１９ｂとから構成され、Ａｌ配線層１９ａの底面を覆うボトムバリアメタル層が形成されていない。 （もっと読む）

【課題】配線層間に形成しても耐水性および耐酸化性に優れた、ＭＩＭキャパシタを有する半導体装置を提供する。
【解決手段】半導体装置が、半導体基板と、半導体基板上に形成された第一の絶縁膜１０３と、第一の絶縁膜１０３に埋め込まれた第一の配線層１０１と、第一の配線層１０１を覆う配線キャップ膜１０５と、配線キャップ膜１０５上に設けられたＭＩＭキャパシタ１１４と、ＭＩＭキャパシタ１１４上を覆う水素遮断膜１１７と、水素遮断膜１１７上に形成された第二の絶縁膜１０６と、第二の絶縁膜１０６および水素遮断膜１１７を貫通し、ＭＩＭキャパシタ１１４の上部電極１１１および下部電極１０７にそれぞれ接続された導電体プラグ１１９と、導電体プラグ１１９に接続され、ＭＩＭキャパシタ１１４の上部電極１１１および下部電極１０７にそれぞれ接続された第二の配線層１２１と、を有する。 （もっと読む）

【課題】Ｃｕ膜の露出表面から自然酸化膜を除去する基板処理を、低温で、かつ高いスループットで実行する。
【解決手段】基板処理方法は、Ｃｕ膜を担持した被処理基板を、所定温度を維持するように制御された基板保持台上に載置し、前記被処理基板の温度を昇温させる工程と、前記被処理基板表面に、有機化合物を含む処理ガスを供給し、前記Ｃｕ膜表面の酸化物を除去する工程と、前記被処理基板を、前記基板保持台から取り出す工程と、を含み、前記処理ガスを供給する工程は、前記被処理基板の温度が昇温している間に開始されることを特徴とする。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置において、逆スタガ型の薄膜トランジスタを有する画素部及び端子部を作製する工程数を削減して、具体的にはフォトリソグラフィー工程で使用するフォトマスクの枚数を削減して、電気光学装置の生産性、歩留まりを向上させ、製造コストの低減を実現することを課題とする。
【解決手段】上記課題を鑑み、透光性基板に透過部と光強度を低減する機能を有する中間透過部と遮光部が設けられたフォトマスク（多階調フォトマスク）を採用する。さらには、画素部のソース電極及びドレイン電極と端子部に延在するソース配線のパターニングにエッチング工程を必要としないリフトオフ方法を採用する。 （もっと読む）

【課題】 画像読取装置において、下側のＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜と上側のＩＴＯ膜との間で良好なコンタクトを得ることができるようにする。
【解決手段】 例えば、ドレインライン用外部接続端子３１は、下から順に、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜３１ａ、ＩＴＯ膜３１ｂ、ＩＴＯ膜３１ｃおよびＩＴＯ膜３１ｄの４層構造となっている。このうち、ＩＴＯ膜３１ｃは、トップゲート絶縁膜１０のコンタクトホール３２を介してＩＴＯ膜３１ｂに接続されている。ここで、トップゲート絶縁膜１０にコンタクトホール３２をドライエッチングにより形成すると、ＩＴＯ膜３１ｂの上面が露出されるが、その下の金属膜３１ａの上面は露出されず、金属膜３１ａの上面にドライエッチングに起因する変質層が形成されることはない。この結果、金属膜３１ａとＩＴＯ膜３１ｃとの間のコンタクトをその間のＩＴＯ膜３１ｂを介して良好とすることができる。 （もっと読む）

【課題】ＡｌあるいはＡｌ合金など腐食しやすい金属を補助容量配線に用いた電気光学素子の製造方法において、後続画素エッチング工程における補助容量配線の腐食断線を防止する。
【解決手段】電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。 （もっと読む）

【課題】アンテナが半導体チップの回路に及ぼす悪影響を最小限に抑えることができる半導体装置、電子機器の提供。
【解決手段】半導体装置は、集積回路１２が形成される半導体チップ１０と、少なくとも１つのスロット５２を有し、半導体チップ１０の主面１３に直交する方向を第１の方向Ｄ１とした場合に半導体チップ１０の第１の方向Ｄ１に少なくとも絶縁層３０を介して設けられ、半導体チップ１０の集積回路１２に電気的に接続されるスロットアンテナ５０と、を含む。 （もっと読む）

【課題】貫通電極の導通確認をウェハ単位で簡便に行なうことができる半導体装置の製造方法を提供すること。
【解決手段】シリコンウェハ２５０の能動面１０ａに形成された複数の集積回路を個片化して複数の半導体装置１を製造する方法であって、複数の集積回路を個片化する前に、集積回路のそれぞれに形成された能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極を覆って導電膜１９０を形成する工程と、能動面１０ａと反対の裏面１０ｂからシリコンウェハ２５０を貫通して能動面電極１２０ａ，１２０ｂに達する貫通電極１１２ａ，１１２ｂを形成する工程と、裏面１０ｂから一対の貫通電極１１２ａ，１１２ｂをプロービングして貫通電極１１２ａ，１１２ｂと能動面電極１２０ａ，１２０ｂとの導通を検査する工程と、を有することを特徴とする半導体装置の製造方法とした。 （もっと読む）

【課題】微小ビアでの接続信頼性を確保した信頼性の高い半導体装置を提供すること。
【解決手段】半導体基板１１と、半導体基板１１上に配されるとともに、少なくとも１以上の第１配線層、少なくとも１以上の第１絶縁層、及び第１ビアを有する第１配線構造体１２と、第１配線構造体１２上に配されるとともに、少なくとも１以上の第２配線層１５、少なくとも１以上の第２絶縁層１４、第２ビア１６、及び第３ビア１９を有する第２配線構造体１７と、第２配線構造体１７上に設けられた外部端子１８と、を備える半導体装置において、第２配線構造体１７の第２配線層１５と外部端子１８に接合される第２ビア１６は、外部端子１８側の端部に接合界面１６ａが配されている。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通配線層で接続した半導体装置において、グランド特性や放熱性を改善する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。半導体基板２の第１の主面２ａには活性層４が設けられている。貫通孔３の内壁面、活性層４で塞がれた貫通孔３の底面、および半導体基板２の第２の主面２ｂは絶縁層５で覆われている。貫通孔３の底面に存在する絶縁層５には第１の開口部６が設けられている。半導体基板２の第２の主面２ｂに存在する絶縁層５には第２の開口部７が設けられている。第１の配線層８は貫通孔３内から半導体基板２の第２の主面２ｂに亘って設けられている。第２の配線層９は第２の開口部７を介して第２の主面２ｂと接続するように設けられている。 （もっと読む）

【課題】メタルキャップ層の製造工程におけるパーティクルの発生や組成比の変動を抑制させて、半導体装置の信頼性と生産性を向上させた半導体装置の製造装置に関するものである。
【解決手段】成膜チャンバ３３は、第１カソード４０ａと第２カソード４０ｂを備え、各カソード４０ａ，４０ｂに、それぞれＺｒを含む第１ターゲット４２ａと、ＢＮを主成分とする第２ターゲット４２ｂを搭載する。そして、成膜チャンバ３３は、各外部電源を駆動して第１ターゲット４２ａと第２ターゲット４２ｂとを同時にスパッタし、第１絶縁層の表面と第１配線の表面、又は、第２絶縁層の表面と第２配線の表面に、ＺｒＢＮを主成分とするメタルキャップ層を成膜させる。 （もっと読む）

【課題】半導体基板の貫通接続部において、表面側配線層の貫通孔底部での剥離および破断が防止され、接続不良等が改善された半導体装置と、そのような半導体装置を製造する方法を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の複数の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の複数の開口６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】
互いにパターン（平面形状）の異なる２種類以上の薄膜を積層した積層構造を形成する工程にて、１回のフォトリソグラフィ工程で夫々の薄膜形状を画定すること。
【解決手段】
基板１上に２層の薄膜３，２を順次成膜し、次に薄膜２の上面に形成された第１マスクパターン４を用いて薄膜２のエッチングを行い、第１の薄膜パターン６を形成する。その後、第１マスクパターン４を残した状態で第１マスクパターン４及び薄膜２の上に、有機材料のオフセット印刷、インクジェット印刷、又はディスペンサノズルによる追加塗布で第２マスクパターン５を形成する。最後に、薄膜３を第１マスクパターン４及び第２マスクパターン５を用いて第２の薄膜パターン７に成形し、続いて２つのマスクパターン４，５を除去する。以上の工程により、フォトリソグラフィが第１マスクパターン４を形成する１回のみに制限されるも、基板１の主面に所望の積層構造が形成される。 （もっと読む）

【課題】貫通配線１６ａ〜１６ｃが基板１８から剥離することを抑制し、且つ貫通孔４４の内壁面に均一な膜厚の絶縁膜を膜厚制御性良く形成する。
【解決手段】シリコンからなる基板１８の表裏面を貫通孔４４が貫通し、貫通孔４４の内部に熱酸化膜４５を介して配線金属４７からなる貫通配線１６が充填され、基板１８の表面に緩衝膜１７が積層され、貫通配線１６は緩衝膜１７を貫通して緩衝膜１７上に延長されている貫通配線付基板を製造する方法であって、基板１８をエッチングして貫通孔４４を形成する第１の工程と、基板１８を加熱することにより第１の工程で形成された貫通孔４４の内壁に熱酸化膜４５を成膜する第２の工程と、第２の工程の後に基板１８の表面に緩衝膜材料４８を塗布及び熱硬化させて緩衝膜１７を形成する第３の工程と、第３の工程の後に貫通孔４４の内部に配線金属４７を充填して貫通配線１６ａ〜１６ｃを形成する第４の工程とを有する。 （もっと読む）

【課題】 内部回路素子のＥＳＤ破壊を防止するために、できる限り多くの割合の静電気パルスをオフトランジスタに引き込みつつ内部回路素子には伝播させない、あるいは早く大きな静電気パルスを遅く小さな信号に変化させてから伝えるようにすることができる半導体装置を得る。
【解決手段】 外部接続端子と内部回路領域との間にＥＳＤ保護素子を有する半導体装置において、外部接続端子からＥＳＤ保護素子に至る間の配線の抵抗値が、ＥＳＤ保護素子から内部素子に至る間の配線の抵抗値よりも小さくなるように、外部接続端子からＥＳＤ保護素子に至る間の配線を複数層のメタル配線により形成し、ＥＳＤ保護素子から前記内部素子に至る間の配線は、外部接続端子からＥＳＤ保護素子に至る間の配線に用いられた複数層の配線数と等しいあるいはより少ない層数のメタル配線により形成した。 （もっと読む）

【課題】ＴＦＴ不良（例えば、ソース電極とドレイン電極との短絡）の修正、また高速表示への対応および消費電力の抑制の実現を図る。
【解決手段】トランジスタと、該トランジスタの一方の導通電極に接続する画素電極１７と、保持容量配線１８とを備えたアクティブマトリクス基板１０であって、上記トランジスタの一方の導通電極から引き出された引き出し配線７と、上記保持容量配線から引き出された修正用配線１９とを備え、該修正用配線は、絶縁層を介して上記引き出し配線の一部と重なった構成とする。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での壁状付着物や有機マスク残渣の発生を防ぐことにより、貫通接続部の接続不良や機械的信頼性が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３よりも小径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆され、その上には拡散防止機能を有する高抵抗金属からなる金属マスク層７が形成されている。第２の絶縁層６および金属マスク層７は、第１の絶縁層４の開口４ａと同径の開口６ａ、７ａを有している。さらに、貫通孔３内に第２の配線層８が充填・形成され、この第２の配線層８は第１の絶縁層４および第２の絶縁層６の開口４ａ、６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】ダイシング工程で発生する膜剥離やクラックがチップ内部に伝播するのを防ぐ。
【解決手段】半導体装置１００は、基板１０２と、ビア層１３０および配線層１３２が形成される素子形成領域であるチップ内部２０２と、平面視においてチップ内部２０２を囲むようにチップ内部２０２の外周に形成されたシールリング部２０４と、を含む。シールリング部２０４において、シールリングは、平面視においてチップ内部２０２を囲むように形成された貫通孔１２２ａを有する第１のメタル層１２２と、第１のメタル層１２２上に第１のメタル層１２２に接して形成された第２のメタル層１２４と、を含み、第１のメタル層１２２の貫通孔１２２ａの下部分には絶縁性材料（層間絶縁膜１０６）が形成され、貫通孔１２２ａの上部分には第２のメタル層１２４を構成するメタル材料がくい込んで形成される。 （もっと読む）

【課題】３層以上の配線を接続する際に、最も効率的にかつ最小面積で接続を行えるコンタクト構造を実現可能な半導体装置およびその製造方法、並びに表示装置を提供する。
【解決手段】基板２０１上に３層以上のｎ層の導電層２０２〜２０４が積層して形成され、ｎ層の導電層がコンタクトパターンを介して接続され、コンタクトパターンが形成される一つの主コンタクト領域には、（ｎ−１）個の導電層２０２，２０３を接続する（ｎ−１）個の接続領域２１１，２１２を有し、（ｎ−１）個の導電層のうち基板２０１に対する積層方向（基板２０１の主面に対する法線方向）において第１層より上層の導電層は、その終端部がコンタクトパターンＣＰＴＮの縁の一部に臨むように形成され、（ｎ−１）個の導電層は、第ｎ層の導電層により電気的に接続されている。第ｎ層の導電層は、コンタクトパターンＣＰＴＮであるコンタクト孔を埋めつくよう形成されている。 （もっと読む）

【課題】低コストでメタルキャップ膜が形成された半導体装置及びその製造方法を提供する。
【解決手段】絶縁膜１ｂに配線溝及び配線孔を形成し、バリアメタル２ｂを成膜した後、銅層３ｂを配線溝及び配線孔に埋め込むように形成する。次に、ＣＭＰ法により表面を平坦化して銅配線層を形成する。この際、ＣＭＰ用のスラリーに異種金属を有する水溶性金属化合物を添加してＣＭＰを行う。次に、不活性ガス又は還元性ガス雰囲気中で熱処理を行うことにより、銅配線層の表面に、異種金属が添加された銅層９ｂを形成する。その後、異種金属が添加された銅層９ｂを覆うようにバリア絶縁膜５ｂを形成する。 （もっと読む）