半導体装置の製造方法
【課題】貫通電極の導通確認をウェハ単位で簡便に行なうことができる半導体装置の製造方法を提供すること。
【解決手段】シリコンウェハ２５０の能動面１０ａに形成された複数の集積回路を個片化して複数の半導体装置１を製造する方法であって、複数の集積回路を個片化する前に、集積回路のそれぞれに形成された能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極を覆って導電膜１９０を形成する工程と、能動面１０ａと反対の裏面１０ｂからシリコンウェハ２５０を貫通して能動面電極１２０ａ，１２０ｂに達する貫通電極１１２ａ，１１２ｂを形成する工程と、裏面１０ｂから一対の貫通電極１１２ａ，１１２ｂをプロービングして貫通電極１１２ａ，１１２ｂと能動面電極１２０ａ，１２０ｂとの導通を検査する工程と、を有することを特徴とする半導体装置の製造方法とした。
【解決手段】シリコンウェハ２５０の能動面１０ａに形成された複数の集積回路を個片化して複数の半導体装置１を製造する方法であって、複数の集積回路を個片化する前に、集積回路のそれぞれに形成された能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極を覆って導電膜１９０を形成する工程と、能動面１０ａと反対の裏面１０ｂからシリコンウェハ２５０を貫通して能動面電極１２０ａ，１２０ｂに達する貫通電極１１２ａ，１１２ｂを形成する工程と、裏面１０ｂから一対の貫通電極１１２ａ，１１２ｂをプロービングして貫通電極１１２ａ，１１２ｂと能動面電極１２０ａ，１２０ｂとの導通を検査する工程と、を有することを特徴とする半導体装置の製造方法とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの電子機器は小型化、薄型化が進んでおり、電子機器に搭載される半導体装置に対しても小型化が求められている。そこで、集積回路を有するシリコン基板を貫通する貫通電極を形成して複数のシリコン基板を積層する方法が実施されている。
【０００３】
貫通電極を有する半導体装置においては、形成された貫通電極の導通検査が行なわれる。検査方法としては、複数の集積回路を個片化した半導体装置を基板などに搭載した状態で行う方法が提案されている。（例えば、特許文献１を参照）
【特許文献１】特開２００７−１４７４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしこの方法では、集積回路を個片化する前のウェハ状態における導通検査を行うことはできない。
また、ウェハ状態において貫通電極の導通検査を行なうためには、貫通電極と接続されたシリコンウェハの能動面の電極と裏面の電極とを同時にプロービングする必要があるが、薄いシリコンウェハではプロービング時に割れる可能性がある。
【０００５】
そこで本発明は、貫通電極の導通確認をウェハ単位で簡便に行なうことができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、前記複数の集積回路を個片化する前に、前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、を有することを特徴とする。
これにより、導電膜により複数の能動面電極が電気的に接続されるので、ウェハ状態で貫通電極の導通検査を行うことができる半導体装置の製造方法とすることができる。
【０００７】
前記シリコンウェハの前記裏面に前記貫通電極と接続された裏面電極を形成する工程を有し、前記裏面電極をプロービングして導通検査を行うことが好ましい。
これにより、プロービングが可能な領域が増大するので、導通検査を容易に行うことができる半導体装置の製造方法とすることができる。
【０００８】
前記導電膜をパターニングして、複数の前記能動面電極間を接続する配線を形成する工程を有することが好ましい。
導電膜を全面に成膜すると、不要箇所にも成膜されて検査に不都合を生じる可能性がある。しかし、このような配線を設けることによって、貫通電極と接続された能動面電極間のみに導電膜が形成されるので、導通検査時に不都合を生じることはない。
【０００９】
前記貫通電極の導通を検査する工程の後に、前記導電膜を除去する工程を有することが好ましい。
これにより、能動面電極の電気的接続を分離することができるので、集積回路の電気特性検査を行うことができる半導体装置の製造方法とすることができる。
【００１０】
前記導電膜を形成する工程の後に、前記導電膜上に支持基板を貼り付ける工程を有することが好ましい。
これにより、シリコンウェハの強度を補強することができるので、ハンドリング性を向上し、製造工程中におけるシリコンウェハの破損を防止することができる。
また、プロービング時におけるシリコンウェハの割れを防止することができる。
【００１１】
本発明の半導体装置の製造方法は、シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、前記複数の集積回路を個片化する前に、前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、前記導電膜上に一部の前記能動面電極と接続される再配置配線をパターン形成する工程と、前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、前記能動面側から前記再配置配線をマスクにして前記導電膜をエッチングする工程と、を有することを特徴とする。
これにより、導電膜により複数の能動面電極が電気的に接続されるので、ウェハ状態で貫通電極の導通検査を行うことができる。また、導電膜をエッチングする場合には、再配置配線がマスクとして機能するので、再配置配線を保護する工程を必要とせず製造工程を短縮することができる。
【００１２】
前記導電膜をエッチングして配線化する工程を有することが好ましい。
これにより、選択的に導電膜を形成することができるので、貫通電極と接続された能動面電極同士を電気的に接続する配線のみを形成することが可能となる。
【００１３】
前記貫通電極と接続された複数の前記能動面電極間を接続する前記配線が、隣接する前記集積回路間に設けられたスクライブラインを経由していることが好ましい。
これにより、集積回路を個片化すると同時に配線を切断して能動面電極同士が電気的に分離されるので、半導体装置の正常な動作が可能になり、電気特性検査を行うことができる半導体装置の製造方法とすることができる。
【００１４】
前記再配置配線を形成する工程の後に、前記シリコンウェハの前記能動面側に支持基板を貼り付ける工程を有することが好ましい。
これにより、シリコンウェハの強度を補強することができるので、ハンドリング性を向上し、工程中におけるシリコンウェハの破損を防止することができる。
また、プロービング時におけるシリコンウェハの割れを防止することができる。
【発明を実施するための最良の形態】
【００１５】
［第１の実施形態］
（半導体装置の構成）
図１は、第１の実施形態に係る半導体装置の能動面側から視た平面図である。また、図２は図１に示される半導体装置１の断面構造を示し、具体的に図２は図１中Ａ−Ａ線矢視による断面構成に対応する図である。図３は半導体装置１を裏面側から視た平面図である。図１から図３を用いて半導体装置１の構成について説明する。
【００１６】
図２に示されるように、半導体装置１は、半導体基板１０を主体として構成される。半導体基板１０は後述するようにシリコンウェハをダイシングすることで個片化されたものであり、半導体装置１としてはＩＣチップが例示できる。ここで、半導体基板１０における例えばトランジスタ、メモリ素子を有する集積回路部（図示は省略）が形成される側の面を能動面１０ａとし、その反対の面を裏面１０ｂと称す。
【００１７】
半導体基板１０は矩形形状から構成され、能動面１０ａ側に能動面電極１２０ａ、１２０ｂ、外部接続用電極１２２、及びダミー電極１２１が設けられている。また、能動面電極１２０ａ及び能動面電極１２０ｂは、半導体基板１０の一短辺方向に沿って配置されている。また、ダミー電極１２１は、半導体基板１０における能動面電極１２０ａ，１２０ｂが配置される側と反対の短辺方向に沿って配置されている。また、外部接続用電極１２２は、半導体基板１０の長辺方向に沿って配置されている。なお、ダミー電極１２１は、例えば検査用又は周波数調整用又はダミー用である。
【００１８】
また、半導体基板１０は、裏面１０ｂ側から能動面１０ａ側に貫通した状態に設けられ能動面電極１２０ａ、１２０ｂにそれぞれ導通される貫通電極１１２ａ、１１２ｂを備えている。
【００１９】
また、半導体基板１０の裏面１０ｂ側には、能動面電極１２０ａに電気的に接続される裏面電極１１５ａと、能動面電極１２０ｂに電気的に接続される裏面電極１１５ｂとが設けられている。
【００２０】
具体的には、貫通電極１１２ａは、その一端側が能動面電極１２０ａの裏面と接続されており、その他端側が半導体基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた裏面電極１１５ａに接続されている。
裏面電極１１５ａは貫通電極１１２ａを覆うように形成されていてもよく、貫通電極１１２ａから引き回された配線（図示は省略）と接続されていてもよい。
【００２１】
また、貫通電極１１２ｂは、その一端側が能動面電極１２０ｂの裏面と接続されており、その他端側が半導体基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた裏面電極１１５ｂに接続されている。
裏面電極１１５ｂは貫通電極１１２ｂを覆うように形成されていてもよく、貫通電極１１２ｂから引き回された配線（図示は省略）と接続されていてもよい。
【００２２】
また、半導体基板１０の能動面１０ａ側には、下地膜１３９上に設けられた能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を覆ってパシベーション膜１３８が設けられている。このパシベーション膜１３８は、能動面電極１２０ａ、１２０ｂ、外部接続用電極１２２、及びダミー電極１２１の上面の一部を露出させる開口部を有しており、電極が露出した部分を覆うように金属膜１２４が設けられている。
【００２３】
能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
【００２４】
また、金属膜１２４の材料は、配線形成材料と同一であることが好ましい。なお、金属膜（積層構造の場合、少なくとも１層）１２４は、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
【００２５】
また、パシベーション膜１３８は、下地膜１３９と同様に例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。
【００２６】
（半導体装置の製造方法）
次に図４〜図８を参照しながら、半導体装置１の製造工程について説明する。半導体装置１は、シリコンウェハ２５０（図８参照）上に形成された集積回路を個片化したものであるが、簡単のため図４〜図７においては１つの半導体装置１を形成する場合を示している。
【００２７】
半導体装置１では、半導体基板１０の能動面１０ａに図示は省略の集積回路が形成されている。まず、図４（ａ）に示すように、半導体基板１０の能動面１０ａ上に下地膜１３９を形成した後、下地膜１３９上に能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１を形成する。そして、能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１を覆うように能動面１０ａの全面にパシベーション膜１３８を形成する。そして、周知のフォトリソグラフィ法及びエッチング法により、能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１を覆うパシベーション膜１３８を部分的に除去する。
【００２８】
次に、パシベーション膜１３８から露出される能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１に接続される金属膜１２４を形成する。
【００２９】
そして、金属膜１２４を覆うように、導電膜１９０を半導体基板１０の能動面１０ａの全面に成膜する。これにより、能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１が電気的に接続された状態となる。
導電膜１９０は、例えばスパッタ法を用いてＣｕ（銅）で形成する。
【００３０】
導電膜１９０を形成したあと、図４（ａ）に二点鎖線で示すように半導体基板１０の能動面１０ａ側を、接着層１６０を介してガラスウェハからなる支持部材２００に貼り付ける。なお、この支持部材２００としては、シリコンウェハ２５０（図８参照）と略同じ大きさのものを用いる。
【００３１】
また、接着層１６０としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、半導体基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材２００を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材２００としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材２００の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【００３２】
このようにして、半導体基板１０を支持部材２００に貼り付けた後、半導体基板１０の裏面１０ｂ側から砥石等の研削部材を用いて半導体基板１０を研削（バックグラインド）し、例えば１００μｍ程度まで薄くする。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として半導体基板１０にヒビや、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いることも可能である。
【００３３】
半導体基板１０を所定の厚みに形成した後、続いて、図４（ｂ）に示すように、半導体基板１０の裏面１０ｂ側を上にして、半導体基板１０の裏面１０ｂ上にフォトレジストを設ける。そして、フォトレジストをパターニングして貫通電極を形成する領域に開口部を有するレジストマスク１７０を形成する。そして、レジストマスク１７０をマスクとしてドライエッチングを行い、貫通電極１１２ａ，１１２ｂを形成する部分の半導体基板１０及び下地膜１３９を除去し、開口部１１３ａ、１１３ｂを形成する。これにより、図５（ａ）に示すように、半導体基板１０の裏面１０ｂから、能動面１０ａに設けられた能動面電極１２０ａ及び能動面電極１２０ｂの裏面が露出される。
【００３４】
なお、レジストマスク１７０をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、レジストマスク１７０及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
【００３５】
次に、裏面１０ｂのレジストマスク１７０を除去した後、半導体基板１０の開口部１１３ａ，１１３ｂの内壁から裏面１０ｂに至る裏面絶縁膜１１４を形成する。この裏面絶縁膜１１４は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられる。
裏面絶縁膜１１４の材質としては、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicon：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、絶縁膜１９０は、絶縁性があれば、他の物でも良く、樹脂でもよい。
【００３６】
そして、能動面電極１２０ａ、１２０ｂの裏面部分に設けられた絶縁膜１９０をドライエッチング或いはレーザ加工により除去することで、図５（ｂ）に示されるように半導体基板１０の開口部１１３ａ，１１３ｂ側壁及び裏面１０ｂを覆う裏面絶縁膜１１４が形成される。
【００３７】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、図６（ａ）に示すように開口部１１３ａ，１１３ｂの内部にめっき処理を施し、その開口部１１３ａ，１１３ｂ内に貫通電極１１２ａ，１１２ｂを形成するための導電性材料を配置する。これにより、貫通電極１１２ａ，１１２ｂの下端部と露出した能動面電極１２０ａ，１２０ｂとが、能動面電極１２０ａ，１２０ｂの裏面で電気的に接続される。
【００３８】
これら貫通電極１１２ａ，１１２ｂを形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、これら貫通電極１１２ａ，１１２ｂは半導体基板１０に設けられた開口部内に銅（Ｃｕ）が埋設されることで形成される。
【００３９】
本実施形態における貫通電極１１２ａ，１１２ｂを形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。
貫通電極１１２ａ，１１２ｂの形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
【００４０】
また、本実施形態では、開口部１１３ａ，１１３ｂの内部に導電性材料で埋め込むことで貫通電極１１２ａ，１１２ｂを構成しているが、完全に埋め込むことなく開口部１１３ａ，１１３ｂの内壁に導電材料を成膜して能動面電極１２０ａ，１２０ｂの裏面で電気的に接続される形態とすることもできる。
【００４１】
続いて、半導体基板１０の裏面１０ｂに、貫通電極１１２ａと電気的に接続される裏面電極１１５ａ、及び貫通電極１１２ｂと電気的に接続される裏面電極１１５ｂをめっき法で形成する（図６（ｂ））。
【００４２】
なお、めっき法（Ｃｕ）を用いる場合、同一工程内で貫通電極１１２ａ、１１２ｂ、裏面電極１１５ａ、及び裏面電極１１５ｂを形成することができる。
また、貫通電極１１２ａから引き出した配線に裏面電極１１５ａを接続し、貫通電極１１２ｂから引き出した配線に裏面電極１１５ｂを接続する場合においても、貫通電極１１２ａ、１１２ｂ、裏面電極１１５ａ、裏面電極１１５ｂ、及びこれらの配線を同一工程内で形成することができる。
【００４３】
そして、図７（ａ）に示すように、裏面電極１１５ａ、及び裏面電極１１５ｂにプロービングして貫通電極１１２ａと貫通電極１１２ｂとの導通抵抗の合計を測定する。導電膜１９０は、能動面電極１２０ａと能動面電極１２０ｂとを電気的に接続して形成されているので、貫通電極１１２ａ及び貫通電極１１２ｂによる結線に問題がなければ、裏面電極１１５ａ、及び裏面電極１１５ｂ同士が電気的に短絡した状態となる。
【００４４】
これに対して、抵抗値が所定の値よりも高い場合は、結線に不具合があることを示している。抵抗値が所定の値よりも高くなる理由として、断線している場合と、配線が細くなっている箇所が発生している場合とが挙げられる。
【００４５】
断線している場合について、具体的に挙げると、貫通電極１１２ａが能動面電極１２０ａ又は裏面電極１１５ａと断線している場合、あるいは、貫通電極１１２ｂが能動面電極１２０ｂ又は裏面電極１１５ｂと断線している場合である。
また、配線が細くなる場合について具体的に挙げると、貫通電極１１２ａが能動面電極１２０ａ又は裏面電極１１５ａとの接触面積が小さい場合、あるいは、貫通電極１１２ｂが能動面電極１２０ｂ又は裏面電極１１５ｂとの接触面積が小さい場合である。
【００４６】
このようにして抵抗値の測定を行なうことにより、貫通電極１１２ａ、１１２ｂの導通不良箇所の有無を検査する。
【００４７】
本実施形態の半導体装置１では、貫通電極１１２ａ，１１２ｂのみが設けられているが、さらに多くの貫通電極を有する場合は、複数回の導通検査を実施し、すべての貫通電極の導通検査が行なわれるようにすればよい。
【００４８】
貫通電極１１２ａ、１１２ｂの導通抵抗を測定した後、半導体基板１０の能動面１０ａ側に設けられた接着層１６０及び支持部材２００を除去する。支持部材２００及び接着層１６０の除去は、溶剤などにより接着層１６０を軟化、または溶解させることにより同時に除去してもよい。
【００４９】
次に、図７（ｂ）に示すように、半導体基板１０の裏面１０ｂに接着層１６１及び支持部材２０１を設け、裏面１０ｂ側から半導体基板１０を貼り付ける。そして導電膜１９０をドライエッチング法又はウエットエッチング法により除去する。
これにより、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の電気的接続を分離することができるので、半導体装置１の電気特性検査を行うことができる。
【００５０】
その後、半導体基板１０の裏面１０ｂを支持している支持部材２０１及び接着層１６１を除去する。支持部材２０１及び接着層１６１を除去は、支持部材２００及び接着層１６０を除去したときと同様の方法を用いることができ、溶剤などにより接着層１６１を軟化、または溶解させることにより除去する。
【００５１】
そして、図８に示すように、ダイシング装置２１０によって集積回路を個片化することで、半導体装置１が作成される。
【００５２】
このような半導体装置の製造方法よれば、以下の効果を得ることができる。
貫通電極を備えた従来の半導体装置では、ウェハ状態において、貫通電極の導通検査を行なうことは困難であった。しかし、本発明の製造方法によれば、導電膜１９０によって能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を電気的に短絡させることで、ウェハ状態における貫通電極１１２ａ、１１２ｂの導通検査が可能になった。
【００５３】
また、貫通電極の導通検査を行なった後、導電膜１９０を除去することにより、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の電気的接続を分離することができるので、半導体装置１の電気特性検査を行なうことができる。
【００５４】
また、支持部材２００，２０１を用いることにより薄板状のウェハを支持することによりシリコンウェハ２５０のハンドリング性を向上させることができる。また、シリコンウェハ２５０を研削（バックグラインド）する時、及び導通検査をする時のプロービングによるシリコンウェハ２５０のヒビ、割れの発生を防止することができる。
【００５５】
本実施形態においては、導電膜１９０を能動面１０ａの全面に形成しているが、少なくとも能動面電極１２０ａと能動面電極１２０ｂとが電気的に接続されるように形成されていればよく、これらの能動面電極１２０ａ，１２０ｂの間を接続する配線であってもよい。
【００５６】
導電膜１９０を能動面１０ａの全面に成膜すると、不要箇所にも成膜されて検査に不都合を生じる可能性がある。しかし、このような配線とすることによって、能動面電極１２０ａ，１２０ｂ間だけで導電膜１９０が成膜されるので、導通検査時に不都合を生じることはない。
【００５７】
［第２の実施形態］
（半導体装置の構成）
次に、本発明の第２の実施形態について説明する。本実施形態の半導体装置は、ＷＣＳＰ（Wafer level Chip Scale Package）として実装されることを前提としたものである。
本実施形態の説明において、第１の実施形態の半導体装置１と同一の構成を有するものに対しては同一の符号を附し、その詳しい説明を省略する。
【００５８】
図９は、第２の実施形態に係る半導体装置の能動面側から視た平面図である。また、図１０は図９に示される半導体装置５００における断面構造を示し、具体的に図１０は図９中Ｂ−Ｂ線矢視による断面構成に対応する図である。図９，図１０を用いて半導体装置５００の構成について説明する。
【００５９】
第１の実施形態の半導体装置１と異なるのは、第１配線（再配置配線）５３１、第２配線（再配置配線）５３４、及び第２配線５３４上に設けられたバンプ５３７により構成される再配置配線層５３０を設けることにより、外部接続用電極１２２が第１絶縁層５３３上に引き回されている点である。
【００６０】
具体的に再配置配線層５３０は、図１０に示すように、外部接続用電極１２２と電気的に接続された第１配線５３１と、この第１配線５３１上に設けられた第１絶縁層５３３と、この第１絶縁層５３３上に形成されるとともに第１配線５３１と電気的に接続された第２配線５３４と、この第２配線５３４及び第１絶縁層５３３を覆う第２絶縁層５３５と、を備えて構成される。なお、第１絶縁層５３３は応力緩和層としての機能を有する。
【００６１】
さらに、第２配線５３４上には、プリント基板などの外部基板（図示は省略）と接続するためのバンプ５３７が設けられている。第１配線５３１の一部が第１絶縁層５３３より露出してランド部５３６を形成しており、このランド部５３６と第２配線５３４とが電気的に接続されている。
【００６２】
また、再配置配線層５３０は、第１配線５３１に対して第２配線５３４が折り返されるように形成されており、バンプ５３７の一部が外部接続用電極１２２に平面視で重なる位置に配置されている。この構成によれば、再配置配線層５３０が２層の配線で形成されるので、バンプ５３７を例えば外部接続用電極１２２の直上のように種々の位置に配置することが可能となる。よって、バンプ５３７の配置可能領域を拡大することができ、実質的に外部接続用電極１２２間のピッチを拡げることができる。よって、種々の端子形状を有する外部基板（図示は省略）上に実装することが可能となり、基板実装性を向上できる。
【００６３】
第１配線５３１及び第２配線５３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。
第１配線１３１，第２配線１３４としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
【００６４】
また、金属膜１２４の材料は、上述の配線形成材料と同一であることが好ましい。なお、金属膜（積層構造の場合、少なくとも１層）１２４は、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
【００６５】
第１絶縁層５３３及び第２絶縁層５３５は、樹脂（合成樹脂）によって形成されている。これら第１絶縁層５３３及び第２絶縁層５３５の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。なお、第１絶縁層５３３及び第２絶縁層５３５の形成材料として、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料を用いてもよい。
【００６６】
（半導体装置の製造方法）
次に図１１〜図１４を参照しながら、半導体装置５００を製造する工程について説明する。半導体装置５００は、シリコンウェハ２５０（図８参照）上に形成された集積回路を個片化したものであるが、簡単のため図１１〜図１４においては１つの半導体装置１を形成する場合を示している。
また、第１の実施形態における半導体装置１と同一の製造工程については、その詳しい説明を省略する。
【００６７】
まず、図１１（ａ）に示すように、半導体基板１０の能動面１０ａにおいて形成された能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を覆うように能動面１０ａの全面にパシベーション膜１３８を形成し、周知のフォトリソグラフィ法及びエッチング法により、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を覆うパシベーション膜１３８を除去する。
【００６８】
ついで、パシベーション膜１３８から露出される能動面電極１２０ａ、１２０ｂ、外部接続用電極１２２及びダミー電極１２１には金属膜１２４を形成し、外部接続用電極１２２上に形成された金属膜１２４と電気的に接続される第１配線５３１を形成する。
【００６９】
次いで、金属膜１２４及び第１配線５３１を覆うように第１絶縁層５３３を形成する。そして、能動面電極１２０ａ，１２０ｂ上の第１絶縁層５３３を周知のフォトリソグラフィ法によって選択的に除去し、能動面電極１２０ａ，１２０ｂを露出させる。また、これと同時に第１配線５３１を覆う第１絶縁層５３３を除去しランド部５３６を露出させる。
【００７０】
次に、能動面電極１２０ａ、１２０ｂ、及びランド部５３６を覆うように、能動面１０ａの全面に導電膜５９０を成膜する。導電膜５９０の形成方法としては、第１の実施形態の導電膜１９０と同様にＣｕ（銅）などを用いたスパッタ法により行われる。この導電膜５９０は、この後形成される第２配線の下地層となる。
【００７１】
そして、導電膜５９０上にフォトレジストをパターニングして、第１配線１３３のランド部５３６と導通させる第２配線５３４を第１絶縁層５３３上に形成する。ここで、第１配線５３１及び第２配線５３４の形成方法としては、例えば、ＴｉＷ（チタンタングステン）、Ｃｕの順にスパッタ法により下地層を形成した後、Ｃｕをめっき法で形成することにより行われる。
この第２配線５３４の下地層（導電膜５９０）では、ＴｉＷの膜厚はおよそ１００ｎｍであり、Ｃｕの膜厚はおよそ３００ｎｍである。
【００７２】
次に、能動面１０ａに接着層１６０を介して支持部材２００を貼り付けて半導体装置５００を支持し、半導体基板１０を裏面から研削（バックグラインド）する。
【００７３】
次に、半導体基板１０の裏面１０ｂに形成したレジストマスク１７０をマスクとして用い（図１１（ｂ））、裏面１０ｂから開口部１１３ａ，１１３ｂを形成する（図１２（ａ））。
そして、開口部１１３ａ，１１３ｂ及び半導体基板１０の裏面１０ｂに絶縁膜１１４を形成した後（図１２（ｂ））、貫通電極１１２ａ，１１２ｂを形成し（図１３（ａ））、貫通電極１１２ａ，１１２ｂと接続された裏面電極１１５ａ，１１５ｂを裏面１０ｂに形成する（図１３（ｂ））。
【００７４】
そして、裏面電極１１５ａ、１１５ｂをプロービングして、裏面電極１１５ａ、裏面電極１１５ｂの導通検査を行い、貫通電極１１２ａ，１１２ｂの導通不具合箇所の有無を検査する（図１４（ａ））。
【００７５】
導通検査を終えると、能動面１０ａから半導体基板１０に貼り付けた支持部材２００及び接着層１６０を除去し、裏面１０ｂに接着層１６１及び支持部材２０１を設けて裏面１０ｂ側から半導体基板１０を支持する。
【００７６】
そして、第２配線５３４をマスクにして、能動面１０ａ側に形成した導電膜５９０をエッチング法により除去する。導電膜５９０の除去には、第１の実施形態と同様にウエットエッチング法又はドライエッチング法により行う。
マスクとして使用される第２配線５３４はめっき法により形成されているので、その膜厚は導電膜５９０よりも十分厚い。したがって、導電膜５９０をエッチングにより除去しても第２配線５３４は残る（図１４（ｂ））。
【００７７】
次に、第２配線５３４及び第１絶縁層５３３上にソルダーレジストをパターニングして、第２絶縁層５３５を形成する。形成される第２絶縁層５３５は、第２配線５３４上に開口部を備え、第２配線５３４を露出するように形成する。したがって、第１絶縁層５３３から露出した能動面電極１２０ａ，１２０ｂ，及びダミー電極１２１は、第２絶縁層５３５で覆われて絶縁される。
【００７８】
そして、第２絶縁層５３５の開口部の第２配線５３４上に、例えばはんだボールからなるバンプ５３７を形成する。バンプ５３７は、はんだボールを第２配線５３４上に印刷する方法や、塗布によってはんだコートを形成したものであってもよい。
【００７９】
次に、バンプ５３７の表面が一部突出するように、バンプ５３７の根元に根元補強樹脂層５４１を設けることによりバンプ５３７の補強を行う（図１５（ａ））。
根元補強樹脂層５４１は、例えばポリイミドなどの耐熱性を持った樹脂をスピンコート法により第２絶縁層５３５上に塗布し、バンプ５３７を覆う根元補強樹脂層５４１をドライエッチング法により除去することにより形成することができる。
【００８０】
そして、半導体装置５００の電気特性検査を行った後、第１の実施形態の図８と同様に、ダイシング装置２１０によりシリコンウェハ２５０を集積回路ごとに個片化して半導体装置５００を作成する。
【００８１】
本実施形態においても、貫通電極が３つ以上形成された半導体装置であってもよく、この場合複数回のプロービングを行って、すべての貫通電極の導通検査を行う。
【００８２】
本実施形態においては、第２配線５３４を形成した後に貫通電極１１２ａ、１１２ｂを形成しているが、これに限らず、能動面１０ａに集積回路が形成されてから導電膜５９０がエッチングにより除去されるまでの任意の工程で行うことができる。
【００８３】
これらの製造工程により、半導体装置５００を形成する。
【００８４】
バンプ５３７を備えたこのような半導体装置を製造する方法においても、以下の効果を得ることができる。
まず、導電膜５９０を第２配線５３４の下地層と共通化しているので、導電膜５９０のみを形成する工程を必要としないので、製造工程を短縮することができる。そして、導電膜５９０により能動面電極１２０ａ，１２０ｂと電気的に接続してウェハ状態で貫通電極極１１２ａ，１１２ｂの導通検査を行うことができる。
【００８５】
また、貫通電極の導通検査を行なった後、導電膜５９０を除去することにより、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の電気的接続を分離することができるので、半導体装置５００の機能が回復し、半導体装置５００の電気特性検査を行なうことができる。
【００８６】
また、支持部材２００，２０１を用いることにより薄板状のウェハの強度を増すことで、シリコンウェハ２５０のハンドリング性を向上させることができる。また、ウェハ２５０を研削（バックグラインド）するとき、及び導通検査時のプロービングによるウェハ２５０のヒビ、割れの発生を防止することができる。
【００８７】
そして、図１６は、ウェハ状態における能動面電極１２０ａ，１２０ｂを結ぶ配線構造を示す図である。図１６では、能動面電極１２０ａ，１２０ｂ、短絡配線５９１、及びスクライブライン５９５が示されている。
【００８８】
図１６に示すように、能動面電極１２０ａ，１２０ｂを結ぶ短絡配線５９１が、ダイシングを行うスクライブライン５９５上に形成されていてもよい。この短絡配線５９１は、第２配線５３４と同一工程内で形成することができる。
この短絡配線５９１は、導電膜５９０をエッチングにより除去した後も残っているが、ダイシングによりこの配線を切断して電気特性を回復させ、この後の工程における電気特性検査を行うことが可能である。
【００８９】
短絡配線５９１の形成方法の一例としては、フォトレジストをパターニングし、ＴｉＷ（チタンタングステン）、Ｃｕの順にスパッタ法により下地層を形成した後、Ｃｕをめっき法で形成することにより行われる。したがって、能動面電極１２０ａ，１２０ｂ間のみに導電膜５９０が形成されるため、導通検査後に導電膜５９０を除去する工程が不要となる。よって、製造工程を短縮することができる。
また、貫通電極１１２ａ，１１２ｂの導通検査は、短絡配線５９１が切断される、ダイシングが行われるまでの任意の工程で行うことができる。
【図面の簡単な説明】
【００９０】
【図１】半導体装置１の能動面１０ａ側から見た平面図である。
【図２】半導体装置１のＡ−Ａ線断面図である。
【図３】半導体装置１の裏面１０ｂ側から見た平面図である。
【図４】半導体装置１の製造方法を説明する工程図である。
【図５】半導体装置１の製造方法を説明する工程図である。
【図６】半導体装置１の製造方法を説明する工程図である。
【図７】半導体装置１の製造方法を説明する工程図である。
【図８】半導体装置１の製造方法を説明する工程図である。
【図９】半導体装置５００の能動面１０ａ側から見た平面図である。
【図１０】半導体装置５００のＢ−Ｂ線断面図である。
【図１１】半導体装置５００の製造方法を説明する工程図である。
【図１２】半導体装置５００の製造方法を説明する工程図である。
【図１３】半導体装置５００の製造方法を説明する工程図である。
【図１４】半導体装置５００の製造方法を説明する工程図である。
【図１５】半導体装置５００の製造方法を説明する工程図である。
【図１６】ウェハ状態における配線構造を示す図である。
【符号の説明】
【００９１】
１…半導体装置、１０…半導体基板、１０ａ…能動面、１０ｂ…裏面、１１２ａ，１１２ｂ…貫通電極、１１５ａ，１１５ｂ…裏面電極、１２０ａ，１２０ｂ…能動面電極、１２２…外部接続用電極、１２４…金属膜、１６０，１６１…接着層、１９０…導電膜、２００，２０１…支持部材、２１０ダイシング装置、２５０シリコンウェハ、５００…半導体装置、５３０…再配置配線層、５３１…第１配線、５３４…第２配線、５３３…第１絶縁層、５３５…第２絶縁層、５３６…ランド部、５３７…バンプ、５９０…導電膜、５９１…短絡配線、５９５…スクライブライン
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの電子機器は小型化、薄型化が進んでおり、電子機器に搭載される半導体装置に対しても小型化が求められている。そこで、集積回路を有するシリコン基板を貫通する貫通電極を形成して複数のシリコン基板を積層する方法が実施されている。
【０００３】
貫通電極を有する半導体装置においては、形成された貫通電極の導通検査が行なわれる。検査方法としては、複数の集積回路を個片化した半導体装置を基板などに搭載した状態で行う方法が提案されている。（例えば、特許文献１を参照）
【特許文献１】特開２００７−１４７４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしこの方法では、集積回路を個片化する前のウェハ状態における導通検査を行うことはできない。
また、ウェハ状態において貫通電極の導通検査を行なうためには、貫通電極と接続されたシリコンウェハの能動面の電極と裏面の電極とを同時にプロービングする必要があるが、薄いシリコンウェハではプロービング時に割れる可能性がある。
【０００５】
そこで本発明は、貫通電極の導通確認をウェハ単位で簡便に行なうことができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、前記複数の集積回路を個片化する前に、前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、を有することを特徴とする。
これにより、導電膜により複数の能動面電極が電気的に接続されるので、ウェハ状態で貫通電極の導通検査を行うことができる半導体装置の製造方法とすることができる。
【０００７】
前記シリコンウェハの前記裏面に前記貫通電極と接続された裏面電極を形成する工程を有し、前記裏面電極をプロービングして導通検査を行うことが好ましい。
これにより、プロービングが可能な領域が増大するので、導通検査を容易に行うことができる半導体装置の製造方法とすることができる。
【０００８】
前記導電膜をパターニングして、複数の前記能動面電極間を接続する配線を形成する工程を有することが好ましい。
導電膜を全面に成膜すると、不要箇所にも成膜されて検査に不都合を生じる可能性がある。しかし、このような配線を設けることによって、貫通電極と接続された能動面電極間のみに導電膜が形成されるので、導通検査時に不都合を生じることはない。
【０００９】
前記貫通電極の導通を検査する工程の後に、前記導電膜を除去する工程を有することが好ましい。
これにより、能動面電極の電気的接続を分離することができるので、集積回路の電気特性検査を行うことができる半導体装置の製造方法とすることができる。
【００１０】
前記導電膜を形成する工程の後に、前記導電膜上に支持基板を貼り付ける工程を有することが好ましい。
これにより、シリコンウェハの強度を補強することができるので、ハンドリング性を向上し、製造工程中におけるシリコンウェハの破損を防止することができる。
また、プロービング時におけるシリコンウェハの割れを防止することができる。
【００１１】
本発明の半導体装置の製造方法は、シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、前記複数の集積回路を個片化する前に、前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、前記導電膜上に一部の前記能動面電極と接続される再配置配線をパターン形成する工程と、前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、前記能動面側から前記再配置配線をマスクにして前記導電膜をエッチングする工程と、を有することを特徴とする。
これにより、導電膜により複数の能動面電極が電気的に接続されるので、ウェハ状態で貫通電極の導通検査を行うことができる。また、導電膜をエッチングする場合には、再配置配線がマスクとして機能するので、再配置配線を保護する工程を必要とせず製造工程を短縮することができる。
【００１２】
前記導電膜をエッチングして配線化する工程を有することが好ましい。
これにより、選択的に導電膜を形成することができるので、貫通電極と接続された能動面電極同士を電気的に接続する配線のみを形成することが可能となる。
【００１３】
前記貫通電極と接続された複数の前記能動面電極間を接続する前記配線が、隣接する前記集積回路間に設けられたスクライブラインを経由していることが好ましい。
これにより、集積回路を個片化すると同時に配線を切断して能動面電極同士が電気的に分離されるので、半導体装置の正常な動作が可能になり、電気特性検査を行うことができる半導体装置の製造方法とすることができる。
【００１４】
前記再配置配線を形成する工程の後に、前記シリコンウェハの前記能動面側に支持基板を貼り付ける工程を有することが好ましい。
これにより、シリコンウェハの強度を補強することができるので、ハンドリング性を向上し、工程中におけるシリコンウェハの破損を防止することができる。
また、プロービング時におけるシリコンウェハの割れを防止することができる。
【発明を実施するための最良の形態】
【００１５】
［第１の実施形態］
（半導体装置の構成）
図１は、第１の実施形態に係る半導体装置の能動面側から視た平面図である。また、図２は図１に示される半導体装置１の断面構造を示し、具体的に図２は図１中Ａ−Ａ線矢視による断面構成に対応する図である。図３は半導体装置１を裏面側から視た平面図である。図１から図３を用いて半導体装置１の構成について説明する。
【００１６】
図２に示されるように、半導体装置１は、半導体基板１０を主体として構成される。半導体基板１０は後述するようにシリコンウェハをダイシングすることで個片化されたものであり、半導体装置１としてはＩＣチップが例示できる。ここで、半導体基板１０における例えばトランジスタ、メモリ素子を有する集積回路部（図示は省略）が形成される側の面を能動面１０ａとし、その反対の面を裏面１０ｂと称す。
【００１７】
半導体基板１０は矩形形状から構成され、能動面１０ａ側に能動面電極１２０ａ、１２０ｂ、外部接続用電極１２２、及びダミー電極１２１が設けられている。また、能動面電極１２０ａ及び能動面電極１２０ｂは、半導体基板１０の一短辺方向に沿って配置されている。また、ダミー電極１２１は、半導体基板１０における能動面電極１２０ａ，１２０ｂが配置される側と反対の短辺方向に沿って配置されている。また、外部接続用電極１２２は、半導体基板１０の長辺方向に沿って配置されている。なお、ダミー電極１２１は、例えば検査用又は周波数調整用又はダミー用である。
【００１８】
また、半導体基板１０は、裏面１０ｂ側から能動面１０ａ側に貫通した状態に設けられ能動面電極１２０ａ、１２０ｂにそれぞれ導通される貫通電極１１２ａ、１１２ｂを備えている。
【００１９】
また、半導体基板１０の裏面１０ｂ側には、能動面電極１２０ａに電気的に接続される裏面電極１１５ａと、能動面電極１２０ｂに電気的に接続される裏面電極１１５ｂとが設けられている。
【００２０】
具体的には、貫通電極１１２ａは、その一端側が能動面電極１２０ａの裏面と接続されており、その他端側が半導体基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた裏面電極１１５ａに接続されている。
裏面電極１１５ａは貫通電極１１２ａを覆うように形成されていてもよく、貫通電極１１２ａから引き回された配線（図示は省略）と接続されていてもよい。
【００２１】
また、貫通電極１１２ｂは、その一端側が能動面電極１２０ｂの裏面と接続されており、その他端側が半導体基板１０の裏面１０ｂに裏面絶縁膜１１４を介して設けられた裏面電極１１５ｂに接続されている。
裏面電極１１５ｂは貫通電極１１２ｂを覆うように形成されていてもよく、貫通電極１１２ｂから引き回された配線（図示は省略）と接続されていてもよい。
【００２２】
また、半導体基板１０の能動面１０ａ側には、下地膜１３９上に設けられた能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を覆ってパシベーション膜１３８が設けられている。このパシベーション膜１３８は、能動面電極１２０ａ、１２０ｂ、外部接続用電極１２２、及びダミー電極１２１の上面の一部を露出させる開口部を有しており、電極が露出した部分を覆うように金属膜１２４が設けられている。
【００２３】
能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
【００２４】
また、金属膜１２４の材料は、配線形成材料と同一であることが好ましい。なお、金属膜（積層構造の場合、少なくとも１層）１２４は、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
【００２５】
また、パシベーション膜１３８は、下地膜１３９と同様に例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。
【００２６】
（半導体装置の製造方法）
次に図４〜図８を参照しながら、半導体装置１の製造工程について説明する。半導体装置１は、シリコンウェハ２５０（図８参照）上に形成された集積回路を個片化したものであるが、簡単のため図４〜図７においては１つの半導体装置１を形成する場合を示している。
【００２７】
半導体装置１では、半導体基板１０の能動面１０ａに図示は省略の集積回路が形成されている。まず、図４（ａ）に示すように、半導体基板１０の能動面１０ａ上に下地膜１３９を形成した後、下地膜１３９上に能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１を形成する。そして、能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１を覆うように能動面１０ａの全面にパシベーション膜１３８を形成する。そして、周知のフォトリソグラフィ法及びエッチング法により、能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１を覆うパシベーション膜１３８を部分的に除去する。
【００２８】
次に、パシベーション膜１３８から露出される能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１に接続される金属膜１２４を形成する。
【００２９】
そして、金属膜１２４を覆うように、導電膜１９０を半導体基板１０の能動面１０ａの全面に成膜する。これにより、能動面電極１２０ａ，１２０ｂ，外部接続用端子１２２，及びダミー電極１２１が電気的に接続された状態となる。
導電膜１９０は、例えばスパッタ法を用いてＣｕ（銅）で形成する。
【００３０】
導電膜１９０を形成したあと、図４（ａ）に二点鎖線で示すように半導体基板１０の能動面１０ａ側を、接着層１６０を介してガラスウェハからなる支持部材２００に貼り付ける。なお、この支持部材２００としては、シリコンウェハ２５０（図８参照）と略同じ大きさのものを用いる。
【００３１】
また、接着層１６０としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、半導体基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材２００を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材２００としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材２００の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【００３２】
このようにして、半導体基板１０を支持部材２００に貼り付けた後、半導体基板１０の裏面１０ｂ側から砥石等の研削部材を用いて半導体基板１０を研削（バックグラインド）し、例えば１００μｍ程度まで薄くする。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として半導体基板１０にヒビや、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いることも可能である。
【００３３】
半導体基板１０を所定の厚みに形成した後、続いて、図４（ｂ）に示すように、半導体基板１０の裏面１０ｂ側を上にして、半導体基板１０の裏面１０ｂ上にフォトレジストを設ける。そして、フォトレジストをパターニングして貫通電極を形成する領域に開口部を有するレジストマスク１７０を形成する。そして、レジストマスク１７０をマスクとしてドライエッチングを行い、貫通電極１１２ａ，１１２ｂを形成する部分の半導体基板１０及び下地膜１３９を除去し、開口部１１３ａ、１１３ｂを形成する。これにより、図５（ａ）に示すように、半導体基板１０の裏面１０ｂから、能動面１０ａに設けられた能動面電極１２０ａ及び能動面電極１２０ｂの裏面が露出される。
【００３４】
なお、レジストマスク１７０をマスクとしたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、レジストマスク１７０及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
【００３５】
次に、裏面１０ｂのレジストマスク１７０を除去した後、半導体基板１０の開口部１１３ａ，１１３ｂの内壁から裏面１０ｂに至る裏面絶縁膜１１４を形成する。この裏面絶縁膜１１４は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられる。
裏面絶縁膜１１４の材質としては、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicon：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、絶縁膜１９０は、絶縁性があれば、他の物でも良く、樹脂でもよい。
【００３６】
そして、能動面電極１２０ａ、１２０ｂの裏面部分に設けられた絶縁膜１９０をドライエッチング或いはレーザ加工により除去することで、図５（ｂ）に示されるように半導体基板１０の開口部１１３ａ，１１３ｂ側壁及び裏面１０ｂを覆う裏面絶縁膜１１４が形成される。
【００３７】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、図６（ａ）に示すように開口部１１３ａ，１１３ｂの内部にめっき処理を施し、その開口部１１３ａ，１１３ｂ内に貫通電極１１２ａ，１１２ｂを形成するための導電性材料を配置する。これにより、貫通電極１１２ａ，１１２ｂの下端部と露出した能動面電極１２０ａ，１２０ｂとが、能動面電極１２０ａ，１２０ｂの裏面で電気的に接続される。
【００３８】
これら貫通電極１１２ａ，１１２ｂを形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、これら貫通電極１１２ａ，１１２ｂは半導体基板１０に設けられた開口部内に銅（Ｃｕ）が埋設されることで形成される。
【００３９】
本実施形態における貫通電極１１２ａ，１１２ｂを形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。
貫通電極１１２ａ，１１２ｂの形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
【００４０】
また、本実施形態では、開口部１１３ａ，１１３ｂの内部に導電性材料で埋め込むことで貫通電極１１２ａ，１１２ｂを構成しているが、完全に埋め込むことなく開口部１１３ａ，１１３ｂの内壁に導電材料を成膜して能動面電極１２０ａ，１２０ｂの裏面で電気的に接続される形態とすることもできる。
【００４１】
続いて、半導体基板１０の裏面１０ｂに、貫通電極１１２ａと電気的に接続される裏面電極１１５ａ、及び貫通電極１１２ｂと電気的に接続される裏面電極１１５ｂをめっき法で形成する（図６（ｂ））。
【００４２】
なお、めっき法（Ｃｕ）を用いる場合、同一工程内で貫通電極１１２ａ、１１２ｂ、裏面電極１１５ａ、及び裏面電極１１５ｂを形成することができる。
また、貫通電極１１２ａから引き出した配線に裏面電極１１５ａを接続し、貫通電極１１２ｂから引き出した配線に裏面電極１１５ｂを接続する場合においても、貫通電極１１２ａ、１１２ｂ、裏面電極１１５ａ、裏面電極１１５ｂ、及びこれらの配線を同一工程内で形成することができる。
【００４３】
そして、図７（ａ）に示すように、裏面電極１１５ａ、及び裏面電極１１５ｂにプロービングして貫通電極１１２ａと貫通電極１１２ｂとの導通抵抗の合計を測定する。導電膜１９０は、能動面電極１２０ａと能動面電極１２０ｂとを電気的に接続して形成されているので、貫通電極１１２ａ及び貫通電極１１２ｂによる結線に問題がなければ、裏面電極１１５ａ、及び裏面電極１１５ｂ同士が電気的に短絡した状態となる。
【００４４】
これに対して、抵抗値が所定の値よりも高い場合は、結線に不具合があることを示している。抵抗値が所定の値よりも高くなる理由として、断線している場合と、配線が細くなっている箇所が発生している場合とが挙げられる。
【００４５】
断線している場合について、具体的に挙げると、貫通電極１１２ａが能動面電極１２０ａ又は裏面電極１１５ａと断線している場合、あるいは、貫通電極１１２ｂが能動面電極１２０ｂ又は裏面電極１１５ｂと断線している場合である。
また、配線が細くなる場合について具体的に挙げると、貫通電極１１２ａが能動面電極１２０ａ又は裏面電極１１５ａとの接触面積が小さい場合、あるいは、貫通電極１１２ｂが能動面電極１２０ｂ又は裏面電極１１５ｂとの接触面積が小さい場合である。
【００４６】
このようにして抵抗値の測定を行なうことにより、貫通電極１１２ａ、１１２ｂの導通不良箇所の有無を検査する。
【００４７】
本実施形態の半導体装置１では、貫通電極１１２ａ，１１２ｂのみが設けられているが、さらに多くの貫通電極を有する場合は、複数回の導通検査を実施し、すべての貫通電極の導通検査が行なわれるようにすればよい。
【００４８】
貫通電極１１２ａ、１１２ｂの導通抵抗を測定した後、半導体基板１０の能動面１０ａ側に設けられた接着層１６０及び支持部材２００を除去する。支持部材２００及び接着層１６０の除去は、溶剤などにより接着層１６０を軟化、または溶解させることにより同時に除去してもよい。
【００４９】
次に、図７（ｂ）に示すように、半導体基板１０の裏面１０ｂに接着層１６１及び支持部材２０１を設け、裏面１０ｂ側から半導体基板１０を貼り付ける。そして導電膜１９０をドライエッチング法又はウエットエッチング法により除去する。
これにより、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の電気的接続を分離することができるので、半導体装置１の電気特性検査を行うことができる。
【００５０】
その後、半導体基板１０の裏面１０ｂを支持している支持部材２０１及び接着層１６１を除去する。支持部材２０１及び接着層１６１を除去は、支持部材２００及び接着層１６０を除去したときと同様の方法を用いることができ、溶剤などにより接着層１６１を軟化、または溶解させることにより除去する。
【００５１】
そして、図８に示すように、ダイシング装置２１０によって集積回路を個片化することで、半導体装置１が作成される。
【００５２】
このような半導体装置の製造方法よれば、以下の効果を得ることができる。
貫通電極を備えた従来の半導体装置では、ウェハ状態において、貫通電極の導通検査を行なうことは困難であった。しかし、本発明の製造方法によれば、導電膜１９０によって能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を電気的に短絡させることで、ウェハ状態における貫通電極１１２ａ、１１２ｂの導通検査が可能になった。
【００５３】
また、貫通電極の導通検査を行なった後、導電膜１９０を除去することにより、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の電気的接続を分離することができるので、半導体装置１の電気特性検査を行なうことができる。
【００５４】
また、支持部材２００，２０１を用いることにより薄板状のウェハを支持することによりシリコンウェハ２５０のハンドリング性を向上させることができる。また、シリコンウェハ２５０を研削（バックグラインド）する時、及び導通検査をする時のプロービングによるシリコンウェハ２５０のヒビ、割れの発生を防止することができる。
【００５５】
本実施形態においては、導電膜１９０を能動面１０ａの全面に形成しているが、少なくとも能動面電極１２０ａと能動面電極１２０ｂとが電気的に接続されるように形成されていればよく、これらの能動面電極１２０ａ，１２０ｂの間を接続する配線であってもよい。
【００５６】
導電膜１９０を能動面１０ａの全面に成膜すると、不要箇所にも成膜されて検査に不都合を生じる可能性がある。しかし、このような配線とすることによって、能動面電極１２０ａ，１２０ｂ間だけで導電膜１９０が成膜されるので、導通検査時に不都合を生じることはない。
【００５７】
［第２の実施形態］
（半導体装置の構成）
次に、本発明の第２の実施形態について説明する。本実施形態の半導体装置は、ＷＣＳＰ（Wafer level Chip Scale Package）として実装されることを前提としたものである。
本実施形態の説明において、第１の実施形態の半導体装置１と同一の構成を有するものに対しては同一の符号を附し、その詳しい説明を省略する。
【００５８】
図９は、第２の実施形態に係る半導体装置の能動面側から視た平面図である。また、図１０は図９に示される半導体装置５００における断面構造を示し、具体的に図１０は図９中Ｂ−Ｂ線矢視による断面構成に対応する図である。図９，図１０を用いて半導体装置５００の構成について説明する。
【００５９】
第１の実施形態の半導体装置１と異なるのは、第１配線（再配置配線）５３１、第２配線（再配置配線）５３４、及び第２配線５３４上に設けられたバンプ５３７により構成される再配置配線層５３０を設けることにより、外部接続用電極１２２が第１絶縁層５３３上に引き回されている点である。
【００６０】
具体的に再配置配線層５３０は、図１０に示すように、外部接続用電極１２２と電気的に接続された第１配線５３１と、この第１配線５３１上に設けられた第１絶縁層５３３と、この第１絶縁層５３３上に形成されるとともに第１配線５３１と電気的に接続された第２配線５３４と、この第２配線５３４及び第１絶縁層５３３を覆う第２絶縁層５３５と、を備えて構成される。なお、第１絶縁層５３３は応力緩和層としての機能を有する。
【００６１】
さらに、第２配線５３４上には、プリント基板などの外部基板（図示は省略）と接続するためのバンプ５３７が設けられている。第１配線５３１の一部が第１絶縁層５３３より露出してランド部５３６を形成しており、このランド部５３６と第２配線５３４とが電気的に接続されている。
【００６２】
また、再配置配線層５３０は、第１配線５３１に対して第２配線５３４が折り返されるように形成されており、バンプ５３７の一部が外部接続用電極１２２に平面視で重なる位置に配置されている。この構成によれば、再配置配線層５３０が２層の配線で形成されるので、バンプ５３７を例えば外部接続用電極１２２の直上のように種々の位置に配置することが可能となる。よって、バンプ５３７の配置可能領域を拡大することができ、実質的に外部接続用電極１２２間のピッチを拡げることができる。よって、種々の端子形状を有する外部基板（図示は省略）上に実装することが可能となり、基板実装性を向上できる。
【００６３】
第１配線５３１及び第２配線５３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。
第１配線１３１，第２配線１３４としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
【００６４】
また、金属膜１２４の材料は、上述の配線形成材料と同一であることが好ましい。なお、金属膜（積層構造の場合、少なくとも１層）１２４は、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１よりも耐腐食性の高い材料を用いて形成することが好ましく、これにより電極の腐食を阻止して、電気的不良の発生を防止することができる。
【００６５】
第１絶縁層５３３及び第２絶縁層５３５は、樹脂（合成樹脂）によって形成されている。これら第１絶縁層５３３及び第２絶縁層５３５の形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。なお、第１絶縁層５３３及び第２絶縁層５３５の形成材料として、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料を用いてもよい。
【００６６】
（半導体装置の製造方法）
次に図１１〜図１４を参照しながら、半導体装置５００を製造する工程について説明する。半導体装置５００は、シリコンウェハ２５０（図８参照）上に形成された集積回路を個片化したものであるが、簡単のため図１１〜図１４においては１つの半導体装置１を形成する場合を示している。
また、第１の実施形態における半導体装置１と同一の製造工程については、その詳しい説明を省略する。
【００６７】
まず、図１１（ａ）に示すように、半導体基板１０の能動面１０ａにおいて形成された能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を覆うように能動面１０ａの全面にパシベーション膜１３８を形成し、周知のフォトリソグラフィ法及びエッチング法により、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１を覆うパシベーション膜１３８を除去する。
【００６８】
ついで、パシベーション膜１３８から露出される能動面電極１２０ａ、１２０ｂ、外部接続用電極１２２及びダミー電極１２１には金属膜１２４を形成し、外部接続用電極１２２上に形成された金属膜１２４と電気的に接続される第１配線５３１を形成する。
【００６９】
次いで、金属膜１２４及び第１配線５３１を覆うように第１絶縁層５３３を形成する。そして、能動面電極１２０ａ，１２０ｂ上の第１絶縁層５３３を周知のフォトリソグラフィ法によって選択的に除去し、能動面電極１２０ａ，１２０ｂを露出させる。また、これと同時に第１配線５３１を覆う第１絶縁層５３３を除去しランド部５３６を露出させる。
【００７０】
次に、能動面電極１２０ａ、１２０ｂ、及びランド部５３６を覆うように、能動面１０ａの全面に導電膜５９０を成膜する。導電膜５９０の形成方法としては、第１の実施形態の導電膜１９０と同様にＣｕ（銅）などを用いたスパッタ法により行われる。この導電膜５９０は、この後形成される第２配線の下地層となる。
【００７１】
そして、導電膜５９０上にフォトレジストをパターニングして、第１配線１３３のランド部５３６と導通させる第２配線５３４を第１絶縁層５３３上に形成する。ここで、第１配線５３１及び第２配線５３４の形成方法としては、例えば、ＴｉＷ（チタンタングステン）、Ｃｕの順にスパッタ法により下地層を形成した後、Ｃｕをめっき法で形成することにより行われる。
この第２配線５３４の下地層（導電膜５９０）では、ＴｉＷの膜厚はおよそ１００ｎｍであり、Ｃｕの膜厚はおよそ３００ｎｍである。
【００７２】
次に、能動面１０ａに接着層１６０を介して支持部材２００を貼り付けて半導体装置５００を支持し、半導体基板１０を裏面から研削（バックグラインド）する。
【００７３】
次に、半導体基板１０の裏面１０ｂに形成したレジストマスク１７０をマスクとして用い（図１１（ｂ））、裏面１０ｂから開口部１１３ａ，１１３ｂを形成する（図１２（ａ））。
そして、開口部１１３ａ，１１３ｂ及び半導体基板１０の裏面１０ｂに絶縁膜１１４を形成した後（図１２（ｂ））、貫通電極１１２ａ，１１２ｂを形成し（図１３（ａ））、貫通電極１１２ａ，１１２ｂと接続された裏面電極１１５ａ，１１５ｂを裏面１０ｂに形成する（図１３（ｂ））。
【００７４】
そして、裏面電極１１５ａ、１１５ｂをプロービングして、裏面電極１１５ａ、裏面電極１１５ｂの導通検査を行い、貫通電極１１２ａ，１１２ｂの導通不具合箇所の有無を検査する（図１４（ａ））。
【００７５】
導通検査を終えると、能動面１０ａから半導体基板１０に貼り付けた支持部材２００及び接着層１６０を除去し、裏面１０ｂに接着層１６１及び支持部材２０１を設けて裏面１０ｂ側から半導体基板１０を支持する。
【００７６】
そして、第２配線５３４をマスクにして、能動面１０ａ側に形成した導電膜５９０をエッチング法により除去する。導電膜５９０の除去には、第１の実施形態と同様にウエットエッチング法又はドライエッチング法により行う。
マスクとして使用される第２配線５３４はめっき法により形成されているので、その膜厚は導電膜５９０よりも十分厚い。したがって、導電膜５９０をエッチングにより除去しても第２配線５３４は残る（図１４（ｂ））。
【００７７】
次に、第２配線５３４及び第１絶縁層５３３上にソルダーレジストをパターニングして、第２絶縁層５３５を形成する。形成される第２絶縁層５３５は、第２配線５３４上に開口部を備え、第２配線５３４を露出するように形成する。したがって、第１絶縁層５３３から露出した能動面電極１２０ａ，１２０ｂ，及びダミー電極１２１は、第２絶縁層５３５で覆われて絶縁される。
【００７８】
そして、第２絶縁層５３５の開口部の第２配線５３４上に、例えばはんだボールからなるバンプ５３７を形成する。バンプ５３７は、はんだボールを第２配線５３４上に印刷する方法や、塗布によってはんだコートを形成したものであってもよい。
【００７９】
次に、バンプ５３７の表面が一部突出するように、バンプ５３７の根元に根元補強樹脂層５４１を設けることによりバンプ５３７の補強を行う（図１５（ａ））。
根元補強樹脂層５４１は、例えばポリイミドなどの耐熱性を持った樹脂をスピンコート法により第２絶縁層５３５上に塗布し、バンプ５３７を覆う根元補強樹脂層５４１をドライエッチング法により除去することにより形成することができる。
【００８０】
そして、半導体装置５００の電気特性検査を行った後、第１の実施形態の図８と同様に、ダイシング装置２１０によりシリコンウェハ２５０を集積回路ごとに個片化して半導体装置５００を作成する。
【００８１】
本実施形態においても、貫通電極が３つ以上形成された半導体装置であってもよく、この場合複数回のプロービングを行って、すべての貫通電極の導通検査を行う。
【００８２】
本実施形態においては、第２配線５３４を形成した後に貫通電極１１２ａ、１１２ｂを形成しているが、これに限らず、能動面１０ａに集積回路が形成されてから導電膜５９０がエッチングにより除去されるまでの任意の工程で行うことができる。
【００８３】
これらの製造工程により、半導体装置５００を形成する。
【００８４】
バンプ５３７を備えたこのような半導体装置を製造する方法においても、以下の効果を得ることができる。
まず、導電膜５９０を第２配線５３４の下地層と共通化しているので、導電膜５９０のみを形成する工程を必要としないので、製造工程を短縮することができる。そして、導電膜５９０により能動面電極１２０ａ，１２０ｂと電気的に接続してウェハ状態で貫通電極極１１２ａ，１１２ｂの導通検査を行うことができる。
【００８５】
また、貫通電極の導通検査を行なった後、導電膜５９０を除去することにより、能動面電極１２０ａ，１２０ｂ，外部接続用電極１２２，及びダミー電極１２１の電気的接続を分離することができるので、半導体装置５００の機能が回復し、半導体装置５００の電気特性検査を行なうことができる。
【００８６】
また、支持部材２００，２０１を用いることにより薄板状のウェハの強度を増すことで、シリコンウェハ２５０のハンドリング性を向上させることができる。また、ウェハ２５０を研削（バックグラインド）するとき、及び導通検査時のプロービングによるウェハ２５０のヒビ、割れの発生を防止することができる。
【００８７】
そして、図１６は、ウェハ状態における能動面電極１２０ａ，１２０ｂを結ぶ配線構造を示す図である。図１６では、能動面電極１２０ａ，１２０ｂ、短絡配線５９１、及びスクライブライン５９５が示されている。
【００８８】
図１６に示すように、能動面電極１２０ａ，１２０ｂを結ぶ短絡配線５９１が、ダイシングを行うスクライブライン５９５上に形成されていてもよい。この短絡配線５９１は、第２配線５３４と同一工程内で形成することができる。
この短絡配線５９１は、導電膜５９０をエッチングにより除去した後も残っているが、ダイシングによりこの配線を切断して電気特性を回復させ、この後の工程における電気特性検査を行うことが可能である。
【００８９】
短絡配線５９１の形成方法の一例としては、フォトレジストをパターニングし、ＴｉＷ（チタンタングステン）、Ｃｕの順にスパッタ法により下地層を形成した後、Ｃｕをめっき法で形成することにより行われる。したがって、能動面電極１２０ａ，１２０ｂ間のみに導電膜５９０が形成されるため、導通検査後に導電膜５９０を除去する工程が不要となる。よって、製造工程を短縮することができる。
また、貫通電極１１２ａ，１１２ｂの導通検査は、短絡配線５９１が切断される、ダイシングが行われるまでの任意の工程で行うことができる。
【図面の簡単な説明】
【００９０】
【図１】半導体装置１の能動面１０ａ側から見た平面図である。
【図２】半導体装置１のＡ−Ａ線断面図である。
【図３】半導体装置１の裏面１０ｂ側から見た平面図である。
【図４】半導体装置１の製造方法を説明する工程図である。
【図５】半導体装置１の製造方法を説明する工程図である。
【図６】半導体装置１の製造方法を説明する工程図である。
【図７】半導体装置１の製造方法を説明する工程図である。
【図８】半導体装置１の製造方法を説明する工程図である。
【図９】半導体装置５００の能動面１０ａ側から見た平面図である。
【図１０】半導体装置５００のＢ−Ｂ線断面図である。
【図１１】半導体装置５００の製造方法を説明する工程図である。
【図１２】半導体装置５００の製造方法を説明する工程図である。
【図１３】半導体装置５００の製造方法を説明する工程図である。
【図１４】半導体装置５００の製造方法を説明する工程図である。
【図１５】半導体装置５００の製造方法を説明する工程図である。
【図１６】ウェハ状態における配線構造を示す図である。
【符号の説明】
【００９１】
１…半導体装置、１０…半導体基板、１０ａ…能動面、１０ｂ…裏面、１１２ａ，１１２ｂ…貫通電極、１１５ａ，１１５ｂ…裏面電極、１２０ａ，１２０ｂ…能動面電極、１２２…外部接続用電極、１２４…金属膜、１６０，１６１…接着層、１９０…導電膜、２００，２０１…支持部材、２１０ダイシング装置、２５０シリコンウェハ、５００…半導体装置、５３０…再配置配線層、５３１…第１配線、５３４…第２配線、５３３…第１絶縁層、５３５…第２絶縁層、５３６…ランド部、５３７…バンプ、５９０…導電膜、５９１…短絡配線、５９５…スクライブライン
【特許請求の範囲】
【請求項１】
シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、
前記複数の集積回路を個片化する前に、
前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、
前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、
前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記シリコンウェハの前記裏面に前記貫通電極と接続された裏面電極を形成する工程を有し、
前記裏面電極をプロービングして導通検査を行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記導電膜をパターニングして、複数の前記能動面電極間を接続する配線を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から請求項３の何れか１項に記載の半導体装置の製造方法であって、
前記貫通電極の導通を検査する工程の後に、前記導電膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から請求項４の何れか１項に記載の半導体装置の製造方法であって、
前記導電膜を形成する工程の後に、前記導電膜上に支持基板を貼り付ける工程を有することを特徴とする半導体装置の製造方法。
【請求項６】
シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、
前記複数の集積回路を個片化する前に、
前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、
前記導電膜上に一部の前記能動面電極と接続される再配置配線をパターン形成する工程と、
前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、
前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、
前記能動面側から前記再配置配線をマスクにして前記導電膜をエッチングする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記導電膜をエッチングして配線化する工程を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記貫通電極と接続された複数の前記能動面電極間を接続する前記配線が、隣接する前記集積回路間に設けられたスクライブラインを経由していることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６から請求項８の何れか１項に記載の半導体装置の製造方法であって、
前記再配置配線を形成する工程の後に、前記シリコンウェハの前記能動面側に支持基板を貼り付ける工程を有することを特徴とする半導体装置の製造方法。
【請求項１】
シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、
前記複数の集積回路を個片化する前に、
前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、
前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、
前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記シリコンウェハの前記裏面に前記貫通電極と接続された裏面電極を形成する工程を有し、
前記裏面電極をプロービングして導通検査を行うことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記導電膜をパターニングして、複数の前記能動面電極間を接続する配線を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１から請求項３の何れか１項に記載の半導体装置の製造方法であって、
前記貫通電極の導通を検査する工程の後に、前記導電膜を除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１から請求項４の何れか１項に記載の半導体装置の製造方法であって、
前記導電膜を形成する工程の後に、前記導電膜上に支持基板を貼り付ける工程を有することを特徴とする半導体装置の製造方法。
【請求項６】
シリコンウェハの能動面に形成された複数の集積回路を個片化して複数の半導体装置を製造する方法であって、
前記複数の集積回路を個片化する前に、
前記集積回路のそれぞれに形成された複数の能動面電極を覆って導電膜を形成する工程と、
前記導電膜上に一部の前記能動面電極と接続される再配置配線をパターン形成する工程と、
前記能動面と反対の裏面から前記シリコンウェハを貫通して前記能動面電極に達する貫通電極を形成する工程と、
前記裏面から一対の前記貫通電極をプロービングして前記貫通電極と前記能動面電極との導通を検査する工程と、
前記能動面側から前記再配置配線をマスクにして前記導電膜をエッチングする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記導電膜をエッチングして配線化する工程を有することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記貫通電極と接続された複数の前記能動面電極間を接続する前記配線が、隣接する前記集積回路間に設けられたスクライブラインを経由していることを特徴とする半導体装置の製造方法。
【請求項９】
請求項６から請求項８の何れか１項に記載の半導体装置の製造方法であって、
前記再配置配線を形成する工程の後に、前記シリコンウェハの前記能動面側に支持基板を貼り付ける工程を有することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００９−１０５２４７（Ｐ２００９−１０５２４７Ａ）
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願番号】特願２００７−２７６０６４（Ｐ２００７−２７６０６４）
【出願日】平成１９年１０月２４日（２００７．１０．２４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年５月１４日（２００９．５．１４）
【国際特許分類】
【出願日】平成１９年１０月２４日（２００７．１０．２４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]